JP3762109B2 - 配線基板の接続構造 - Google Patents
配線基板の接続構造 Download PDFInfo
- Publication number
- JP3762109B2 JP3762109B2 JP21679398A JP21679398A JP3762109B2 JP 3762109 B2 JP3762109 B2 JP 3762109B2 JP 21679398 A JP21679398 A JP 21679398A JP 21679398 A JP21679398 A JP 21679398A JP 3762109 B2 JP3762109 B2 JP 3762109B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- ground layer
- dielectric substrate
- strip conductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、多層配線基板や高周波素子を収納するパッケージ等に適用され、ストリップ導体とグランド層を有するマイクロストリップ線路、グランド付きコプレーナ線路などの高周波用線路を具備する配線基板を他の配線基板に接続するための構造に関し、高周波信号の伝送損失を低減して他の配線基板に接続するための改良に関するものである。
【0002】
【従来の技術】
近年、高度情報化時代を迎え、情報伝達に用いられる電波は1〜30GHzのマイクロ波領域から、更に30〜300GHzのミリ波領域の周波数まで活用することが検討されており、例えば、車間レーダーやオフィス内高速データ通信システム(無線LAN)のようなミリ波の電波を用いたさまざまな応用システムも提案されるようになっている。
【0003】
そのようなマイクロ波、ミリ波用のシステムにおいて用いられる配線基板70としては、例えば、図7に示すように、誘電体基板71表面に高周波用素子72が搭載されており、さらに基板71表面には、その高周波素子72に信号を伝送するための信号線が設けられている。信号線としては、マイクロ波、ミリ波領域では、一般的な導体線では信号の伝送ができないために、通常、従来より、マイクロストリップ線路、ストリップ線路、コプレーナ線路、グランド付きコプレーナ線路などの高周波用線路73が用いられている。
【0004】
高周波用線路のうち、マイクロストリップ線路、ストリップ線路、グランド付きコプレーナ線路は、いずれもストリップ導体74とグランド層75を有するものであり、ストリップ導体74は誘電体基板71表面に形成され、グランド層75は誘電体基板71の裏面または内部に設けることができるが、この図7においては、グランド層75は誘電体基板71の内部に設けられている。
【0005】
そして、このような構造の配線基板70を複数配置してモジュール化する場合、配線基板70と、同様にストリップ導体76とグランド層77を有する高周波用線路73を具備する他の配線基板78とを接続する場合には、各配線基板70、78において、ビアホール導体79、80によってグランド層75、77を配線基板70、78の下面に導出し、配線基板70、78を接続用グランド層81が表面に形成された外部基板82の表面にそれぞれ実装することにより、グランド層75とグランド層77を、ビアホール導体79、80、接続用グランド層81を介して接続される。
【0006】
そして、ストリップ導体74とストリップ導体76とは、ワイヤやリボンなどの導体線83によって電気的に接続される。
【0007】
【発明が解決しようとする課題】
しかしながら、グランド層75,77が誘電体基板71の内部に設けられた配線基板70、78同士を接続する場合、図7に示したように、ビアホール導体79、80や接続用グランド層81などを用いて引き回して接続すると、接続部におけるストリップ導体とグランド層との間隔が変動して電磁的な結合状態が変化するために、この接続部において信号の伝送の損失が大きくなるという問題があった。しかも、電磁場分布の位相がずれてしまい信号が反射してしまうという問題があった。
【0008】
また、グランド層75、77を誘電体基板71の裏面に形成する場合、扱う信号の周波数が高くなるにつれて、ストリップ導体とグランド層間の距離を狭くする必要があるために、誘電体基板厚みを必然的に1mm以下の厚さまで薄くする必要がある。そのために、基板がわずかな衝撃で破損しやすくなり、取扱いが難しいという問題があった。
【0009】
従って、本発明は、グランド層を誘電体基板内部に有する高周波用線路を具備する配線基板を他の配線基板に対して簡単な構造で且つ接続部における信号の伝送損失が小さい配線基板の接続構造を提供することを目的とするものである。
【0010】
【課題を解決するための手段】
本発明者等は、前記課題に対して検討を重ねた結果、グランド層を内部に有する配線基板の端部に段差を設けて、その段差面にグランド層を露出せしめ、この露出したグランド層を用いて、他の配線基板のグランド層と略同一平面内にて接続することにより、接続部での信号の伝送損失を低減できるとともに、他の配線基板との接続構造を簡略化できることを見出した。
【0011】
即ち、本発明は、第1の誘電体基板と、該第1の誘電体基板表面に形成された第1のストリップ導体と該第1の誘電体基板内部に形成された第1のグランド層を有する高周波用線路とを具備し、さらに前記第1の誘電体基板表面に第1の高周波素子が搭載されてなる第1の配線基板と、第2の誘電体基板と、該第2の誘電体基板表面に形成された第2のストリップ導体と該第2の誘電体基板内部に形成された第2のグランド層を有する高周波用線路とを具備する第2の配線基板とを接続する構造であって、前記第1の配線基板および前記第2の配線基板の端部にそれぞれ前記第1のグランド層および前記第2のグランド層が露出した段差面を設け、前記第1の配線基板の段差面と前記第2の配線基板の段差面とを重ね合わせることによって、前記第1のグランド層と前記第2のグランド層とを略同一平面内にて電気的に接続するとともに、前記第1の配線基板表面の前記第1のストリップ導体と前記第2の配線基板表面の前記第2のストリップ導体とをワイヤ、リボンなどの導体部材によって電気的に接続したことを特徴とする配線基板の接続構造である。
【0012】
また、本発明の他の配線基板の接続構造は、第1の誘電体基板と、該第1の誘電体基板表面に形成された第1のストリップ導体と該第1の誘電体基板内部に形成された第1のグランド層を有する高周波用線路とを具備し、さらに前記第1の誘電体基板表面に第1の高周波素子が搭載されてなる第1の配線基板と、第2の誘電体基板と、該第2の誘電体基板表面に形成された第2のストリップ導体と該第2の誘電体基板内部に形成された第2のグランド層を有する高周波用線路とを具備する第2の配線基板とを接続する構造であって、
前記第1の配線基板および前記第2の配線基板の端部にそれぞれ前記第1のグランド層および前記第2のグランド層が露出した段差面を設け、前記第1の配線基板の段差面および前記第2の配線基板の段差面を、接続部材表面に形成された第3のグランド層に重ね合わせて、前記第1の配線基板の前記第1のグランド層と前記第2の配線基板の前記第2のグランド層と前記接続部材の前記第3のグランド層とを略同一平面内にて電気的に接続するとともに、前記第1の配線基板表面の前記第1のストリップ導体と前記第2の配線基板表面の前記第2のストリップ導体とをワイヤ、リボンなどの導体部材によって電気的に接続したことを特徴とするものである。
【0013】
なお、前記接続部材が、前記高周波素子を気密に封止するための凹部を有することが望ましい。また、前記第2の配線基板表面に高周波素子が搭載されてなることが望ましい。さらには、前記高周波用線路が、マイクロストリップ線路、グランド付きコプレーナ線路のうちの少なくとも1種であることが望ましい。
【0015】
【発明の実施の形態】
以下、本発明の接続構造を具体的に図面を用いて説明する。
まず、図1は、本発明の配線基板の接続構造において用いられる配線基板の基本構造を説明するための概略断面図である。
【0016】
先ず、図1の配線基板Aは、誘電体層1a、1bを積層して形成された誘電体基板1を有し、この誘電体基板1の表面には、ストリップ導体2が被着形成されており、誘電体層1aと誘電体層1bの間には、グランド層3が内蔵されている。そして、このストリップ導体2と、グランド層3によってマイクロストリップ線路が形成されている。
【0017】
かかる構造の配線基板Aにおいては、誘電体層1aの厚みを信号の周波数に応じて適宜厚さを調整することにより、ストリップ導体2とグランド層3との間隔を調整できるために、良好な高周波伝送特性を有するマイクロストリップ線路を形成することができる。また、誘電体層1bの厚みの調整によって、配線基板A全体としての厚みを任意に定めることができるために、配線基板Aとしての強度を向上することができる。
【0018】
本発明においては、配線基板Aの端部において、誘電体層1a、誘電体層1bのいずれか一方を切り欠くことにより段差部4を形成し、その段差面5にグランド層3を露出させる。この段差部4は、配線基板Aの一端、あるいは複数の端部に形成することもでき、図1の配線基板Aでは、誘電体層1bの長さを誘電体1aよりも短くして両端に段差部4、4が設けられ、その段差面5、5にグランド層3が露出した構造からなり、かかる露出したグランド層3を他の電気回路、例えば、配線基板や、配線基板を支持しそれ自体が接地された金属製シャーシ、さらには他の配線基板と接続するための接続部材などに形成されたグランド層と接続する。なお、他の電気回路におけるグランド層とは、誘電体基板表面に導体層として形成されたグランド層や金属製シャーシのように、配線基板を接続する箇所が電気的に接地された金属面であってもよい。
【0019】
図2乃至図4は、いずれも本発明の配線基板の接続構造における基本的接続構造を説明するための概略断面図である。
図2によれば、配線基板Bは、例えば、配線基板Aを収納する金属製のシャーシ6の一部に設けられており、配線基板Bは、誘電体層7aと誘電体層7bとの積層体からなる誘電体基板7の誘電体層7a表面にストリップ導体8が被着形成されており、また、誘電体基板7の内部には、グランド層9が設けられている。また、配線基板Bの配線基板Aとの接続部には、段差部10が設けられており、その段差面11には、グランド層9が露出されている。
【0020】
そして、配線基板Bのグランド層9が露出した段差面11に対して、配線基板Aのグランド層3が露出した段差面5を当接させて重ね合わせることにより、配線基板Aのグランド層3と、配線基板Bのグランド層9とを略同一平面内にて電気的に接続することができるために、高周波信号による電磁界分布を乱すことがなく配線基板Aと配線基板B間において良好な高周波伝送特性が得られる。
【0021】
また、配線基板Aのストリップ導体2と、配線基板Bのストリップ導体8とは、ワイヤ、リボン、TAB用テープなどの導体部材12によって電気的に接続されている。なお、上記グランド層3とグランド層9とは、半田などのロウ剤によって強固に接続することも可能である。なお、配線基板Aと配線基板Bとの隙間は、できるだけ小さいほうが高周波特性を劣化させないために望ましい。
【0022】
図3の接続構造においては、配線基板Cは、配線基板Aと同様に、誘電体層13a、13bを積層して形成された誘電体基板13を有し、この誘電体基板13の表面には、ストリップ導体14が被着形成されており、誘電体層13aと誘電体層13bの間には、グランド層15が内蔵されている。そして、このストリップ導体14と、グランド層15によってマイクロストリップ線路が形成されている。そして、配線基板Cの端部において、誘電体層13a、誘電体層13bを一定の幅だけずらして積層された構造によって両端に段差部16、16が形成され、その段差面17、17にグランド層15、15が露出されている。一方、配線基板Dは、配線基板Cと全く同様の構造の誘電体基板13’、ストリップ導体14’、グランド層15’、段差部16’、段差面17’を具備する配線基板から構成されるものである。
【0023】
図3によれば、配線基板Cの段差面17と配線基板Dの段差面17’とを当接させて重ね合わせることにより、配線基板Cのグランド層15と、配線基板Dのグランド層15’とを略同一平面内にて電気的に接続することができるために、高周波信号による電磁界分布を乱すことがなく、配線基板Cと配線基板D間において良好な高周波伝送特性が得られる。
【0024】
また、配線基板Cのストリップ導体14と、配線基板Dのストリップ導体14’とはワイヤ、リボン、TAB用テープなどの導体部材18によって電気的に接続されている。なお、上記グランド層15とグランド層15’とは、半田などのロウ材によって強固に接続することも可能である。
【0025】
図4は、図1に示した配線基板Aと、配線基板Aと全く同様の構造を有する、誘電体基板1’、ストリップ導体2’、グランド層3’、段差部4’、段差面5’を具備する配線基板Eとを接続するための構造に関するものである。図4の接続構造によれば、配線基板Aと配線基板Eとの間には、誘電体基板19の表面にグランド層20が設けられた接続部材Fが設けられている。そして、配線基板Aおよび配線基板Eの段差面5,5’は、接続部材Fのグランド層20に対してそれぞれ当接させて重ね合わせることにより、配線基板Aのグランド層3、接続部材Fのグランド層20、配線基板Eのグランド層3’とを略同一平面内にて電気的に接続することができる。また、配線基板Aのストリップ導体2と、配線基板Eのストリップ導体2’とをワイヤ、リボン、TAB用テープなどの導体部材21によって電気的に接続する。なお、上記配線基板A,Eのグランド層3,3’と接続部材Fのグランド層20とは、半田などのロウ材によって強固に接続することも可能である。
【0026】
このような接続構造においては、配線基板Aのグランド層3と、配線基板Eのグランド層3’とを接続部材Fのグランド層20を介して略同一平面内にて電気的に接続することができるために、配線基板Aと配線基板Eとの接続部において、高周波信号による電磁界分布を乱すことがなく、配線基板Aと配線基板E間において良好な高周波信号の伝達が可能となる。
【0027】
また、図4における接続部材Fは、上記のように誘電体基板19の表面にグランド層20を設けたもの以外に、全てが金属からなり、電気的に接地されたシャーシ部材であってもよい。
【0028】
次に、図5及び図6は、本発明における配線基板の典型的な応用例として高周波素子を搭載した複数のパッケージを相互接続した高周波用モジュールに応用した場合の接続構造を説明するための概略断面図である。
【0029】
図5における高周波素子収納用パッケージG1によれば、誘電体層31a,誘電体層31bを積層してなる誘電体基板31を具備し、その誘電体層31aと誘電体層31bとの界面には、グランド層32が設けられている。また、誘電体基板31の中央部には凹部33が設けられており、凹部33内のグランド層32の表面には、高周波素子34が固着されている。
【0030】
また、誘電体層31bの表面には、ストリップ導体35が被着形成されており、誘電体基板31内部のグランド層32とともにマイクロストリップ線路を形成している。そして、誘電体基板31の高周波素子34搭載側には、高周波素子34を気密に封止するために金属製の蓋体36が取り付けられている。
【0031】
一方、誘電体基板31の高周波素子34搭載側とは反対の表面には、ストリップ導体37が設けられており、誘電体基板31内部のグランド層32とともにマイクロストリップ線路が形成されている。
【0032】
そして、高周波素子34搭載面側に設けられたストリップ導体35とグランド層32からなるマイクロストリップ線路と、高周波素子34搭載面側の反対側に設けられたストリップ導体37とグランド層32からなるマイクロストリップ線路とは、ストリップ導体35とストリップ導体37との端部をスルーホール導体38によって電気的に接続することにより信号の伝達を可能としている。
【0033】
また、この高周波素子収納用パッケージG1によれば、誘電体層31aと誘電体層31bとを所定量ずらして積層された構造によって、パッケージの端部に、グランド層32が上側に露出した段差面39を有する段差部40と、グランド層32が下側に露出した段差面41を有する段差部42が形成されている。
【0034】
そして、このパッケージG1と全く同様の形状からなるパッケージG2は、各パッケージの段差面39と、隣接するパッケージの段差面41とを当接させて重ね合わせることにより、各パッケージG1、G2のグランド層32を略同一平面内にて電気的に接続することができる。そして、各パッケージのストリップ導体37同士をワイヤ、リボン、TAB用テープ等の導体部材43によって電気的に接続することにより、各パッケージG1、G2の各マイクロストリップ線路間を高周波信号による電磁界分布を乱すことがなく良好な高周波信号の伝達が可能ななる。
【0035】
図6における高周波素子収納用パッケージH1によれば、高周波素子収納用パッケージG1と同様に、誘電体層51a,誘電体層51bを積層してなる誘電体基板51を具備し、誘電体層51aと誘電体層51bとの界面には、グランド層52が設けられている。また、誘電体基板51の中央部には凹部53が設けられており、凹部53内のグランド層52の表面には、高周波素子54が固着されている。
【0036】
また、誘電体層51bの表面には、ストリップ導体55が被着形成されており、誘電体基板51内部のグランド層52とともにマイクロストリップ線路を形成している。一方、誘電体基板51の高周波素子54搭載側とは反対の表面には、ストリップ導体56が設けられており、誘電体基板51内部のグランド層52とともにマイクロストリップ線路が形成されている。
【0037】
そして、高周波素子54搭載面側に設けられたストリップ導体55とグランド層52からなるマイクロストリップ線路と、高周波素子54搭載面側の反対側に設けられたストリップ導体56とグランド層52からなるマイクロストリップ線路とは、ストリップ導体55とストリップ導体56との端部をグランド層52に設けられたスロット57を介して対照的に配置することにより、互いに電磁的に結合され信号の伝達を可能としている。
【0038】
また、この高周波素子収納用パッケージH1によれば、誘電体層51bの長さを誘電体層51aよりも短くして積層された構造によって、パッケージの端部に、グランド層52が下側に露出した段差面58を有する段差部59が両端に形成されている。
【0039】
そして、このパッケージH1およびパッケージH1と全く同様の形状からなるパッケージH2は、パッケージH1、H2の高周波素子54、54’をそれぞれ気密に封止するための凹部60を有し、接地された金属製のシャーシ61に対して、その突起部62にパッケージの段差面58、58’を当接させて重ね合わせることにより、各パッケージH1、H2のグランド層52、52’を略同一平面内にて電気的に接続することができるとともに、高周波素子54、54’は金属製シャーシ61によって気密に封止される。そして、各パッケージのストリップ導体56、56’同士をワイヤ、リボン、TAB用テープ等の導体部材63によって電気的に接続することにより、各パッケージH1、H2の各マイクロストリップ線路間を各パッケージの接続部において、高周波信号による電磁界分布を乱すことがなく、良好な高周波信号の伝達が可能となる。
【0040】
本発明によれば、高周波素子を搭載した複数のパッケージを相互接続した高周波用モジュールに応用した場合の接続構造については図5及び図6に説明した構造に限定されるものではなく、図1乃至図3に示した基本的な接続構造を基礎として、あらゆる組み合わせによって、高周波素子を搭載したパッケージとシャーシ、あるいは、高周波素子を搭載したパッケージ同士などの接続に適用することが可能である。
【0041】
本発明の配線基板の接続構造において、配線基板の誘電体基板は、アルミナ、ムライト、ガラス、ガラスセラミックス、窒化アルミニウム(AlN)、窒化珪素等の焼結体や、有機樹脂を構成要素として含有する有機質絶縁材によって構成される。また、グランド層、ストリップ導体などは、高周波信号の伝送損失を小さくするためには、導体層材料としてAg、Cu、Au等の低抵抗導体によって形成されていることが望ましく、そのために、誘電体基板を焼結体によって形成する場合には、焼成温度が800〜1000℃程度のガラス、ガラスセラミックス等の低温焼成の焼結体が最適であり、この組み合わせにより誘電体層とストリップ導体やグランド層とを同時焼成によって形成することも可能である。
【0042】
次に、本発明における配線基板を製造するには、例えば、ガラスセラミックスを構成する原料粉末に有機物系のバインダーを混合して調製した成形材料を、ドクターブレード法やプレス成形法、圧延法等の周知の成形方法でシート状の成形体を得た後、各シート状成形体に適宜打ち抜き加工して凹部やスルーホール等を形成し、次いでスルーホール内にAg、Cu、Au等の低抵抗金属を主体とするペーストを用いてスルーホール導体や、ストリップ導体、グランド層などの線路パターンを印刷形成する。
【0043】
そして、複数のシート状成形体のうちグランド層の上側、または下側のシート状成形体をずらすかまたは短く切断して積層して、段差面にグランド層を有する段差部を形成する。その後、該積層体を800〜1000℃の温度で、窒素等の非酸化性雰囲気中で焼成することにより配線基板が得られる。
【0044】
また、段差面にグランド層を有する段差部を形成する方法としては、焼成した配線基板から、グランド層の上側、または下側の誘電体層を研削加工してグランド層を露出させることも可能である。
【0045】
かくして得られた配線基板の凹部内に高周波素子をAu・Ge合金、Au・Sn合金等により凹部内の所定位置に接着固定した後、ワイヤボンディングやリボンにより信号伝送線路と電気的に接続したり、金属製蓋体を接着することにより高周波素子用パッケージを作製することができる。
【0046】
【発明の効果】
以上詳述した通り、本発明の配線基板およびその接続構造は、グランド層を内蔵する配線基板において、その端部おいてグランド層が露出した段差面を形成して、その露出したグランド層をもって略同一平面内にて他の配線基板のグランド層を接続することにより、接続部におけるストリップ導体とグランド層間の極端な間隙の変化を抑制することができるために、簡略化した構造からなり、接続部での伝送損失の小さい接続構造を提供できる。また、かかる配線基板の構造においては、基板の厚さを大きくして表面に近い部分にグランド層を形成してマイクロストリップ線路等の高周波用線路を形成することが可能であり、しかも他の配線基板のグランド層との接続を良好に行うことができるために、配線基板の強度の向上と伝送する周波数に応じて高周波特性に優れた接続構造を提供できる。
【図面の簡単な説明】
【図1】本発明の配線基板の接続構造における配線基板の基本的な構造を説明するための概略断面図である。
【図2】本発明の配線基板の接続構造における基本的接続構造の一実施態様を説明するための概略断面図である。
【図3】本発明の配線基板の接続構造における基本的接続構造の他の実施態様を説明するための概略断面図である。
【図4】本発明の配線基板の接続構造における基本的接続構造のさらに他の実施態様を説明するための概略断面図である。
【図5】本発明の配線基板の接続構造を高周波素子を搭載した複数のパッケージを相互接続した高周波用モジュールに応用した場合の接続構造の一実施態様を説明するための概略断面図である。
【図6】本発明の配線基板の接続構造を高周波素子を搭載した複数のパッケージを相互接続した高周波用モジュールに応用した場合の接続構造の他の実施態様を説明するための概略断面図である。
【図7】従来の高周波用線路を有する配線基板の接続構造を説明するための概略断面図である。
【符号の説明】
A,B 配線基板
1a,1b、7a,7b 誘電体層
1,7 誘電体基板
2,8 ストリップ導体
3,9 グランド層
4,10 段差部
5,11 段差面
6 シャーシ
12 導体部材
Claims (5)
- 第1の誘電体基板と、該第1の誘電体基板表面に形成された第1のストリップ導体と該第1の誘電体基板内部に形成された第1のグランド層を有する高周波用線路とを具備し、さらに前記第1の誘電体基板表面に第1の高周波素子が搭載されてなる第1の配線基板と、
第2の誘電体基板と、該第2の誘電体基板表面に形成された第2のストリップ導体と該第2の誘電体基板内部に形成された第2のグランド層を有する高周波用線路とを具備する第2の配線基板とを接続する構造であって、
前記第1の配線基板および前記第2の配線基板の端部にそれぞれ前記第1のグランド層および前記第2のグランド層が露出した段差面を設け、前記第1の配線基板の段差面と前記第2の配線基板の段差面とを重ね合わせることによって、前記第1のグランド層と前記第2のグランド層とを略同一平面内にて電気的に接続するとともに、前記第1の配線基板表面の前記第1のストリップ導体と前記第2の配線基板表面の前記第2のストリップ導体とをワイヤ、リボンなどの導体部材によって電気的に接続したことを特徴とする配線基板の接続構造。 - 第1の誘電体基板と、該第1の誘電体基板表面に形成された第1のストリップ導体と該第1の誘電体基板内部に形成された第1のグランド層を有する高周波用線路とを具備し、さらに前記第1の誘電体基板表面に第1の高周波素子が搭載されてなる第1の配線基板と、
第2の誘電体基板と、該第2の誘電体基板表面に形成された第2のストリップ導体と該第2の誘電体基板内部に形成された第2のグランド層を有する高周波用線路とを具備する第2の配線基板とを接続する構造であって、
前記第1の配線基板および前記第2の配線基板の端部にそれぞれ前記第1のグランド層および前記第2のグランド層が露出した段差面を設け、前記第1の配線基板の段差面および前記第2の配線基板の段差面を、接続部材表面に形成された第3のグランド層に重ね合わせて、前記第1の配線基板の前記第1のグランド層と前記第2の配線基板の前記第2のグランド層と前記接続部材の前記第3のグランド層とを略同一平面内にて電気的に接続するとともに、
前記第1の配線基板表面の前記第1のストリップ導体と前記第2の配線基板表面の前記第2のストリップ導体とをワイヤ、リボンなどの導体部材によって電気的に接続したことを特徴とする配線基板の接続構造。 - 前記接続部材が、前記高周波素子を気密に封止するための凹部を有することを特徴とする請求項2記載の配線基板の接続構造。
- 前記第2の配線基板表面に高周波素子が搭載されてなることを特徴とする請求項1乃至請求項3のいずれか記載の配線基板の接続構造。
- 前記高周波用線路が、マイクロストリップ線路、グランド付きコプレーナ線路のうちの少なくとも1種である請求項1乃至請求項4のいずれか記載の配線基板の接続構造。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21679398A JP3762109B2 (ja) | 1998-07-31 | 1998-07-31 | 配線基板の接続構造 |
US09/363,619 US6483406B1 (en) | 1998-07-31 | 1999-07-29 | High-frequency module using slot coupling |
EP99114940A EP0977298B1 (en) | 1998-07-31 | 1999-07-30 | High-frequency module |
DE69933619T DE69933619T2 (de) | 1998-07-31 | 1999-07-30 | Hochfrequenzmodul |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21679398A JP3762109B2 (ja) | 1998-07-31 | 1998-07-31 | 配線基板の接続構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049509A JP2000049509A (ja) | 2000-02-18 |
JP3762109B2 true JP3762109B2 (ja) | 2006-04-05 |
Family
ID=16693973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21679398A Expired - Fee Related JP3762109B2 (ja) | 1998-07-31 | 1998-07-31 | 配線基板の接続構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3762109B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191521A (ja) * | 2011-03-11 | 2012-10-04 | Fujitsu Ltd | 可変フィルタ装置および通信装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010111806A (ko) * | 2000-06-13 | 2001-12-20 | 구자홍 | 집적화된 고주파 공진기 및 그 제조 방법 |
KR100348443B1 (ko) * | 2000-07-13 | 2002-08-10 | 엘지전자 주식회사 | 유전체 공진기 및 그 제조방법 |
-
1998
- 1998-07-31 JP JP21679398A patent/JP3762109B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191521A (ja) * | 2011-03-11 | 2012-10-04 | Fujitsu Ltd | 可変フィルタ装置および通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2000049509A (ja) | 2000-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003502852A (ja) | 多層プリント回路板へチップを装着するための構成 | |
JP6923431B2 (ja) | 高周波基体、高周波パッケージおよび高周波モジュール | |
JP2003520436A (ja) | マイクロ波パッケージ | |
JP3786545B2 (ja) | 配線基板とその接続構造 | |
JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
JP3580680B2 (ja) | 高周波用パッケージおよびその接続構造 | |
JP3762109B2 (ja) | 配線基板の接続構造 | |
JPH10335910A (ja) | 変換線路 | |
JP3309056B2 (ja) | 高周波素子収納用パッケージ | |
JP3464118B2 (ja) | 高周波用パッケージの接続構造 | |
JP3426878B2 (ja) | 配線基板の実装構造 | |
JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
JP2002185222A (ja) | 配線基板 | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2004134413A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3439967B2 (ja) | 高周波半導体素子用パッケージ | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3681950B2 (ja) | 配線基板およびその導波管との接続構造 | |
WO2023276923A1 (ja) | 配線板および電子装置 | |
JP2004297465A (ja) | 高周波用パッケージ | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP3464119B2 (ja) | 高周波用パッケージ及びその接続構造 | |
JP5334746B2 (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2003273276A (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP3605257B2 (ja) | 高周波パッケージの接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140120 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |