JP3464118B2 - 高周波用パッケージの接続構造 - Google Patents

高周波用パッケージの接続構造

Info

Publication number
JP3464118B2
JP3464118B2 JP10872697A JP10872697A JP3464118B2 JP 3464118 B2 JP3464118 B2 JP 3464118B2 JP 10872697 A JP10872697 A JP 10872697A JP 10872697 A JP10872697 A JP 10872697A JP 3464118 B2 JP3464118 B2 JP 3464118B2
Authority
JP
Japan
Prior art keywords
microstrip line
waveguide
dielectric substrate
high frequency
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10872697A
Other languages
English (en)
Other versions
JPH10303613A (ja
Inventor
慎一 郡山
幹男 藤井
謙治 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10872697A priority Critical patent/JP3464118B2/ja
Priority to US09/067,251 priority patent/US6239669B1/en
Priority to DE69835633T priority patent/DE69835633T2/de
Priority to EP98303224A priority patent/EP0874415B1/en
Publication of JPH10303613A publication Critical patent/JPH10303613A/ja
Application granted granted Critical
Publication of JP3464118B2 publication Critical patent/JP3464118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波用半導体素
子や、高周波用受動素子などの高周波素子等を気密封止
するための高周波用パッケージとその接続構造に関し、
気密を保持しつつ外部電気回路などと接続された導波管
に直接低損失で接続することのできる高周波パッケージ
と、その接続構造に関するものである。
【0002】
【従来技術】近年、社会の情報化が進み、情報の伝達は
携帯電話に代表されるように無線化、パ−ソナル化が進
んでいる。このような状況の中、さらに高速大容量の情
報伝達を可能にするために、ミリ波(30〜300GH
z)領域で動作する半導体素子の開発が進んでいる。最
近ではこのような高周波半導体素子技術の進歩に伴い、
その応用として車間レ−ダ−や無線LANのようなミリ
波の電波を用いたさまざまな応用システムも提案される
ようになってきた。例えば、ミリ波を用いた車間レ−ダ
−(1995年電子情報通信学会エレクトロニクスソサ
イエティ大会、SC−7−6参照)、コ−ドレスカメラ
システム(1995年電子情報通信学会エレクトロニク
スソサイエティ大会、C−137参照)、高速無線LA
N(1995年電子情報通信学会エレクトロニクスソサ
イエティ大会、C−139参照)が提案されている。
【0003】このようにミリ波の応用が進むにつれ、そ
れらの応用を可能とするための要素技術の開発も同時に
進められており、特に、各種の電子部品においては、必
要な伝送特性を有しながら、いかに小型化と低コスト化
を図るかが、大きな課題となっている。
【0004】このような要素技術の中でも、高周波素子
が収納されたパッケージと、外部電気回路と接続された
導波管にいかに簡単で且つ小型な構造で接続するかが重
要な要素として位置づけられている。とりわけ、伝送損
失の最も小さい導波管が形成された外部電気回路と、高
周波素子を搭載したパッケージとをいかに接続するかが
大きな問題であった。
【0005】従来における高周波用パッケージを外部電
気回路などと接続された導波管に接続する方法として
は、高周波用パッケージからコネクタを用いて一旦同軸
線路に変換して導波管と接続する方法、導波管を一旦マ
イクロストリップ線路等に接続した後、そのマイクロス
トリップ線路と高周波用パッケージとを接続する方法な
どが採用される。
【0006】最近では、高周波素子を収納したパッケー
ジを外部電気回路の導波管に直接接続する方法も提案さ
れている(1995年電子情報通信学会エレクトロニク
スソサイエティ大会、SC−7−5参照)。この提案で
は、素子をキャビティ内に気密封止する蓋体の一部に石
英を埋め込み、その石英埋め込み部を通じて電磁波をキ
ャビティ内に導入し、キャビティ内に設置した導波管−
マイクロストリップ線路変換基板と接続したものであ
る。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ように、導波管を一旦、コネクタやマイクロストリップ
線路などの他の伝送線路形態を介して、パッケージと接
続する方法では、接続構造事態が複雑化するとともに、
コネクタや他の伝送線路を形成する領域を確保する必要
があるために、接続構造自体が大型化してしまうという
問題があった。しかも、他の線路形態やコネクタを介す
ることにより伝送損失が増大する可能性もあった。
【0008】これに対して、導波管から電磁波の形でパ
ッケージのキャビティ内部まで直接導入する方法は、接
続構造を小型化できる点では有効的であるが、蓋などの
キャビティ形成部材を通過する際に電磁波の損失を小さ
くするために、その通過部を誘電率および誘電正接が小
さい材料を使用することが必要であり、そのために、前
記文献に記載されるように、石英などの低誘電率、低損
失材料を埋め込む処理が必要となる。このような埋め込
み処理は、気密封止性の信頼性を損なうばかりでなく、
量産には全く不向きである。
【0009】また、キャビティ形成部材をすべて低誘電
率、低損失材料によって構成することも考えられるが、
パッケージを構成する材料として、それら電気特性以外
にも機械的な強度や気密封止性、メタライズ性など各種
の特性が要求され、それら特性をすべて満足し、且つ安
価に製造できるような適切な材料は見当たらない。
【0010】つまり、上記の困難性は、高周波信号を導
波管を通じ電磁波のままパッケージのキャビティ内部に
導入しようとすることによって生じている。つまり信号
が、キャビティ内部に導入される部分において電磁波で
あるため、この部分の気密封止性と低損失化を両立させ
なければならないためである。
【0011】本発明は、前記課題を解消せんとして成さ
れたもので、高周波素子の気密性に影響を及ぼすことな
く、外部電気回路に設けられた導波管と直接的に低損失
に接続可能な高周波用パッケージの接続構造を提供する
こと目的とするものである。
【0012】
【課題を解決するための手段】本発明者等は、上記課題
について鋭意検討した結果、キャビティ内部に収納され
る高周波素子に接続された線路を、電磁結合、ビア導
体、マイクロストリップ線路−ストリップ線路などの高
周波信号を誘電体を貫通して伝送できる線路を用いて、
キャビティ外に導出させ、これを導波管と直接的に接続
可能な接続部と接続することにより、素子の封止性を損
ねることなく、導波管に直接的に接続することを可能と
したものである。
【0013】即ち、本発明の高周波用パッケージの接続
構造は、誘電体材料からなる誘電体基板と、高周波素子
を収納するためのキャビティと、前記キャビティ外の前
記誘電体基板表面の一部に形成され導波管と接続するた
めの接続部と、前記高周波素子と前記接続部とを接続す
るための高周波伝送線路とを具備する高周波用パッケー
ジを、導波管と接続するための構造であって、前記高周
波用パッケージの前記接続部が、前記高周波伝送線路と
接続され、先端が電磁的に開放された開放端部を有する
信号導体を具備し、該信号導体の開放端部を導波管の終
端部から伝送信号波長の4分の1波長長さの位置の導波
管側面から、前記誘電体基板とともに伝送信号波長の4
分の1波長長さを挿入して、該信号導体をモノポールア
ンテナとして機能させることにより、前記高周波用パッ
ケージと前記導波管とを接続させたことを特徴とするも
のである。
【0014】
【0015】
【発明の実施の形態】以下、本発明の高周波用パッケー
ジの構造について図1〜図5をもとに説明する。各図に
よれば、高周波用パッケージは、誘電体基板1と、蓋体
2によって形成されたキャビティ3内において、高周波
素子4が誘電体基板1表面に接続搭載され、キャビティ
3内は気密に封止されている。そして、キャビティ3内
の誘電体基板1の表面には、高周波素子4と接続される
高周波伝送線路が形成され、この高周波伝送線路は、キ
ャビティ3外の誘電体基板表面の一部に形成された導波
管と接続可能な接続部と、電磁結合、ビア導体、マイク
ロストリップ線路−ストリップ線路などの接続線路によ
って接続されたものである。
【0016】図1〜図5は、いずれも接続部が、先端が
電磁的に開放された開放端部を有し、且つ導波管内にお
いてモノポールアンテナとして機能する線路を具備した
パッケージである。
【0017】図1のパッケージにおいては、誘電体基板
1は、基本的に誘電体層1aと誘電体層1bの2層によ
って構成され、誘電体層1bの表面には高周波素子4が
搭載され、また、誘電体層1a表面には、高周波素子4
と端部が接続され、誘電体層1a、1b間に形成された
グランド層5とともにマイクロストリップ線路aを形成
する中心導体6が被着形成されている。そして、誘電体
層1bの裏面にも高周波伝送線路としてグランド層5と
ともにマイクロストリップ線路bを形成する中心導体7
が形成されている。そして、マイクロストリップ線路
a、bは、グランド層5に形成されたスロット孔8によ
って電磁結合された構造からなる。かかる電磁結合構造
は、具体的には、特願平1−266578に記載される
ように、各線路の端部同士が信号周波数の1/4波長の
長さでスロット中心から突出する位置に対峙させること
により結合される。
【0018】一方、誘電体層1bは、誘電体層1aより
も張出した形態を有し、張出部の表面の一部には、グラ
ンド層5が延設され、さらに張出部の裏面には、マイク
ロストリップ線路bの中心導体7から延長して平面状の
信号導体9が形成され、その先端部には、グランド層5
を有しない電磁的に開放された開放端部10が形成され
ている。なお、グランド層5の端部から信号導体9の開
放端部までの距離xは、伝送信号波長の1/4波長長さ
に設定される。
【0019】図2は、図1のパッケージを導波管11に
接続した場合の構造を説明するための概略断面図であ
る。図2によれば、高周波用パッケージの接続部A、即
ち、誘電体層1bの一部と、グランド層を有しない開放
端部10を有する信号導体9は、導波管11の側壁1
2、言い換えれば導波管のH面に形成された開口13を
通じて挿入される。接続箇所が、導波管の終端部である
場合、前記接続部Aは、導波管11の終端部14からの
距離Yが伝送信号波長の4分の1波長長さの距離を置い
て設置する。そして信号導体9の長さxを伝送信号波長
の1/4波長長さに設定することにより、開放端部10
を有する信号導体9は4分の1波長のモノポールアンテ
ナとして機能し、パッケージと導波管との接続できるの
である。
【0020】図2の接続構造によれば、導波管11を伝
送してきた高周波信号は導波管11と接続部Aにより構
成された導波管と平面状の信号導体9との変換構造によ
り、平面状の信号導体9上の信号に変換される。信号導
体9上の信号に変換された高周波信号は、マイクロスト
リップ線路bを伝送し、パッケージ内部のマイクロスト
リップ線路aにグランド層5に形成されたスロット孔8
を介して電磁結合により伝送され、高周波素子4に伝送
される。
【0021】このように、この実施態様によれば、導波
管を伝送されてきた高周波信号が平面状の信号導体への
変換構造により平面回路上の信号に変換させた後、パッ
ケージのキャビティ内部の信号導体と接続させるため
に、キャビティの封止を確実に行いながらパッケージ内
の高周波素子と導波管とを接続することができる。
【0022】また、図2(a)の接続構造は、平面状の
信号導体9形成面が、導波管11の終端面に対して平行
となるように挿入されたものであるが、その他、図2
(b)に示すように、平面状の信号導体9形成面が、導
波管11の終端面に対して垂直となるように挿入しても
同様な接続することができる。
【0023】その他、図1のパッケージにおいては、マ
イクロストリップ線路aとマイクロストリップ線路bと
は、スロット孔8によって電磁結合されたものである
が、その他、スロット孔8を貫通するスルーホール導体
で各線路の端部を接続することも可能である。
【0024】また、マイクロストリップ線路a、bの中
心導体6、7の端部は、スロット孔8を介して良好に電
磁結合させる上で、中心導体6、7の端部の線幅を広く
したり、スロット孔8形状をドッグボーン型にしたり、
グランド層5と接続したビアホール導体をスロット孔8
を囲むように複数形成することが望ましい。
【0025】次に、図3は、接続部構造として他の例を
示したものであり、(a)は概略断面図、(b)はその
平面図(但し、蓋体は図示せず)である。図3のパッケ
ージによれば、誘電体層1aと誘電体層1bの間には、
全面にグランド層15が形成され、誘電体層1aのキャ
ビティ3内表面には、端部が高周波素子4と接続された
中心導体16とともにマイクロストリップ線路cを形成
している。そして、マイクロストリップ線路cの中心導
体16は、誘電体からなる壁体17を貫通する際に、壁
体17の表面に蓋体2を接合するために形成された導体
層18とグランド層15により誘電体層1aおよび壁体
17を介して挟まれた構造のストリップ線路19に変換
されて壁体17内を通過しキャビティ3外に導出され
る。そして、誘電体層1aは、誘電体層1bよりも張出
した形態を有し、その表面には、マイクロストリップ線
路cの中心導体16が延長して形成され、グランド層を
具備しない開放端部20を有する信号導体21が形成さ
れている。
【0026】図4に、図3のパッケージの接続構造の概
略断面図を示した。図4の接続構造においては、接続部
Aを導波管11に形成した開口22に、誘電体層1aと
ともに開放端部20を有する信号導体21を導波管11
内に挿入することにより、パッケージと導波管とを接続
することができる。この場合においても、図2と同様
に、導波管11の終端部14からの距離Yが伝送信号波
長の4分の1波長長さの距離を置いて設置し、信号導体
21の長さxを伝送信号波長の1/4波長長さに設定す
ることにより、開放端部20を有する信号導体21を4
分の1波長のモノポールアンテナとして機能させてパッ
ケージと導波管とを接続できる。
【0027】図5は、接続部の構造としてさらに他の例
を示すもので、その接続構造の概略断面図である。図5
においては、図1におけるパッケージの誘電体1bの底
面に形成された信号導体9に対して、ポール状導体23
をロウ付けしたものであり、導波管11の開口13内に
そのポール状導体23を挿入されたものである。かかる
構造において、ポール状導体23の先端部は開放端部2
4を形成し、このポール状導体を前述したように、導波
管11内への挿入長さXを伝送信号波長の4分の1波長
長さの距離を置いて挿入することにより、ポール状導体
23がモノポールアンテナとして作用し、パッケージと
導波管とを接続することができる。
【0028】なお、図2、図4および図5の接続構造に
おいては、グランド層5、15と導波管11の導体壁と
を接触させて電気的に接続し、同電位にすることが望ま
しい。また、導波管11に形成される開口13,22は
できるだけ小さい方が望ましい。
【0029】本発明のパッケージにおいては、誘電体基
板は、Al2 3 、AlNなどのセラミックス材料や、
ガラス材料、あるいはガラスと無機質フィラーとの複合
体からなるガラスセラミック材料により原料粉末を用い
て成形した後、焼成することにより形成される他、有機
系材料からなるプリント基板によって形成することがで
きる。また、信号の伝達を担う各パターン導体およびグ
ランド層は、タングステン、モリブデンなどの高融点金
属や、金、銀、銅、アルニウム、白金などの低抵抗金属
などにより形成することができ、これらは、従来の積層
技術をもって一体的に形成できることも大きな特徴であ
る。なお、図5のポール状導体23を用いる場合には、
従来の積層技術によって形成した基板に対して、ロウ付
けすることにより容易に設けることができる。
【0030】
【発明の効果】以上詳述した通り、本発明の高周波用パ
ッケージの接続構造によれば、キャビティ外に、導波管
の所定箇所に挿入した時にモノポールアンテナとして機
能する、先端が電磁気的に開放された開放端部を有する
信号導体を誘電体基板の一部に接続部として形成して、
その信号導体をパッケージの高周波伝送線路と接続する
ことにより、パッケージの封止構造に影響を与えること
なく、導波管と高周波信号の伝送損失の小さい接続構造
を実現できる。その結果、この接続構造を構成するパッ
ケージの信頼性と量産性を高めることができる。
【図面の簡単な説明】
【図1】本発明の高周波用パッケージの一実施態様を説
明するためのもので、(a)は概略断面図、(b)はそ
の平面図(但し、蓋体は図示せず)である。
【図2】図1の高周波用パッケージの導波管との接続構
造を説明するための概略断面図であり、(a)はその一
例、(b)は他の例を示す。
【図3】本発明の高周波用パッケージの他の実施態様を
説明するためのもので、(a)は概略断面図、(b)は
その平面図(但し、蓋体は図示せず)である。
【図4】図3の高周波用パッケージの導波管との接続構
造を説明するための概略断面図である。
【図5】本発明の高周波用パッケージのさらに他の実施
態様の導波管との接続構造を説明するための概略断面図
である。
【符号の説明】
1 誘電体基板 2 蓋体 3 キャビティ 4 高周波素子 5 グランド層 6,7 中心導体 a,b,c マイクロストリップ線路 8 スロット孔 9 信号導体 10 開放端部 11 導波管 12 導波管側壁 13 開口 14 導波管終端部 15 グランド層 16 中心導体 17 壁体 18 導体層 19 ストリップ線路 20 開放端部 21 信号導体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−250911(JP,A) 特開 平5−343904(JP,A) 特開 平8−274513(JP,A) 特開 平3−209903(JP,A) 特開 平8−162810(JP,A) 特開 平6−112708(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01P 5/107 H01L 23/04 H01P 5/02 603

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】誘電体材料からなる誘電体基板と、高周波
    素子を収納するためのキャビティと、前記キャビティ外
    の前記誘電体基板表面の一部に形成され導波管と接続す
    るための接続部と、前記高周波素子と前記接続部とを接
    続するための高周波伝送線路とを具備する高周波用パッ
    ケージを、導波管と接続するための構造であって、前記
    高周波用パッケージの前記接続部が、前記高周波伝送線
    路と接続され、先端が電磁的に開放された開放端部を有
    する信号導体を具備し、該信号導体の開放端部を導波管
    の終端部から伝送信号波長の4分の1波長長さの位置の
    導波管側面から、前記誘電体基板とともに伝送信号波長
    の4分の1波長長さを挿入して、前記信号導体をモノポ
    ールアンテナとして機能させることにより、前記高周波
    用パッケージと前記導波管とを接続させたことを特徴と
    する高周波用パッケージの接続構造。
  2. 【請求項2】前記キャビティ内の誘電体基板表面に前記
    高周波素子と接続された第1のマイクロストリップ線路
    と、誘電体基板の底面に第2のマイクロストリップ線路
    が形成され、前記第1のマイクロストリップ線路と、前
    記第2のマイクロストリップ線路とが誘電体基板内部の
    グランド層に形成されたスロット孔を介して電磁結合さ
    れ、前記接続部の信号導体は、前記第2のマイクロスト
    リップ線路と接続されてなる請求項1記載の高周波用パ
    ッケージの接続構造
  3. 【請求項3】前記キャビティ内の誘電体基板表面に前記
    高周波素子と接続された第1のマイクロストリップ線路
    と、誘電体基板の底面に第2のマイクロストリップ線路
    が形成され、前記第1のマイクロストリップ線路と、前
    記第2のマイクロストリップ線路とが誘電体基板内部の
    グランド層を貫通するビアホール導体によって接続され
    てなる請求項1記載の高周波用パッケージの接続構造
  4. 【請求項4】前記キャビティ内の誘電体基板表面に前記
    高周波素子と接続された第1のマイクロストリップ線路
    と、前記第1のマイクロストリップ線路形成面と同一面
    上の前記キャビティ外の誘電体基板表面に第2のマイク
    ロストリップ線路を有し、前記第1のマイクロストリッ
    プ線路と、前記第2のマイクロストリップ線路は、誘電
    体からなる壁体を通過するストリップ線路を介して接続
    され、前記接続部の信号導体は、前記第2のマイクロス
    トリップ線路と接続されてなる請求項1記載の高周波用
    パッケージの接続構造
JP10872697A 1997-04-25 1997-04-25 高周波用パッケージの接続構造 Expired - Fee Related JP3464118B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10872697A JP3464118B2 (ja) 1997-04-25 1997-04-25 高周波用パッケージの接続構造
US09/067,251 US6239669B1 (en) 1997-04-25 1998-04-27 High frequency package
DE69835633T DE69835633T2 (de) 1997-04-25 1998-04-27 Hochfrequenzbaugruppe
EP98303224A EP0874415B1 (en) 1997-04-25 1998-04-27 High-frequency package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10872697A JP3464118B2 (ja) 1997-04-25 1997-04-25 高周波用パッケージの接続構造

Publications (2)

Publication Number Publication Date
JPH10303613A JPH10303613A (ja) 1998-11-13
JP3464118B2 true JP3464118B2 (ja) 2003-11-05

Family

ID=14491997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10872697A Expired - Fee Related JP3464118B2 (ja) 1997-04-25 1997-04-25 高周波用パッケージの接続構造

Country Status (1)

Country Link
JP (1) JP3464118B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343793B2 (en) 2014-02-07 2016-05-17 Kabushiki Kaisha Toshiba Millimeter wave bands semiconductor package
US9343794B2 (en) 2014-02-07 2016-05-17 Kabushiki Kaisha Toshiba Millimeter wave bands semiconductor package
US9536843B2 (en) 2013-12-25 2017-01-03 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4821391B2 (ja) * 2006-03-22 2011-11-24 三菱電機株式会社 回路基板の接続構造
JP5921586B2 (ja) * 2014-02-07 2016-05-24 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
US9488719B2 (en) * 2014-05-30 2016-11-08 Toyota Motor Engineering & Manufacturing North America, Inc. Automotive radar sub-system packaging for robustness

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209903A (ja) * 1990-01-11 1991-09-12 Matsushita Electric Ind Co Ltd 導波管装置
JP2674417B2 (ja) * 1992-04-01 1997-11-12 日本電気株式会社 超高周波用パッケージ
JP3208607B2 (ja) * 1992-09-30 2001-09-17 富士通株式会社 導波管・平面線路変換器
JPH08162810A (ja) * 1994-12-08 1996-06-21 Nec Corp ストリップライン導波管変換回路
JP3155901B2 (ja) * 1995-03-14 2001-04-16 三菱電機株式会社 高周波基板装置
JP2605654B2 (ja) * 1995-03-31 1997-04-30 日本電気株式会社 複合マイクロ波回路モジュール及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536843B2 (en) 2013-12-25 2017-01-03 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module
US9343793B2 (en) 2014-02-07 2016-05-17 Kabushiki Kaisha Toshiba Millimeter wave bands semiconductor package
US9343794B2 (en) 2014-02-07 2016-05-17 Kabushiki Kaisha Toshiba Millimeter wave bands semiconductor package

Also Published As

Publication number Publication date
JPH10303613A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
EP0874415B1 (en) High-frequency package
US6556169B1 (en) High frequency circuit integrated-type antenna component
EP1515389B1 (en) Multilayer high frequency device with planar antenna thereon and manufacturing method thereof
JP4261726B2 (ja) 配線基板、並びに配線基板と導波管との接続構造
US20020074654A1 (en) Wiring substrate, wiring board, and wiring substrate mounting structure
EP1081989B1 (en) High frequency wiring board and its connecting structure
JP3464118B2 (ja) 高周波用パッケージの接続構造
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP2002289737A (ja) 配線基板およびそれを用いた配線基板モジュール
JP3464119B2 (ja) 高周波用パッケージ及びその接続構造
JP3605257B2 (ja) 高周波パッケージの接続構造
JP3493278B2 (ja) 高周波用パッケージの接続構造
JP3309056B2 (ja) 高周波素子収納用パッケージ
JP3398314B2 (ja) 高周波用パッケージおよびその接続構造
JP2002185222A (ja) 配線基板
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3628238B2 (ja) 配線基板およびその導波管との接続構造
JP3681950B2 (ja) 配線基板およびその導波管との接続構造
JP3556470B2 (ja) 高周波用モジュール
JP2001217618A (ja) 配線基板およびその導波管との接続構造
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP3762109B2 (ja) 配線基板の接続構造
JP2001144512A (ja) 配線基板およびその導波管との接続構造
JP3439967B2 (ja) 高周波半導体素子用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees