JP3631667B2 - 配線基板およびその導波管との接続構造 - Google Patents

配線基板およびその導波管との接続構造 Download PDF

Info

Publication number
JP3631667B2
JP3631667B2 JP2000197262A JP2000197262A JP3631667B2 JP 3631667 B2 JP3631667 B2 JP 3631667B2 JP 2000197262 A JP2000197262 A JP 2000197262A JP 2000197262 A JP2000197262 A JP 2000197262A JP 3631667 B2 JP3631667 B2 JP 3631667B2
Authority
JP
Japan
Prior art keywords
waveguide
dielectric layer
layer
dielectric
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000197262A
Other languages
English (en)
Other versions
JP2002016408A (ja
Inventor
直行 志野
謙治 北澤
慎一 郡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000197262A priority Critical patent/JP3631667B2/ja
Priority to US09/709,098 priority patent/US6870438B1/en
Publication of JP2002016408A publication Critical patent/JP2002016408A/ja
Application granted granted Critical
Publication of JP3631667B2 publication Critical patent/JP3631667B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Waveguides (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高周波用半導体素子や高周波用受動素子などの高周波素子等を収納する為の高周波用パッケージ、あるいはそれら素子を収納したパッケージを実装する回路基板、あるいは各種素子を直接表面実装した回路基板などに用いられ、導波管との接続が可能な配線基板に関し、信号伝送線路−導波管間で効率よく信号伝送できる配線基板とその導波管との接続構造に関するものである。
【0002】
【従来技術】
近年、社会の情報化が進み、情報の伝達は携帯電話に代表されるように無線化、パーソナル化が進んでいる。このような状況の中、さらに高速大容量の情報伝達を可能にするために、ミリ波(30〜300GHz)領域で動作する半導体素子の開発が進んでいる。最近ではこのような高周波半導体素子技術の進歩に伴い、その応用として車間レーダーや無線LANのようなミリ波の電波を用いたさまざまな応用システムも提案されるようになってきた。例えば、ミリ波を用いた車間レーダー(1995年電子情報通信学会エレクトロニクスソサイエティ大会、SC−7−6参照)、コードレスカメラシステム(1995年電子情報通信学会エレクトロニクスソサイエティ大会、C−137参照)、高速無線LAN(1995年電子情報通信学会エレクトロニクスソサイエティ大会、C−139参照)が提案されている。
【0003】
このようにミリ波の応用が進むにつれ、それらの応用を可能とするための要素技術の開発も同時に進められており、特に、各種の電子部品においては、必要な伝送特性を有しながら、いかに小型化と低コスト化を図るかが、大きな課題となっている。
【0004】
このような要素技術の中でも、高周波素子が収納された回路基板あるいはパッケージと、外部電気回路とをいかに簡単で且つ小型な構造で接続するかが重要な要素として位置づけられている。とりわけ、伝送損失の最も小さい導波管が形成された外部電気回路と、高周波素子を搭載した回路基板あるいはパッケージとをいかに接続するかが大きな問題であった。
【0005】
従来における回路基板あるいはパッケージを外部電気回路に形成された導波管に接続する方法としては、高周波用パッケージからコネクタを用いて一旦同軸線路に変換して導波管と接続する方法、外部電気回路において、導波管を一旦マイクロストリップ線路等に接続した後、そのマイクロストリップ線路と高周波用パッケージとを接続する方法が採用される。
【0006】
最近では、高周波素子を収納したパッケージあるいはモジュール基板を外部電気回路の導波管に直接接続する方法も提案されている(特開平8−274513号)。この提案では、導波管変換部に多数のホールを設け誘電率を調整し、なおかつ変換部の導波管が接続されるのとは逆側に金属製のキャップを設けるものである。
【0007】
また、パッケージと導波管との接続構造において、スロット孔を有するグランド層を形成し、このスロット孔を介して高周波伝送線路と導波管とを結合した構造も米国特許第4562416号等に提案されている。
【0008】
【発明が解決しようとする課題】
しかしながら、上記のように、外部電気回路の導波管を一旦、コネクタやマイクロストリップ線路などの他の伝送線路形態を介して、パッケージと接続する方法では、接続構造自体が複雑化するとともに、コネクタや他の伝送線路を形成する領域を確保する必要があるために、接続構造自体が大型化してしまうという問題があった。しかも、他の線路形態やコネクタを介することにより伝送損失が増大する可能性もあった。
【0009】
これに対して、導波管から電磁波の形でパッケージまで直接導入する方法は、接続構造を小型化できる点では有効的であるが、前記文献で提案されている方法は、導波管変換部に多数のホールを設けなおかつ導波管を接続する箇所とは逆側に金属製のキャップ等を設置することが必要であり、そのために、工程数、部品点数が増えコストアップに繋がる。
【0010】
また、特開平11−112209号では、気密封止可能でありかつ伝送線路−導波管の信号接続ができる技術が提唱されているが、これはマイクロストリップラインの信号をグランド層に設けた開口部を通し誘電体層を介して導波管に接続するもので、開口部下の誘電体層厚みのみで信号の透過周波数を調整するので誘電体厚みの影響が大きく、結果的に特性バラツキが大きくなり製品としては使えなかった。
【0011】
さらに、これまでの従来技術では、導波管を変換部に接続する際に生じる位置ズレに対する対策が何ら考慮されていない。
【0012】
さらに、グランド層に形成したスロット孔による結合構造では、変換部の誘電体厚みが高周波伝送線路との電磁的な結合を可能するするために、所定の条件を満足する厚みに一義的に決定されている。そのために、パッケージの基板を多層配線化する場合にその配線層の数が非常に制限されてしまったり、また、信号の周波数が高くなるにつれて基板の厚みが薄くなり、その結果、基板の絶対強度が低下してしまい、導波管の接続時に基板にクラックが発生するなどの問題があった。
【0013】
本発明は、前記課題を解消せんとして成されたもので、高周波用パッケージなどの配線基板表面に形成された信号伝送線路と導波管との信号の伝送にあたり、変換損失のバラツキを低減でき、低反射で効率よく行うことが可能であり、また配線基板の配線設計の自由度が高く、しかも基板の強度を上げることが可能な配線基板と、その導波管との接続構造を提供することを目的とするものである。
【0014】
【課題を解決するための手段】
本発明者等は、上記課題について鋭意検討した結果、誘電体基板と、該誘電体基板の一方の表面に形成された信号伝送線路と、該信号伝送線路と導波管とを接続するための変換部を具備する配線基板であって、前記変換部が、前記誘電体基板の他方の表面に形成され且つ前記信号伝送線路の終端と対峙する位置にスロット孔が形成されてなるグランド層と、該グランド層表面に積層形成された第1の誘電体層と、該第1の誘電体層における前記グランド層のスロット孔形成領域直下に垂直導体によって囲まれて形成された誘電体領域と、前記第1の誘電体層表面に積層形成され、前記誘電体領域直下に空洞部を有し、且つ該空洞部内壁に導体層が形成されてなる第2の誘電体層と、を具備し、前記第2の誘電体層の空洞部内壁の導体層を前記第1の誘電体層に形成された前記垂直導体を介して、前記グランド層と電気的に接続してなることを特徴とするものである。
【0015】
なお、かかる構成において、前記第2の誘電体層の厚みが、信号波長長さの2.5%以上であることが望ましい。
【0016】
また、前記第1の誘電体層表面に、前記空洞部内壁の導体層と前記垂直導体とを接続するための導体帯や、前記第2の誘電体層表面に、接続する導波管のフランジと空洞部内壁の導体層とを接続するための導体帯を形成することによって電気的な接続をより確実に行なうことができる。
【0017】
さらには、前記第2の誘電体層表面に、金属部材を取付けてなり、該金属部材における前記第2の誘電体層の空洞部直下に貫通孔を形成してなることによって、導波管の接続を容易に且つ確実に行なうことができる。
【0018】
【発明の実施の形態】
以下、本発明の配線基板の構造について、典型的な応用例として高周波用パッケージの一例を以下に図1乃至図3をもとに説明する。
【0019】
まず、図1(a)の概略断面図に示される高周波用パッケージA1によれば、誘電体基板1と、蓋体2によって形成されたキャビティ3内において、高周波素子4が誘電体基板1表面に実装搭載され、キャビティ3内は蓋体2によって気密に封止されている。
【0020】
誘電体基板1のキャビティ3内の表面には、高周波素子4と一端が接続され、且つ終端5aを有する信号伝送線路5が形成されている。そして、誘電体基板1の信号伝送線路5が形成された面とは反対の表面には、一面にグランド層7が形成されており、そしてそのグランド層7の信号伝送線路5と対峙する部分には導体が形成されていない長孔(いわゆる、スロット孔)6が形成されている。
【0021】
このパッケージにおいては、信号伝送線路5は、これが中心導体をなし、グランド層7とともにマイクロストリップ構造の線路を形成している。なお、信号伝送線路は上記マイクロストリップ線路に限らず、信号伝送線路(中心導体)の両脇にグランド層を形成し、グランド層7とともにグランド付きコプレーナ構造の線路でも良い。また、誘電体基板1の信号伝送線路5の周辺には、蓋体2を取り付けるための導体層8が形成されている。
【0022】
信号伝送線路5は、スロット孔6と電磁的に結合されている。言い換えれば電磁結合によりスロット孔6に給電する。
【0023】
この電磁結合構造は、具体的には、図1(b)の誘電体基板1の平面図に示すように、マイクロストリップ線路の信号伝送線路5の終端5aがスロット孔6中心から信号周波数の1/4波長の長さLで突出するように形成することにより電磁結合することができる。しかし、電磁結合は必ずしも前記寸法の組み合わせだけでなく、その他の組み合わせでも良好な結合は可能である。
【0024】
また、図1の高周波用パッケージA1においては、グランド層7の表面には、スロット孔6形成領域直下に垂直導体14によって囲まれて形成された誘電体領域9を有する第1の誘電体層10が形成されている。なお、垂直導体14は、グランド層7と電気的に接続されている。
【0025】
この垂直導体14は、第1の誘電体層10のスロット孔6を中心する周囲に信号波長長さの1/4未満の間隔で複数配置されており、この垂直導体14によって囲まれた領域が、誘電体領域9を形成している。なお、この第1の誘電体層10の厚みは、信号波長長さの1/8以上であることが望ましい。
【0026】
また、この第1の誘電体層10の表面には、第2の誘電体層13が形成されている。また、この第2の誘電体層13における前記第1の誘電体層10における誘電体領域9の直下には、空洞部12が形成されている。そして、この空洞部12の内壁には導体層11が形成されている。また、この導体層11は、第1の誘電体層10に形成された垂直導体14を経由してグランド層7と電気的に接続されている。
【0027】
この第2の誘電体層13は、パッケージA1における配線回路層の層数に応じて適宜、自由にその層数を定めることができ、1層構造であっても2層以上の複数構造であっても何ら差し支えない。このような第2の誘電体層13を形成することによって、パッケージA1の配線回路層の層数に何ら制約を及ぼすことなく、種々の回路を任意の層数で形成することができる。
【0028】
なお、上記の配線基板においては、図1(c)に示すように、第1の誘電体層10のグランド層7とは反対側の表面の前記誘電体領域9の周囲には、垂直導体14と電気的に接続された導体帯15を形成することができ、この導体帯15によって垂直導体14と第2の誘電体層13の空洞部12の内壁の導体層11との電気的な接続をより確実なものとすることができる。また、図1(d)の高周波用パッケージA1の底面図に示すように、第2の誘電体層13の第1の誘電体層10側とは反対側の表面の空洞部12の周囲にも同様に空洞部12内壁の導体層11と電気的に接続された導体帯16を形成することができる。この導体帯16は後述するように導波管をロウ付けするためのものであって、パッケージA1と導波管B1との接続をより強固なものとすることができる。
【0029】
なお、前記図1のパッケージA1は、誘電体基板1、信号伝送線路5、スロット孔6を有するグランド層7、第1誘電体層10、第2誘電体層13、導体層11、17、導体帯15、16、垂直導体14を、周知のセラミック積層技術を用いて、未焼成のグリーンシートの表面に各層における導体パターンを所定の導体ペーストによって印刷塗布した後、積層一体化して、一括して焼成して製造することができる。
【0030】
また、絶縁材料としては、上記のセラミックスに限ることなく、熱硬化性有機樹脂を含む絶縁材料によって形成することもできる。その場合には、各導体パターンは、銅箔などの金属箔のエッチング等によって任意のパターンを形成することができる。また、垂直導体14は、セラミックスと同様に導体ペーストの充填によって形成することができる。そして、それらの導体パターンが形成された有機樹脂系シートを積層一体化した後に、一括して熱硬化して製造することも可能である。
【0031】
図2は、図1の高周波用パッケージA1に対して導波管B1を接続した時の構造を説明するための概略断面図である。上記のパッケージA1に対して導波管B1を接続するには、パッケージA1のグランド層7に形成されたスロット孔6が導波管の中心となる位置にて、導波管B1の開放端のフランジB’をパッケージB1の底面の導体帯16に当接させるか、またはフランジB’を導体帯6にロウ付けにより接合するか、あるいはフランジB’を誘電体基板1にネジ止めなどの機械的な接合手段により取り付けることができる。
【0032】
かかる構成においては、導波管B1の導体壁18は、フランジB’、導体帯16、空洞部12内壁の導体層11、導体帯15、垂直導体14を介してグランド層7と電気的に接続され、グランド層7と導波管B1の導体壁とは共通した電位に維持される。
【0033】
本発明における図2の接続構造において、キャビティ3内にて高周波素子4と接続された信号伝送線路5における信号は、グランド層7に設けられたスロット孔6により電磁結合され、誘電体領域9と第2の誘電体層13の空洞部12を通過し信号が導波管B1に伝達される。第1の誘電体層10の垂直導体14および第2の誘電体層13の空洞部12は、いずれもスロット孔6を通過した信号を導波管B1に導く役割を有すると同時に、電磁結合により信号伝送線路5からスロット孔6を通過した信号が誘電体領域9を通りその表面から伝播する電磁波を導波管に連続的に接続する変換の役割を有する。
【0034】
通常、スロット孔6を介した信号伝送線路5と導波管との接続の場合、スロット孔6直下での導波管との中心の位置のずれが信号の変換損失に大きく影響を与えやすく、導波管をスロット孔6を有するグランド層7に直接接続する場合には、導波管の位置ズレを招きやすいために変換損失が大きくなりやすい。
【0035】
これに対して、本発明に基づき、第1の誘電体層10、第2の誘電体層13を前述したようにグランド層7とともに積層一体化することによって、スロット孔6直下での位置精度を高めることができ、これによって位置ズレを低減することができ、スロット孔6を形成したグランド層7から位置決め精度の高い第1の誘電体層10および第2の誘電体層13を介して導波管B1を接続するために、変換部での損失の低減を抑制することができる。
【0036】
かかる観点から、第1の誘電体層10の厚みはスロット孔6から放出された電磁波を導波管内で電磁場分布と整合させるために、通常、信号波長長さの1/8長さ以上に設定されるが、第2の誘電体層13の厚みは任意の厚みに調整できるが、特に、この第2の誘電体層13の厚みは、信号波長長さの2.5%以上、特に3%以上、さらには4%以上であることが望ましい。
【0037】
また、第2の誘電体層13を設けることにより、高周波用パッケージA1の全誘電体厚みを厚くすることが可能となり、パッケージの強度を上げ高い信頼性を得ることも可能となる。
【0038】
図3は、図1の高周波用パッケージA1の変形例を示すパッケージであり、(a)は概略断面図、(b)は導波管B1と接続した時の概略断面図である。この高周波用パッケージA2によれば、第2の誘電体層13の表面の導体帯16に金属部材19をロウ剤等の接着剤等を用いて取付けることができる。この金属部材19の第2の誘電体層13の空洞部12の直下には貫通孔20が形成されている。そして、この金属部材19に対して、導波管B1の開放端のフランジB’を当接するか、ロウ付けにより接合するかあるいは金属部材19にネジ止めなどの機械的な接合手段により取り付ける。
【0039】
かかる構造によれば、第1および第2の誘電体層10、13の強度が弱い場合、導波管B1を直接、これらの誘電体層10、13に取り付けると、誘電体層10、13にクラックなどが発生する場合があるが、強度の高い金属部材19を第2の誘電体層13に接着し、この金属部材19に導波管B1を接続することにより誘電体層10、13に悪影響を及ぼすことなく、導波管B1を接続することができ、高周波用パッケージA2と導波管B1との接続信頼性を高めることができる。なお、図3では、パッケージA2における2つの変換部に対して、2つの貫通孔20を有する金属部材19を接着したが、この金属部材19は各変換部毎に個別に第2の誘電体層13に設けても良い。
【0040】
図4は、高周波用パッケージの他の変形例を示すものであり、この高周波用パッケージA3によれば、誘電体領域9の内部、あるいは第2の誘電体層13の空洞部12に面する表面に、アンテナ的機能や、共振器的機能、あるいは電磁場整合機能を付与するための導体層21を形成することによって、さらに変換特性の改善を行なうことができる。
【0041】
また、図1、図2のパッケージにおいては、高周波素子4は、誘電体基板1の表面に実装された構造であるが、その変形例として、図4のパッケージに示すように、誘電体基板1と第1誘電体層10によりキャビティ3を形成して、グランド層7を第1誘電体層10の表面に形成して、さらにそのグランド層7の表面に高周波素子4を実装することも可能である。
【0042】
さらには、図1乃至図4では半導体素子を実装し蓋体によって気密封止したパッケージについて述べたが、信号伝送線路を具備する一般の回路基板と導波管との接続、あるいは表面に信号伝送線路が形成され、半導体素子を直接実装搭載し、素子を樹脂などによって封止した回路基板と導波管との接続においても、図1乃至図4の接続構造が適用できる。
【0043】
上記図1乃至図4に示した本発明の高周波パッケージA1乃至A3においては、誘電体基板1、第1誘電体層10、第2誘電体層13は、セラミックスまたは有機樹脂、あるいはそれらの複合体からなる構成することができる。例えば、セラミックスとしては、Al、AlN、Siなどのセラミック材料や、ガラス材料、あるいはガラスとAl、SiO、MgOなどの無機質フィラーとの複合体からなるガラスセラミック材料により形成でき、これらの原料粉末を用いて所定の基板形状に成形した後、焼成することにより形成される。また、有機樹脂としては、有機系材料からなるプリント基板やテフロン基板によって形成することができる。
【0044】
また、信号の伝達を担う各伝送線路、グランド層、垂直導体、および種々の導体層は、タングステン、モリブデンなどの高融点金属や、金、銀、銅などの低抵抗金属などにより形成することができ、これらは、用いる基板材料に応じて適宜選択して、従来の積層技術をもって一体的に形成することができる。
【0045】
例えば、基板をAl、AlN、Siなどのセラミック材料により形成する場合には、タングステン、モリブデン等の高融点金属を用いて未焼成体に印刷塗布して、1500〜1900℃の温度で焼成すればよく、基板をガラス材料、ガラスセラミック材料により形成する場合には、銅、金、銀などを用いて同様にして800〜1100℃の温度で焼成することにより作製できる。なお、基板を有機樹脂を含む絶縁材料により形成する場合には、銅、金、銀などを用いてペーストを塗布、または充填するか、金属箔を接着することにより線路やグランド層を形成することができる。
【0046】
【実施例】
特性評価のために、半導体素子搭載部を有せず、入力用および出力用の信号伝送線路5を接続する以外は、全く図3のパッケージと同一形状からなる図5(a)のサンプル基板を作製し、導波管と信号伝送線路間の接続特性を評価した。図5(b)はサンプル基板の平面図、(c)はその導波管との接続時の概略断面図である。サンプル基板は、対象周波数を94GHzとして設計した。測定には、ネットワークアナライザーを用いた。サンプル基板の測定形態は以下の通りである。
【0047】
図5(c)に示すように、ネットワークアナライザーからの導波管B1をサンプル基板aの金属部材19にねじ止めして接続し、導波管B1内の信号が変換部xで変換されマイクロストリップ線路5を通過し再び変換部yで変換され導波管B2につながる形態とした。
【0048】
サンプル基板における誘電体基板および誘電体層を形成する材料としては誘電率9.0のAlセラミックスを用い、種々の導体層および垂直導体をタングステンを用いて基板と同時焼成して形成した。なお、上記の露出した導体層の表面にはAuメッキを施した。また、金属部材としてはFe−Ni−Co合金を用い誘電体層に対してAgロウによって接合した。
【0049】
なお、サンプル基板においては、第2誘電体層の厚みを表1のように変えた数種類のサンプル基板を作成した。各種類について10個づつ作製し、評価を行なった。
【0050】
作製したサンプル基板に対して、S21の平均値、最良値(best)、最悪値(worst)、最良値(best)と最悪値(worst)との差をバラツキとして評価した。なお、94GHzの信号波長は誘電率1.0の空気中で3.19mmであるとして、表中に信号波長長さλとの関係を記述した。
【0051】
【表1】
Figure 0003631667
【0052】
第1の誘電体層のみを形成したサンプル基板1は、S21のバラツキが大きいが、第2誘電体層を設けたサンプル基板2〜7では、バラツキが徐々に低減されており、第2の誘電体層の厚みを信号波長長さの2.5%以上とすることによってバラツキを0.5dB以下に低減することができた。特に、3%以上とすることで0.45dB以下、さらに4%以上とすることで0.4dB以下に低減することができる。
【0053】
【発明の効果】
以上詳述した通り、本発明によれば、高周波素子を搭載するパッケージなどの配線基板表面に形成された信号伝送線路から導波管への変換を行なうにあたり、変換部における損失のバラツキを低減でき、低反射で効率よく行うことが可能であり、また配線基板における配線の設計の自由度が向上しパッケージの性能を高めるとともに、配線基板の強度を高めることもできる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施態様である高周波用パッケージA1と導波管B1との接続構造の一実施態様を説明するためものであり,(a)は高周波用パッケージA1の概略断面図、(b)は高周波用パッケージA1における誘電体基板1の平面図、(c)は第1の誘電体層の底面のパターン図、(d)はパッケージA1の底面図である。
【図2】図1の高周波用パッケージA1と導波管B1との接続構造を説明するための概略断面図である。
【図3】本発明の他の実施態様である高周波用パッケージA2と導波管B1との接続構造を説明するためものであり、(a)は高周波用パッケージA2の概略断面図、(b)はその導波管B1との接続構造を説明するための概略断面図である。
【図4】本発明のさらに他の実施態様である高周波用パッケージA3を説明するための概略断面図である。
【図5】実施例で用いる特性測定方法を説明するもので、(a)特性評価用のサンプル基板の概略断面図と、(b)サンプル基板の平面図と、(c)サンプル基板に導波管を接続した接続構造の概略断面図である。
【符号の説明】
A1,A2,A3 高周波用パッケージ
B1 導波管
B’ フランジ
1 誘電体基板
2 蓋体
3 キャビティ
4 高周波素子
5 信号伝送線路
5a 終端
6 スロット孔
7 グランド層
9 誘電体領域
10 第1の誘電体層
11 導体層
12 空洞部
13 第2の誘電体層
14 垂直導体(VIA)
15,16 導体帯
18 導体壁
19 金属部材

Claims (7)

  1. 誘電体基板と、該誘電体基板の一方の表面に形成された信号伝送線路と、該信号伝送線路と導波管とを接続するための変換部を具備する配線基板であって、前記変換部が、前記誘電体基板の他方の表面に形成され且つ前記信号伝送線路の終端と対峙する位置にスロット孔が形成されてなるグランド層と、該グランド層表面に積層形成された第1の誘電体層と、該第1の誘電体層における前記グランド層のスロット孔形成領域直下に垂直導体によって囲まれて形成された誘電体領域と、前記第1の誘電体層表面に積層形成され、前記誘電体領域直下に空洞部を有し、且つ該空洞部内壁に導体層が形成されてなる第2の誘電体層と、を具備し、前記第2の誘電体層の空洞部内壁の導体層を前記第1の誘電体層に形成された前記垂直導体を介して、前記グランド層と電気的に接続してなることを特徴とする配線基板。
  2. 前記第2の誘電体層の厚みが、信号波長長さの2.5%以上であることを特徴とする請求項1の配線基板。
  3. 前記第1の誘電体層表面に、前記空洞部内壁の導体層と前記垂直導体とを接続するための導体帯を形成してなることを特徴とする請求項1又は請求項2記載の配線基板。
  4. 前記第2の誘電体層表面に、接続する導波管のフランジと空洞部内壁の導体層とを接続するための導体帯を形成してなることを特徴とする請求項1乃至請求項3記載の配線基板。
  5. 前記第2の誘電体層表面に金属部材を取付けてなり、該金属部材における前記第2の誘電体層の空洞部直下に貫通孔を形成してなることを特徴とする請求項1乃至請求項4記載の配線基板。
  6. 請求項1乃至請求項4のいずれか記載の配線基板における第2の誘電体層に導波管のフランジを接着することによって、前記配線基板における信号伝送線路と導波管とを接続してなることを特徴とする配線基板と導波管との接続構造。
  7. 請求項5記載の配線基板における金属部材に導波管のフランジを接着することによって、前記配線基板における信号伝送線路と導波管とを接続してなることを特徴とする配線基板と導波管との接続構造。
JP2000197262A 1999-11-10 2000-06-29 配線基板およびその導波管との接続構造 Expired - Fee Related JP3631667B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000197262A JP3631667B2 (ja) 2000-06-29 2000-06-29 配線基板およびその導波管との接続構造
US09/709,098 US6870438B1 (en) 1999-11-10 2000-11-10 Multi-layered wiring board for slot coupling a transmission line to a waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000197262A JP3631667B2 (ja) 2000-06-29 2000-06-29 配線基板およびその導波管との接続構造

Publications (2)

Publication Number Publication Date
JP2002016408A JP2002016408A (ja) 2002-01-18
JP3631667B2 true JP3631667B2 (ja) 2005-03-23

Family

ID=18695608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197262A Expired - Fee Related JP3631667B2 (ja) 1999-11-10 2000-06-29 配線基板およびその導波管との接続構造

Country Status (1)

Country Link
JP (1) JP3631667B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091470A1 (ja) * 2006-02-06 2007-08-16 Mitsubishi Electric Corporation 高周波モジュール

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937433B2 (ja) * 2002-09-17 2007-06-27 日本電気株式会社 平面回路−導波管接続構造
US6952143B2 (en) * 2003-07-25 2005-10-04 M/A-Com, Inc. Millimeter-wave signal transmission device
JP4749234B2 (ja) * 2006-05-30 2011-08-17 京セラ株式会社 開口面アンテナ
JP2011040882A (ja) * 2009-08-07 2011-02-24 Sony Corp 高周波デバイス
TWI441307B (zh) * 2009-08-07 2014-06-11 Sony Corp 內插器、模組及包括該內插器之電子裝置
JP6135485B2 (ja) * 2013-12-05 2017-05-31 三菱電機株式会社 高周波モジュール
JP6311822B2 (ja) * 2017-04-25 2018-04-18 三菱電機株式会社 高周波モジュール
JP7000964B2 (ja) * 2018-03-30 2022-01-19 株式会社デンソー 多層伝送線路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091470A1 (ja) * 2006-02-06 2007-08-16 Mitsubishi Electric Corporation 高周波モジュール
US8040286B2 (en) 2006-02-06 2011-10-18 Mitsubishi Electric Corporation High frequency module

Also Published As

Publication number Publication date
JP2002016408A (ja) 2002-01-18

Similar Documents

Publication Publication Date Title
US6870438B1 (en) Multi-layered wiring board for slot coupling a transmission line to a waveguide
EP2862230B1 (en) Directional coupler waveguide structure and method
JP5216848B2 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
US20120013499A1 (en) Circuit Board, High Frequency Module, and Radar Apparatus
EP2467897B1 (en) Precision waveguide interface
JP4261726B2 (ja) 配線基板、並びに配線基板と導波管との接続構造
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
JP2002289737A (ja) 配線基板およびそれを用いた配線基板モジュール
JP5179570B2 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP3464118B2 (ja) 高周波用パッケージの接続構造
JP3628238B2 (ja) 配線基板およびその導波管との接続構造
JP3681950B2 (ja) 配線基板およびその導波管との接続構造
JP2002185222A (ja) 配線基板
JP3398314B2 (ja) 高周波用パッケージおよびその接続構造
JP2004297465A (ja) 高周波用パッケージ
JP3605257B2 (ja) 高周波パッケージの接続構造
JP3464119B2 (ja) 高周波用パッケージ及びその接続構造
JP2001217618A (ja) 配線基板およびその導波管との接続構造
JPH10178306A (ja) 高周波用半導体装置
JP4247999B2 (ja) 高周波線路−導波管変換器
JP2001144512A (ja) 配線基板およびその導波管との接続構造
JP2001053506A (ja) 高周波用配線基板および接続構造
JP3493278B2 (ja) 高周波用パッケージの接続構造

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041217

R150 Certificate of patent or registration of utility model

Ref document number: 3631667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees