JP3439967B2 - 高周波半導体素子用パッケージ - Google Patents
高周波半導体素子用パッケージInfo
- Publication number
- JP3439967B2 JP3439967B2 JP32844897A JP32844897A JP3439967B2 JP 3439967 B2 JP3439967 B2 JP 3439967B2 JP 32844897 A JP32844897 A JP 32844897A JP 32844897 A JP32844897 A JP 32844897A JP 3439967 B2 JP3439967 B2 JP 3439967B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- line
- dielectric substrate
- semiconductor element
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、高周波半導体素子
を収納するためのパッケージに関するものであり、具体
的には、マイクロ波やミリ波領域の周波数の高い信号を
処理するための半導体素子を収納するのに適用されるパ
ッケージの改良に関するものである。
を収納するためのパッケージに関するものであり、具体
的には、マイクロ波やミリ波領域の周波数の高い信号を
処理するための半導体素子を収納するのに適用されるパ
ッケージの改良に関するものである。
【０００２】
【従来の技術】近年、高度情報化時代を迎え、情報伝達
は携帯電話に代表されるようにパーソナル化、無線化が
進んでいる。このため無線に用いられる電波は、すでに
マイクロ波（１〜３０ＧＨｚ）の領域まで利用されてい
るが、無線局の増加により使用周波数帯域が不足しつつ
ある。このような実情に対して、さらに、ミリ波（３０
〜３００ＧＨｚ）領域の周波数の有効活用が検討され、
６０ＧＨｚ、７７ＧＨｚで動作する半導体素子の開発等
も活発化し、追突防止用レーダーや無線ＬＡＮのように
ミリ波の電波を用いたさまざまな応用システムも提案さ
れるようになってきた。
は携帯電話に代表されるようにパーソナル化、無線化が
進んでいる。このため無線に用いられる電波は、すでに
マイクロ波（１〜３０ＧＨｚ）の領域まで利用されてい
るが、無線局の増加により使用周波数帯域が不足しつつ
ある。このような実情に対して、さらに、ミリ波（３０
〜３００ＧＨｚ）領域の周波数の有効活用が検討され、
６０ＧＨｚ、７７ＧＨｚで動作する半導体素子の開発等
も活発化し、追突防止用レーダーや無線ＬＡＮのように
ミリ波の電波を用いたさまざまな応用システムも提案さ
れるようになってきた。
【０００３】例えば、無線ＬＡＮにおいて、受信モジュ
ールとして低雑音増幅器を多段に一体化したパッケージ
が提案されている（１９９５年電子情報通信学会エレク
トロニクスソサイエティ大会、Ｃ−１３５参照）。この
提案では、金属製の収納容器内に半導体素子を収納し、
その半導体素子との接続を、金属性枠体の一部に、高周
波伝送線路が形成されたセラミックス部材をはめ込み、
その高周波伝送線路と高周波半導体素子を接続して、半
導体素子の収納容器内への気密封止を実現している。
ールとして低雑音増幅器を多段に一体化したパッケージ
が提案されている（１９９５年電子情報通信学会エレク
トロニクスソサイエティ大会、Ｃ−１３５参照）。この
提案では、金属製の収納容器内に半導体素子を収納し、
その半導体素子との接続を、金属性枠体の一部に、高周
波伝送線路が形成されたセラミックス部材をはめ込み、
その高周波伝送線路と高周波半導体素子を接続して、半
導体素子の収納容器内への気密封止を実現している。
【０００４】しかし、パッケージの量産性および低コス
ト化を実現するためには、パッケージの絶縁基板やキャ
ビティを形成する枠体を、金属に代わりセラミックスに
より構成し、高周波伝送線路と同時に焼成することが望
まれている。
ト化を実現するためには、パッケージの絶縁基板やキャ
ビティを形成する枠体を、金属に代わりセラミックスに
より構成し、高周波伝送線路と同時に焼成することが望
まれている。
【０００５】そこで、半導体素子が搭載された絶縁基板
の表面からセラミック製枠体を貫通して、キャビティ内
部から外側に引出し、さらに絶縁基板の側面を経由して
絶縁基板の底面に高周波伝送線路を引回し、外部電気回
路接続用の高周波端子と接続した構造からなり、高周波
伝送線路と絶縁基板、セラミック製枠体とを同時焼成し
て形成する高周波半導体素子用パッケージが提案されて
いる。
の表面からセラミック製枠体を貫通して、キャビティ内
部から外側に引出し、さらに絶縁基板の側面を経由して
絶縁基板の底面に高周波伝送線路を引回し、外部電気回
路接続用の高周波端子と接続した構造からなり、高周波
伝送線路と絶縁基板、セラミック製枠体とを同時焼成し
て形成する高周波半導体素子用パッケージが提案されて
いる。
【０００６】また、上記の他にも、絶縁基板の表面側に
高周波半導体素子が搭載され、底面側に外部電気回路接
続用の接続用高周波端子を形成し、この高周波端子と半
導体素子とを絶縁基板内を貫通して形成されたスルーホ
ール導体を介して接続した構造からなり、絶縁基板やス
ルーホール導体等を同時焼成した形成する半導体素子用
パッケージも提案されている。
高周波半導体素子が搭載され、底面側に外部電気回路接
続用の接続用高周波端子を形成し、この高周波端子と半
導体素子とを絶縁基板内を貫通して形成されたスルーホ
ール導体を介して接続した構造からなり、絶縁基板やス
ルーホール導体等を同時焼成した形成する半導体素子用
パッケージも提案されている。
【０００７】
【発明が解決しようとする課題】同時焼成が可能な上記
２つのパッケージによれば、前者の高周波半導体素子用
パッケージをミリ波帯で用いた場合、ストリップ線路等
の信号伝送線路をセラミック製枠体を通してキャビティ
の内側から外側に引き出した際、枠体通過部で信号線路
がマイクロストリップ線路からストリップ線路へと変換
されるため、信号線路幅を狭くする必要がある。その結
果、この通過部で反射損、放射損が発生しやすいため高
周波信号の特性劣化が起こりやすくなるという問題があ
った。また、信号伝送線路を絶縁基板の側面で曲折する
ことから、反射が大きくなり特性の劣化が生じた。
２つのパッケージによれば、前者の高周波半導体素子用
パッケージをミリ波帯で用いた場合、ストリップ線路等
の信号伝送線路をセラミック製枠体を通してキャビティ
の内側から外側に引き出した際、枠体通過部で信号線路
がマイクロストリップ線路からストリップ線路へと変換
されるため、信号線路幅を狭くする必要がある。その結
果、この通過部で反射損、放射損が発生しやすいため高
周波信号の特性劣化が起こりやすくなるという問題があ
った。また、信号伝送線路を絶縁基板の側面で曲折する
ことから、反射が大きくなり特性の劣化が生じた。
【０００８】また、後者のパッケージにおいては、スル
ーホール導体を絶縁基板の底面に導出して信号線路とし
て用いると、４０ＧＨｚ以上で急激な特性の劣化が生じ
るため、高周波領域で使用することが困難であった。
ーホール導体を絶縁基板の底面に導出して信号線路とし
て用いると、４０ＧＨｚ以上で急激な特性の劣化が生じ
るため、高周波領域で使用することが困難であった。
【０００９】そこで、本発明者等は、絶縁基板表面に一
端が半導体素子と接続された高周波伝送線路を形成し、
その他端をセラミック製枠体内に引き込んで、絶縁基板
内にて、絶縁基板の底面に形成した高周波伝送線路と、
グランド層に形成したスロット孔を介して電磁結合した
低損失で伝送可能なパッケージを提案した（特願平９−
１０４９０９号）。半導体素子を収納するキャビティを
気密に封止するための蓋体としては、外部電磁波の半導
体素子への影響を抑制したり、収納された半導体素子か
ら発生する電磁波が外部に漏洩しないようにするため
に、電磁波の遮蔽性に優れた金属製蓋体を枠体の上面に
メタライズ接合することが望まれる。
端が半導体素子と接続された高周波伝送線路を形成し、
その他端をセラミック製枠体内に引き込んで、絶縁基板
内にて、絶縁基板の底面に形成した高周波伝送線路と、
グランド層に形成したスロット孔を介して電磁結合した
低損失で伝送可能なパッケージを提案した（特願平９−
１０４９０９号）。半導体素子を収納するキャビティを
気密に封止するための蓋体としては、外部電磁波の半導
体素子への影響を抑制したり、収納された半導体素子か
ら発生する電磁波が外部に漏洩しないようにするため
に、電磁波の遮蔽性に優れた金属製蓋体を枠体の上面に
メタライズ接合することが望まれる。
【００１０】しかしながら、この高周波半導体素子用パ
ッケージにおいて、セラミック製枠体の表面に金属製蓋
体をメタライズ接合した場合、セラミック枠体と絶縁基
板間に挟持された高周波伝送線路から、グランド層に形
成したスロット孔を介した電磁結合による底面の高周波
伝送線路への信号の伝送特性が大幅に低下することがわ
かった。これは、メタライズ接合部が高周波伝送線路に
近接しており、底面の高周波伝送線路との結合度が低下
したためと考えられる。
ッケージにおいて、セラミック製枠体の表面に金属製蓋
体をメタライズ接合した場合、セラミック枠体と絶縁基
板間に挟持された高周波伝送線路から、グランド層に形
成したスロット孔を介した電磁結合による底面の高周波
伝送線路への信号の伝送特性が大幅に低下することがわ
かった。これは、メタライズ接合部が高周波伝送線路に
近接しており、底面の高周波伝送線路との結合度が低下
したためと考えられる。
【００１１】本発明は前記課題を解消せんとして成され
たもので、その目的は、金属製蓋体を具備した電磁波の
遮蔽性に優れ、且つ外部回路基板等に対して表面実装が
可能な高周波信号の伝送特性に優れた高周波半導体素子
用パッケージを提供することを目的とするものである。
たもので、その目的は、金属製蓋体を具備した電磁波の
遮蔽性に優れ、且つ外部回路基板等に対して表面実装が
可能な高周波信号の伝送特性に優れた高周波半導体素子
用パッケージを提供することを目的とするものである。
【００１２】
【課題を解決するための手段】本発明は、前記課題を解
消するため、パッケージにおける構造および材料等の観
点から種々検討を行った結果、高周波半導体素子が搭載
される誘電体基板と、該誘電体基板表面の前記半導体素
子搭載箇所の周囲に形成された誘電体枠体と、該誘電体
枠体の上部に接合される金属製蓋体と、前記誘電体基板
の表面に形成され、一端が前記半導体素子と電気的に接
続され、且つ他端が前記誘電体基板と前記誘電体枠体に
より挟持されてなる第１の信号伝送線路と、前記誘電体
基板内部に配設されたグランド層と、前記誘電体基板の
底面に形成され、その一端に外部回路基板との接続部を
形成してなる第２の信号伝送線路とを具備し、前記第１
の信号伝送線路の他端と、前記第２の信号伝送線路の他
端が前記グランド層に設けられたスロット孔を介して電
磁結合されてなる高周波半導体素子用パッケージにおい
て、前記第１の信号伝送線路と前記グランド層間距離Ｈ
１を、前記第１の信号伝送線路と前記誘電体枠体表面の
金属製蓋体との距離Ｈ２よりも小さくなるように調整す
るか、あるいは、前記誘電体基板の誘電率ε１を、前記
誘電体枠体の誘電率ε２よりも大きくなるように調整す
ることにより、上記目的が達成されることを見いだし
た。
消するため、パッケージにおける構造および材料等の観
点から種々検討を行った結果、高周波半導体素子が搭載
される誘電体基板と、該誘電体基板表面の前記半導体素
子搭載箇所の周囲に形成された誘電体枠体と、該誘電体
枠体の上部に接合される金属製蓋体と、前記誘電体基板
の表面に形成され、一端が前記半導体素子と電気的に接
続され、且つ他端が前記誘電体基板と前記誘電体枠体に
より挟持されてなる第１の信号伝送線路と、前記誘電体
基板内部に配設されたグランド層と、前記誘電体基板の
底面に形成され、その一端に外部回路基板との接続部を
形成してなる第２の信号伝送線路とを具備し、前記第１
の信号伝送線路の他端と、前記第２の信号伝送線路の他
端が前記グランド層に設けられたスロット孔を介して電
磁結合されてなる高周波半導体素子用パッケージにおい
て、前記第１の信号伝送線路と前記グランド層間距離Ｈ
１を、前記第１の信号伝送線路と前記誘電体枠体表面の
金属製蓋体との距離Ｈ２よりも小さくなるように調整す
るか、あるいは、前記誘電体基板の誘電率ε１を、前記
誘電体枠体の誘電率ε２よりも大きくなるように調整す
ることにより、上記目的が達成されることを見いだし
た。
【００１３】
【発明の実施の形態】本発明における高周波半導体素子
用パッケージの一例を図１に示した。図１の高周波半導
体素子用パッケージは、その裏面に外部実装基板と直接
接続出来る高周波信号線路を具備し、表面実装が可能な
パッケージに係わるものである。図１によれば、高周波
半導体素子用パッケージ１は、誘電体材料からなる誘電
体基板２と、誘電体材料からなる誘電体枠体３、金属製
蓋体４によりキャビティ５が形成されており、そのキャ
ビティ５内には、ＭＭＩＣ、ＭＩＣ等の半導体素子６が
搭載されている。誘電体基板２および誘電体枠体３を構
成する誘電体材料としては誘電率が１２以下のセラミッ
クス、ガラスセラミックス、セラミック金属複合材料、
ガラス有機樹脂系複合材料等などが望ましく、このうち
誘電率が１０以下のセラミックス、ガラスセラミック
ス、セラミック金属複合材料、ガラス有機樹脂系複合材
料等が特に望ましい。
用パッケージの一例を図１に示した。図１の高周波半導
体素子用パッケージは、その裏面に外部実装基板と直接
接続出来る高周波信号線路を具備し、表面実装が可能な
パッケージに係わるものである。図１によれば、高周波
半導体素子用パッケージ１は、誘電体材料からなる誘電
体基板２と、誘電体材料からなる誘電体枠体３、金属製
蓋体４によりキャビティ５が形成されており、そのキャ
ビティ５内には、ＭＭＩＣ、ＭＩＣ等の半導体素子６が
搭載されている。誘電体基板２および誘電体枠体３を構
成する誘電体材料としては誘電率が１２以下のセラミッ
クス、ガラスセラミックス、セラミック金属複合材料、
ガラス有機樹脂系複合材料等などが望ましく、このうち
誘電率が１０以下のセラミックス、ガラスセラミック
ス、セラミック金属複合材料、ガラス有機樹脂系複合材
料等が特に望ましい。
【００１４】金属製蓋体４は、キャビティ５からの電磁
波が外部に漏洩するのを防止できる金属材料から構成さ
れ、例えば、コバール、銅−ニッケル基合金などが好適
に使用され、誘電体枠体３の上面に、周知の接合技術、
例えば、ガラス接着、樹脂接着、メタライズ接着などの
方法により取り付けられ、キャビティ５内を気密に封止
する。
波が外部に漏洩するのを防止できる金属材料から構成さ
れ、例えば、コバール、銅−ニッケル基合金などが好適
に使用され、誘電体枠体３の上面に、周知の接合技術、
例えば、ガラス接着、樹脂接着、メタライズ接着などの
方法により取り付けられ、キャビティ５内を気密に封止
する。
【００１５】図１の高周波半導体素子用パッケージは、
基本的には、配線層として、Ａ，Ｂ，Ｃの３層から構成
される。図２（ａ）は、配線層Ａの配線図、図２（ｂ）
は、配線層Ｂの配線図、図２（ｃ）は、配線層Ｃの配線
図である。
基本的には、配線層として、Ａ，Ｂ，Ｃの３層から構成
される。図２（ａ）は、配線層Ａの配線図、図２（ｂ）
は、配線層Ｂの配線図、図２（ｃ）は、配線層Ｃの配線
図である。
【００１６】本発明によれば、上記のパッケージのキャ
ビティ５内において、図２（ａ）に示すように、半導体
素子６に信号を伝送するための線路として、キャビティ
５内の誘電体基板２表面に、第１の高周波伝送線路とし
て、配線層Ａとして、中心線路７と、その両側に形成さ
れたグランド層８によりコプレーナ型の線路が形成され
ている。そして、この線路９の下部の誘電体基板２内部
には、配線層Ｂとして、グランド層１０がほぼ一面に形
成されている。従って、このグランド層１０により、グ
ランド付きコプレーナ線路９を形成している。
ビティ５内において、図２（ａ）に示すように、半導体
素子６に信号を伝送するための線路として、キャビティ
５内の誘電体基板２表面に、第１の高周波伝送線路とし
て、配線層Ａとして、中心線路７と、その両側に形成さ
れたグランド層８によりコプレーナ型の線路が形成され
ている。そして、この線路９の下部の誘電体基板２内部
には、配線層Ｂとして、グランド層１０がほぼ一面に形
成されている。従って、このグランド層１０により、グ
ランド付きコプレーナ線路９を形成している。
【００１７】また、この配線層Ａには、半導体素子６に
電力を供給するための電源用信号線路１１が形成されて
いる。このグランド付きコプレーナ線路９および電源用
信号線路１１の一端は、半導体素子６と、リボン、ワイ
ヤ、ＴＡＢ（Tape AutomatedBonding) 等によってそれ
ぞれ電気的に接続されている。
電力を供給するための電源用信号線路１１が形成されて
いる。このグランド付きコプレーナ線路９および電源用
信号線路１１の一端は、半導体素子６と、リボン、ワイ
ヤ、ＴＡＢ（Tape AutomatedBonding) 等によってそれ
ぞれ電気的に接続されている。
【００１８】図２（ａ）において、点線で囲まれた領域
は、キャビティ５内にて露出した領域であり、それ以外
の領域は、図１に示すように、誘電体基板２と誘電体枠
体３によって挟持される部分である。キャビティ５内の
誘電体基板２表面に形成されたグランド付きコプレーナ
線路９は、挟持部に設けられた変換部１２を経由してス
トリップ線路１３と接続される。このストリップ線路１
３は、中心線路７が、その誘電体枠体３の上面に接合さ
れた金属製蓋体４、または金属製枠体を接合するために
設けられたメタライズ層１４がいわゆるグランド層とな
り、中心線路７の下層のグランド層１０によって上下か
ら挟まれた構造からなっている。
は、キャビティ５内にて露出した領域であり、それ以外
の領域は、図１に示すように、誘電体基板２と誘電体枠
体３によって挟持される部分である。キャビティ５内の
誘電体基板２表面に形成されたグランド付きコプレーナ
線路９は、挟持部に設けられた変換部１２を経由してス
トリップ線路１３と接続される。このストリップ線路１
３は、中心線路７が、その誘電体枠体３の上面に接合さ
れた金属製蓋体４、または金属製枠体を接合するために
設けられたメタライズ層１４がいわゆるグランド層とな
り、中心線路７の下層のグランド層１０によって上下か
ら挟まれた構造からなっている。
【００１９】変換部１２は、図１に示すように、前記グ
ランド付きコプレーナ線路９が、誘電体基板２と誘電体
枠体３の間に配置され、その上下には、メタライズ層１
４とグランド層１０によって挟まれた構造からなり、こ
れにより上下グランド付きコプレーナ線路を形成してい
る。この変換部１２において、中心線路７の両側のグラ
ンド層８は、例えば、メタライズ層１４、グランド層１
０とビアホール１５によって電気的に接続され等電位に
保たれていることが望ましい。
ランド付きコプレーナ線路９が、誘電体基板２と誘電体
枠体３の間に配置され、その上下には、メタライズ層１
４とグランド層１０によって挟まれた構造からなり、こ
れにより上下グランド付きコプレーナ線路を形成してい
る。この変換部１２において、中心線路７の両側のグラ
ンド層８は、例えば、メタライズ層１４、グランド層１
０とビアホール１５によって電気的に接続され等電位に
保たれていることが望ましい。
【００２０】なお、配線層Ａにおいて、上記のグランド
付きコプレーナ線路９、変換部１２、ストリップ線路１
３、電源用信号線路１１および半導体素子６の周囲に
は、電磁波の漏洩防止のためのグランド層１６が設けら
れ、グランド層１６には、電位のばらつきを抑えるのと
電磁波漏洩防止のためのビアホール１７が多数内設さ
れ、グランド層１０やメタライズ層１４と電気的に接続
されている。
付きコプレーナ線路９、変換部１２、ストリップ線路１
３、電源用信号線路１１および半導体素子６の周囲に
は、電磁波の漏洩防止のためのグランド層１６が設けら
れ、グランド層１６には、電位のばらつきを抑えるのと
電磁波漏洩防止のためのビアホール１７が多数内設さ
れ、グランド層１０やメタライズ層１４と電気的に接続
されている。
【００２１】また、グランド層１０が形成された配線層
Ｂのさらに下層には、誘電体基板２の底面における配線
層Ｃとして、図２（ｃ）に示すように、パッケージを外
部電気回路基板（図示せず）に表面実装する場合の接続
部としての機能を兼ね備えた信号線路１８が第２の信号
伝送線路として形成され、配線層Ｂのグランド層１０と
ともにマイクロストリップ線路を形成している。そし
て、この線路の外部電気回路基板との接続部となる信号
線路１８の端部の両側には、グランド層１９が設けら
れ、接続部はグランド付きコプレーナ線路を形成してい
る。
Ｂのさらに下層には、誘電体基板２の底面における配線
層Ｃとして、図２（ｃ）に示すように、パッケージを外
部電気回路基板（図示せず）に表面実装する場合の接続
部としての機能を兼ね備えた信号線路１８が第２の信号
伝送線路として形成され、配線層Ｂのグランド層１０と
ともにマイクロストリップ線路を形成している。そし
て、この線路の外部電気回路基板との接続部となる信号
線路１８の端部の両側には、グランド層１９が設けら
れ、接続部はグランド付きコプレーナ線路を形成してい
る。
【００２２】そして、配線層Ａに形成されたストリップ
線路１３と、誘電体基板２の底面に形成された信号線路
１８とは、配線層Ｂのグランド層１０に形成されたスロ
ット孔２０を介して、互いの終端部が平面的にみてスロ
ット孔２０の中心から長さＭの分、突出する位置にそれ
ぞれ対峙して配置することにより、電磁的に結合され、
損失のない信号の伝達が行われる。
線路１３と、誘電体基板２の底面に形成された信号線路
１８とは、配線層Ｂのグランド層１０に形成されたスロ
ット孔２０を介して、互いの終端部が平面的にみてスロ
ット孔２０の中心から長さＭの分、突出する位置にそれ
ぞれ対峙して配置することにより、電磁的に結合され、
損失のない信号の伝達が行われる。
【００２３】また、電源用信号線路１１の他端は、スル
ーホール２１を通じてパッケージの底面まで導出され、
接続用端子２２と接続されている。
ーホール２１を通じてパッケージの底面まで導出され、
接続用端子２２と接続されている。
【００２４】この態様のパッケージにおいては、半導体
素子６の下面にサーマルビアを形成して、底面に形成さ
れた導体層と接続して、半導体素子６からの発熱を半導
体装置の下面に放熱する構造を形成してもよい。
素子６の下面にサーマルビアを形成して、底面に形成さ
れた導体層と接続して、半導体素子６からの発熱を半導
体装置の下面に放熱する構造を形成してもよい。
【００２５】本発明によれば、上記図１乃至図２に説明
したような高周波半導体素子用パッケージにおいて、ス
トリップ線路１３とグランド層１０との距離をＨ１、ス
トリップ線路１３と誘電体枠体３表面に形成されたメタ
ライズ層１４との距離、あるいは、ストリップ線路１３
と誘電体枠体３表面に形成された金属製蓋体４との距離
をＨ２とした時、Ｈ１＜Ｈ２、特に１．２×Ｈ１≦Ｈ２
となるように、誘電体基板２のストリップ線路１３を挟
持する誘電体枠体３の厚さを調整することにより、スト
リップ線路１３からグランド層１０に形成されたスロッ
ト孔２０を介した信号線路（マイクロストリップ線路）
１８への電磁結合による信号の伝送特性を向上すること
ができる。これは、Ｈ１＝Ｈ２の場合、あるいはＨ１＞
Ｈ２の場合には、電界は、誘電体枠体に偏るか、上下に
均等に分布してしまう結果、底面の信号線路１８との結
合度が弱くなり、電磁結合による信号の伝送特性は劣化
してしまうためである。
したような高周波半導体素子用パッケージにおいて、ス
トリップ線路１３とグランド層１０との距離をＨ１、ス
トリップ線路１３と誘電体枠体３表面に形成されたメタ
ライズ層１４との距離、あるいは、ストリップ線路１３
と誘電体枠体３表面に形成された金属製蓋体４との距離
をＨ２とした時、Ｈ１＜Ｈ２、特に１．２×Ｈ１≦Ｈ２
となるように、誘電体基板２のストリップ線路１３を挟
持する誘電体枠体３の厚さを調整することにより、スト
リップ線路１３からグランド層１０に形成されたスロッ
ト孔２０を介した信号線路（マイクロストリップ線路）
１８への電磁結合による信号の伝送特性を向上すること
ができる。これは、Ｈ１＝Ｈ２の場合、あるいはＨ１＞
Ｈ２の場合には、電界は、誘電体枠体に偏るか、上下に
均等に分布してしまう結果、底面の信号線路１８との結
合度が弱くなり、電磁結合による信号の伝送特性は劣化
してしまうためである。
【００２６】また、他の形態としては、誘電体基板２の
誘電率をε１、誘電体枠体３の誘電率をε２とした時、
ε１＞ε２、特にε１≧１．２×ε２とすることによっ
ても、電磁結合による信号の伝送特性を向上することが
できる。これは、ε１＝ε２、あるいはε１＜ε２の場
合には、前記と同様の理由から底面の信号線路１８と結
合度が低下するために伝送特性は劣化してしまうのであ
る。
誘電率をε１、誘電体枠体３の誘電率をε２とした時、
ε１＞ε２、特にε１≧１．２×ε２とすることによっ
ても、電磁結合による信号の伝送特性を向上することが
できる。これは、ε１＝ε２、あるいはε１＜ε２の場
合には、前記と同様の理由から底面の信号線路１８と結
合度が低下するために伝送特性は劣化してしまうのであ
る。
【００２７】
【実施例】実施例１
図１の高周波半導体素子用パッケージにおいて、誘電体
基板２及び誘電体枠体３を誘電率（ε１）９．８、誘電
損失５．０×１０-4（測定周波数６０ＧＨｚ）のガラス
セラミックス誘電体材料からなり、前記グランド層１０
とストリップ線路１３間距離（Ｈ１）、グランド層１０
とマイクロストリップ線路１８間をいずれも０．１０ｍ
ｍとし、誘電体枠体３の厚み（Ｈ２）を０．２０ｍｍに
設計した。また、各線路、グランド層、メタライズ層は
いずれも銅メタライズ層により形成し、露出しているメ
タライズ表面には、金メッキを施した。
基板２及び誘電体枠体３を誘電率（ε１）９．８、誘電
損失５．０×１０-4（測定周波数６０ＧＨｚ）のガラス
セラミックス誘電体材料からなり、前記グランド層１０
とストリップ線路１３間距離（Ｈ１）、グランド層１０
とマイクロストリップ線路１８間をいずれも０．１０ｍ
ｍとし、誘電体枠体３の厚み（Ｈ２）を０．２０ｍｍに
設計した。また、各線路、グランド層、メタライズ層は
いずれも銅メタライズ層により形成し、露出しているメ
タライズ表面には、金メッキを施した。
【００２８】なお、これらの誘電体基板、誘電体枠体お
よび各線路、グランド層、メタタイズ層は、いずれも一
括して同時焼成して作製した。なお、誘電体枠体の上面
には、コバールからなる金属製枠体をＡｎ−Ｓｎ半田に
よりメタライズ接合した。
よび各線路、グランド層、メタタイズ層は、いずれも一
括して同時焼成して作製した。なお、誘電体枠体の上面
には、コバールからなる金属製枠体をＡｎ−Ｓｎ半田に
よりメタライズ接合した。
【００２９】このとき、ストリップ線路１３の開放端部
長さ（スロット孔２０の中心から終端部までの距離）を
０．２６ｍｍ、マイクロストリップ線路１８の開放端部
長さ（スロット穴２０の中心から終端部までの距離）を
０．３０ｍｍ、スロット穴２０の長辺長さを０．８５ｍ
ｍ、スロット穴２０の幅を０．２０ｍｍとした。
長さ（スロット孔２０の中心から終端部までの距離）を
０．２６ｍｍ、マイクロストリップ線路１８の開放端部
長さ（スロット穴２０の中心から終端部までの距離）を
０．３０ｍｍ、スロット穴２０の長辺長さを０．８５ｍ
ｍ、スロット穴２０の幅を０．２０ｍｍとした。
【００３０】この高周波半導体素子用パッケージにおい
て、グランド付きコプレーナ線路９の半導体素子６との
接続端部から、誘電体基板２の底面の接続部（グラント
付きコプレーナ線路の終端部）までの伝送特性をネット
ワークアナライザーで測定しその結果を表１および図３
に示した。なお、測定に関してはＴＲＬ校正法を用いて
行った。
て、グランド付きコプレーナ線路９の半導体素子６との
接続端部から、誘電体基板２の底面の接続部（グラント
付きコプレーナ線路の終端部）までの伝送特性をネット
ワークアナライザーで測定しその結果を表１および図３
に示した。なお、測定に関してはＴＲＬ校正法を用いて
行った。
【００３１】実施例２〜３
実施例１における誘電体枠体を、誘電率５．０、誘電損
失８．０×１０-4（測定周波数６０ＧＨｚ）のガラスセ
ラミックス誘電体材料により形成し、且つ誘電体枠体３
の厚み（Ｈ２）を０．１５ｍｍまたは０．２０ｍｍ、前
記Ｈ１を０．１５ｍｍに設計する以外は，実施例１と全
く同様にして高周波半導体素子用パッケージを作製し、
同様に評価を行い、その結果を表１および図４（実施例
３）に示した。
失８．０×１０-4（測定周波数６０ＧＨｚ）のガラスセ
ラミックス誘電体材料により形成し、且つ誘電体枠体３
の厚み（Ｈ２）を０．１５ｍｍまたは０．２０ｍｍ、前
記Ｈ１を０．１５ｍｍに設計する以外は，実施例１と全
く同様にして高周波半導体素子用パッケージを作製し、
同様に評価を行い、その結果を表１および図４（実施例
３）に示した。
【００３２】比較例
実施例１において、誘電体基板および誘電体枠体をいず
れも誘電率９．８、誘電損失５．０×１０-4（測定周波
数６０ＧＨｚ）の誘電体材料により形成し、前記グラン
ド層１０とストリップ線路１３間距離（Ｈ１）、グラン
ド層１０とマイクロストリップ線路１８間、および誘電
体枠体３の厚み（Ｈ２）をいずれも０．２０ｍｍに設計
する以外は、全く同様にして高周波半導体素子用パッケ
ージを作製し，同様に伝送特性を評価し、その結果を表
１および図５に示した。
れも誘電率９．８、誘電損失５．０×１０-4（測定周波
数６０ＧＨｚ）の誘電体材料により形成し、前記グラン
ド層１０とストリップ線路１３間距離（Ｈ１）、グラン
ド層１０とマイクロストリップ線路１８間、および誘電
体枠体３の厚み（Ｈ２）をいずれも０．２０ｍｍに設計
する以外は、全く同様にして高周波半導体素子用パッケ
ージを作製し，同様に伝送特性を評価し、その結果を表
１および図５に示した。
【００３３】
【表１】
【００３４】表１によれば、Ｈ１＝Ｈ２、ε１＝ε２の
比較例に対して、Ｈ１＜Ｈ２またはε１＞ε２とするこ
とにより、伝送特性が向上し、Ｈ１＜Ｈ２及びε１＞ε
２とすることによりさらに伝送特性が向上することが理
解される。
比較例に対して、Ｈ１＜Ｈ２またはε１＞ε２とするこ
とにより、伝送特性が向上し、Ｈ１＜Ｈ２及びε１＞ε
２とすることによりさらに伝送特性が向上することが理
解される。
【００３５】
【発明の効果】以上詳述した通り、本発明の高周波半導
体素子用パッケージによれば、表面実装が可能であり、
内部に収納された半導体素子の気密性および電磁波遮蔽
性をもって良好な伝送特性で接続することが可能とな
る。これにより高周波半導体素子を収納するパッケージ
としての信頼性を大幅に高めることができる。
体素子用パッケージによれば、表面実装が可能であり、
内部に収納された半導体素子の気密性および電磁波遮蔽
性をもって良好な伝送特性で接続することが可能とな
る。これにより高周波半導体素子を収納するパッケージ
としての信頼性を大幅に高めることができる。
【図１】本発明の高周波半導体素子用パッケージの一実
施態様を説明するための概略断面図である。
施態様を説明するための概略断面図である。
【図２】図１の高周波半導体素子用パッケージにおける
各配線層を説明するためのものであり、（ａ）は配線層
Ａ、（ｂ）は配線層Ｂ、（ｃ）は配線層Ｃをそれぞれ示
す。
各配線層を説明するためのものであり、（ａ）は配線層
Ａ、（ｂ）は配線層Ｂ、（ｃ）は配線層Ｃをそれぞれ示
す。
【図３】本発明の実施例１における高周波半導体素子用
パッケージの伝送特性を示す図である。
パッケージの伝送特性を示す図である。
【図４】本発明の実施例３における高周波半導体素子用
パッケージの伝送特性を示す図である。
パッケージの伝送特性を示す図である。
【図５】本発明の比較例における高周波半導体素子用パ
ッケージの伝送特性を示す図である。
ッケージの伝送特性を示す図である。
１ 高周波半導体素子用パッケージ
２ 誘電体基板
３ 誘電体枠体
４ 金属製蓋体
５ キャビティ
６ 半導体素子
７ 中心線路
８ グランド層
９ グランド付きコプレーナ線路（第１高周波伝送線
路） １０ グランド層 １１ 電源用信号線路 １２ 変換部 １３ ストリップ線路 １４ メタライズ層 １５，１７ ビアホール １８ 信号線路 １９ グランド層 ２０ スロット孔 ２１ スルーホール ２２ 接続用端子 ２３ ビアホール
路） １０ グランド層 １１ 電源用信号線路 １２ 変換部 １３ ストリップ線路 １４ メタライズ層 １５，１７ ビアホール １８ 信号線路 １９ グランド層 ２０ スロット孔 ２１ スルーホール ２２ 接続用端子 ２３ ビアホール
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−196566（ＪＰ，Ａ)
特開 平８−250913（ＪＰ，Ａ)
特開 平８−250911（ＪＰ，Ａ)
特開 平９−186268（ＪＰ，Ａ)
特開 平９−237867（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/04
H01L 23/12 301
Claims (2)
- 【請求項１】高周波半導体素子が搭載される誘電体基板
と、該誘電体基板表面の前記半導体素子搭載箇所の周囲
に形成された誘電体枠体と、該誘電体枠体の上部に接合
される金属製蓋体と、前記誘電体基板の表面に形成さ
れ、一端が前記半導体素子と電気的に接続され、且つ他
端が前記誘電体基板と前記誘電体枠体により挟持されて
なる第１の信号伝送線路と、前記誘電体基板内部に配設
されたグランド層と、前記誘電体基板の底面に形成さ
れ、その一端に外部回路基板との接続部を形成してなる
第２の信号伝送線路とを具備し、前記第１の信号伝送線
路の他端と、前記第２の信号伝送線路の他端が前記グラ
ンド層に設けられたスロット孔を介して電磁結合されて
なる高周波半導体素子用パッケージにおいて、前記第１
の信号伝送線路と前記グランド層間距離Ｈ１が、前記第
１の信号伝送線路と前記誘電体枠体表面のメタライズ層
との距離Ｈ２よりも小さいことを特徴とする高周波半導
体素子用パッケージ。 - 【請求項２】高周波半導体素子が搭載される誘電体基板
と、該誘電体基板表面の前記半導体素子搭載箇所の周囲
に形成された誘電体枠体と、該誘電体枠体の上部に接合
される金属製蓋体と、前記誘電体基板の表面に形成さ
れ、一端が前記半導体素子と電気的に接続され、且つ他
端が前記誘電体基板と前記誘電体枠体により挟持されて
なる第１の信号伝送線路と、前記誘電体基板内部に配設
されたグランド層と、前記誘電体基板の底面に形成さ
れ、その一端に外部回路基板との接続部を形成してなる
第２の信号伝送線路とを具備し、前記第１の信号伝送線
路の他端と、前記第２の信号伝送線路の他端が前記グラ
ンド層に設けられたスロット孔を介して電磁結合されて
なる高周波半導体素子用パッケージにおいて、前記誘電
体基板の誘電率ε１が、前記誘電体枠体の誘電率ε２よ
りも大きいことを特徴とする高周波半導体素子用パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32844897A JP3439967B2 (ja) | 1997-11-28 | 1997-11-28 | 高周波半導体素子用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32844897A JP3439967B2 (ja) | 1997-11-28 | 1997-11-28 | 高周波半導体素子用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163185A JPH11163185A (ja) | 1999-06-18 |
| JP3439967B2 true JP3439967B2 (ja) | 2003-08-25 |
Family
ID=18210393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32844897A Expired - Fee Related JP3439967B2 (ja) | 1997-11-28 | 1997-11-28 | 高周波半導体素子用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439967B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352206A (ja) | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | 高周波回路装置 |
| JP4189970B2 (ja) | 2004-11-05 | 2008-12-03 | 株式会社日立製作所 | アンテナ装置 |
| US8963313B2 (en) * | 2011-12-22 | 2015-02-24 | Raytheon Company | Heterogeneous chip integration with low loss interconnection through adaptive patterning |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2808044B2 (ja) * | 1990-11-28 | 1998-10-08 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP3155901B2 (ja) * | 1995-03-14 | 2001-04-16 | 三菱電機株式会社 | 高周波基板装置 |
| JPH08250913A (ja) * | 1995-03-15 | 1996-09-27 | Honda Motor Co Ltd | Ｍｍｉｃパッケージ組立 |
| JP3217677B2 (ja) * | 1995-12-28 | 2001-10-09 | 京セラ株式会社 | 高周波用半導体装置 |
| JP3266491B2 (ja) * | 1996-02-29 | 2002-03-18 | 京セラ株式会社 | 高周波用パッケージ |
-
1997
- 1997-11-28 JP JP32844897A patent/JP3439967B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163185A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1307078B1 (en) | High frequency circuit module | |
| US7276987B2 (en) | High frequency line-to-waveguide converter and high frequency package | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| US8362608B2 (en) | Ultra wideband hermetically sealed surface mount technology for microwave monolithic integrated circuit package | |
| JP3427040B2 (ja) | 高周波用パッケージ | |
| JP3209183B2 (ja) | 高周波信号用集積回路パッケージ及びその製造方法 | |
| JP2000059140A (ja) | 高周波送受信装置 | |
| JPH10303333A (ja) | 高周波用パッケージ | |
| JP3439967B2 (ja) | 高周波半導体素子用パッケージ | |
| JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JPH11112209A (ja) | 高周波用パッケージおよびその接続構造 | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP2002185222A (ja) | 配線基板 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3426878B2 (ja) | 配線基板の実装構造 | |
| JP2004297465A (ja) | 高周波用パッケージ | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3762109B2 (ja) | 配線基板の接続構造 | |
| JP3398315B2 (ja) | 高周波素子収納用パッケージ | |
| JP3605257B2 (ja) | 高周波パッケージの接続構造 | |
| JP3464119B2 (ja) | 高周波用パッケージ及びその接続構造 | |
| JP2004088504A (ja) | 高周波素子収納用パッケージ | |
| JP3493278B2 (ja) | 高周波用パッケージの接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |