JPH11112209A - 高周波用パッケージおよびその接続構造 - Google Patents

高周波用パッケージおよびその接続構造

Info

Publication number
JPH11112209A
JPH11112209A JP9266312A JP26631297A JPH11112209A JP H11112209 A JPH11112209 A JP H11112209A JP 9266312 A JP9266312 A JP 9266312A JP 26631297 A JP26631297 A JP 26631297A JP H11112209 A JPH11112209 A JP H11112209A
Authority
JP
Japan
Prior art keywords
waveguide
frequency
ground layer
dielectric
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9266312A
Other languages
English (en)
Other versions
JP3580680B2 (ja
Inventor
Shinichi Koriyama
慎一 郡山
Kenji Kitazawa
謙治 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP26631297A priority Critical patent/JP3580680B2/ja
Priority to US09/067,251 priority patent/US6239669B1/en
Priority to DE69835633T priority patent/DE69835633T2/de
Priority to EP98303224A priority patent/EP0874415B1/en
Publication of JPH11112209A publication Critical patent/JPH11112209A/ja
Application granted granted Critical
Publication of JP3580680B2 publication Critical patent/JP3580680B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】 【課題】キャビティ内部を気密に保ったまま開放端を有
する導波管に直接接続できる量産性に優れた高周波用パ
ッケージとその接続構造を提供する。 【解決手段】誘電体基板1と、高周波素子4を収納する
ためのキャビティ3と、蓋体2と、キャビティ3内の誘
電体基板1表面に被着形成され、高周波素子4と一端が
接続され且つ終端5aを有する高周波用伝送線路5を具
備する高周波用パッケージA1と、開放端B’を有する
導波管Bとの接続構造であって、パッケージA1が誘電
体基板1の伝送線路5形成面と反対の表面に設けられ伝
送線路5の終端5aと対峙する位置に開口部6が形成さ
れたグランド層7と、少なくとも開口部6を含むグラン
ド層表面に形成された整合用誘電体9とを具備し、導波
管B1をグランド層7とに開口部6が導波管B1の中心
となる位置にて電気的に接続してグランド層7が導波管
B1の終端壁を形成せしめるように接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波用半導体素
子や、高周波用受動素子などの高周波素子等を気密封止
するための高周波用パッケージとその接続構造に関し、
気密を保持しつつ外部電気回路等に形成された導波管に
直接接続することのできる高周波用パッケージとその接
続構造に関するものである。
【0002】
【従来技術】近年、社会の情報化が進み、情報の伝達は
携帯電話に代表されるように無線化、パーソナル化が進
んでいる。このような状況の中、さらに高速大容量の情
報伝達を可能にするために、ミリ波(30〜300GH
z)領域で動作する半導体素子の開発が進んでいる。最
近ではこのような高周波半導体素子技術の進歩に伴い、
その応用として車間レーダーや無線LANのようなミリ
波の電波を用いたさまざまな応用システムも提案される
ようになってきた。例えば、ミリ波を用いた車間レーダ
ー(1995年電子情報通信学会エレクトロニクスソサ
イエティ大会、SC−7−6参照)、コードレスカメラ
システム(1995年電子情報通信学会エレクトロニク
スソサイエティ大会、C−137参照)、高速無線LA
N(1995年電子情報通信学会エレクトロニクスソサ
イエティ大会、C−139参照)が提案されている。
【0003】このようにミリ波の応用が進むにつれ、そ
れらの応用を可能とするための要素技術の開発も同時に
進められており、特に、各種の電子部品においては、必
要な伝送特性を有しながら、いかに小型化と低コスト化
を図るかが、大きな課題となっている。
【0004】このような要素技術の中でも、高周波素子
が収納されたパッケージと、外部電気回路とをいかに簡
単で且つ小型な構造で接続するかが重要な要素として位
置づけられている。とりわけ、伝送損失の最も小さい導
波管が形成された外部電気回路と、高周波素子を搭載し
たパッケージとをいかに接続するかが大きな問題であっ
た。
【0005】従来における高周波用パッケージを外部電
気回路に形成された導波管に接続する方法としては、高
周波用パッケージからコネクタを用いて一旦同軸線路に
変換して導波管と接続する方法、外部電気回路におい
て、導波管を一旦マイクロストリップ線路等に接続した
後、そのマイクロストリップ線路と高周波用パッケージ
とを接続する方法が採用される。
【0006】最近では、高周波素子を収納したパッケー
ジを外部電気回路の導波管に直接接続する方法も提案さ
れている(1995年電子情報通信学会エレクトロニク
スソサイエティ大会、SC−7−5参照)。この提案で
は、素子をキャビティ内に気密封止する蓋体の一部に石
英を埋め込み、その石英埋め込み部を通じて電磁波をキ
ャビティ内に導入し、キャビティ内に設置した導波管−
マイクロストリップ線路変換基板と接続したものであ
る。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ように、外部電気回路の導波管を一旦、コネクタやマイ
クロストリップ線路などの他の伝送線路形態を介して、
パッケージと接続する方法では、接続構造自体が複雑化
するとともに、コネクタや他の伝送線路を形成する領域
を確保する必要があるために、接続構造自体が大型化し
てしまうという問題があった。しかも、他の線路形態や
コネクタを介することにより伝送損失が増大する可能性
もあった。
【0008】これに対して、導波管から電磁波の形でパ
ッケージのキャビティ内部まで直接導入する方法は、接
続構造を小型化できる点では有効的であるが、蓋などの
キャビティ形成部材を通過する際に電磁波の損失を小さ
くするために、その通過部を誘電率および誘電正接が小
さい材料を使用することが必要であり、そのために、前
記文献に記載されるように、石英などの低誘電率、低損
失材料を埋め込む処理が必要となる。このような埋め込
み処理は、気密封止性の信頼性を損なうばかりでなく、
量産には全く不向きである。
【0009】また、キャビティ形成部材をすべて低誘電
率、低損失材料によって構成することも考えられるが、
パッケージを構成する材料として、それら電気特性以外
にも機械的な強度や気密封止性、メタライズ性など各種
の特性が要求され、それら特性をすべて満足し、且つ安
価に製造できるような適切な材料は見当たらない。
【0010】つまり、上記の困難性は、高周波信号を導
波管を通じ電磁波のままパッケージのキャビティ内部に
導入しようとすることによって生じている。つまり信号
が、キャビティ内部に導入される部分において電磁波で
あるため、この部分の気密封止性と低損失化を両立させ
なければならないためである。
【0011】本発明は、前記課題を解消せんとして成さ
れたもので、高周波素子の気密性に影響を及ぼすことな
く、外部電気回路に設けられた導波管と直接的に低損失
に接続可能な接続部を具備する高周波用パッケージを提
供することを目的とするものである。また、本発明は、
前記高周波用パッケージを用いて外部電気回路に設けら
れた導波管に対して、低損失に接続可能な接続構造を提
供することを他の目的とするものである。
【0012】
【課題を解決するための手段】本発明者等は、上記課題
について鋭意検討した結果、キャビティ内部に収納され
る高周波素子に接続される高周波伝送線路を形成した面
とは反対の誘電体基板表面に開口部を有するグランド層
を形成し、このグランド層を接続する導波管の終端壁と
して機能させるとともに、高周波伝送線路を電磁結合に
より開口部に結合させ、この開口部を用いて接続した導
波管を励振させることにより、開放端を有する導波管と
直接的に接続することができるとともに、高周波素子の
キャビティ内での封止を確実に行うことができることを
見いだした。
【0013】即ち、本発明の高周波用パッケージは、誘
電体材料からなる誘電体基板と、高周波素子を収納する
ためのキャビティと、該キャビティ内を封止するための
蓋体と、該キャビティ内における前記誘電体基板の表面
に被着形成され、前記高周波素子と一端が接続され且つ
終端を有する高周波用伝送線路と、前記高周波用伝送線
路と導波管とを接続するための接続部を具備する高周波
用パッケージであって、前記接続部が、前記誘電体基板
の前記伝送線路形成面と反対の表面に設けられ、前記高
周波用伝送線路の終端と前記第1の誘電体基板を介して
対峙する位置に開口部が形成され、且つ接続される導波
管の導体壁と電気的に接続することにより導波管の終端
壁を構成するグランド層と、該グランド層の少なくとも
前記開口部形成表面に形成された整合用誘電体部とを具
備することを特徴とするものである。
【0014】また、かかる高周波用パッケージは、前記
グランド層表面に形成された整合用誘電体部の周囲に、
前記グランド層と電気的に接続され、且つ導波管の導体
壁と接続される金属枠体が取り付けられていること、あ
るいは前記誘電体基板のグランド層形成面側に、前記整
合用誘電体部を具備する第2の誘電体基板が積層され、
該第2の誘電体基板の前記整合用誘電体部の周囲に、前
記導波管の導体壁と前記グランド層を電気的に接続する
ためのビアホール導体あるいは貫通孔が形成されてなる
ことを特徴とするもので、さらには、前記整合用誘電体
部の厚さが該誘電体内の信号波長の1/4であること、
前記誘電体基板および/または整合用誘電体部がセラミ
ックスまたは有機樹脂、あるいはそれらの複合体からな
ること、前記高周波伝送線路および前記グランド層が、
タングステン、モリブデン、銅、銀および金の群から選
ばれる少なくとも1種を主成分とする導体からなること
を特徴とする。
【0015】また、本発明の高周波用パッケージの接続
構造は、誘電体材料からなる誘電体基板と、前記誘電体
基板と蓋体により形成された高周波素子を収納するため
のキャビティと、該キャビティ内における前記第1の誘
電体基板の表面に被着形成され、前記高周波素子と一端
が接続され且つ終端を有する高周波用伝送線路と、前記
高周波用伝送線路と導波管とを接続するための接続部を
具備する高周波用パッケージと、開放端を有する導波管
との接続構造であって、前記パッケージにおける接続部
が、前記誘電体基板の前記高周波用伝送線路形成面と反
対の表面に設けられ前記高周波用伝送線路の終端と前記
第1の誘電体基板を介して対峙する位置に開口部が形成
されたグランド層と、該グランド層の少なくとも前記開
口部形成表面に形成された整合用誘電体部とを具備して
なり、前記導波管の開放端における導体壁と、前記パッ
ケージの前記グランド層とを前記グランド層の前記開口
部が前記導波管の中心となる位置にて電気的に接続して
前記グランド層が前記導波管の終端壁を形成せしめるよ
うに接続したことを特徴とするものである。
【0016】
【発明の実施の形態】以下、本発明の高周波用パッケー
ジの構造について以下に図面をもとに説明する。まず、
図1によれば、高周波用パッケージA1は、誘電体基板
1と、蓋体2によって形成されたキャビティ3内におい
て、高周波素子4が誘電体基板1表面に実装搭載され、
キャビティ3内は気密に封止されている。
【0017】誘電体基板1のキャビティ3内の表面に
は、高周波素子4と一端が接続され、且つ終端5aを有
する高周波伝送線路の中心導体5が形成されている。そ
して、誘電体基板1の中心導体5が形成された面とは反
対の表面には、導体が形成されていない開口部(スロッ
ト)6を有するグランド層7が一面に形成されている。
【0018】このパッケージにおいては、このグランド
層7と中心導体5によりマイクロストリップ線路からな
る高周波伝送線路が形成されている。なお、誘電体基板
1の中心導体5の周辺には、例えば、蓋体2を取り付け
るための導体層8が形成されている。
【0019】上記の線路構成において、マイクロストリ
ップ線路の中心導体5は、スロット6と電磁的に結合さ
れている(電磁結合によりスロット6に給電する。)。
この電磁結合構造は、具体的には、特開平1−2665
78号に記載されるように、図1(b)の誘電体基板1
の平面図に示すように、マイクロストリップ線路の中心
導体5の終端5aがスロット6中心から信号周波数の1
/4波長の長さLで突出するように形成することによ
り、電磁結合することができる。しかし、電磁結合は必
ずしも前記寸法の組み合わせだけでなく、その他の組み
合わせでも良好な結合は可能である。
【0020】また、図1の高周波用パッケージA1にお
いては、グランド層7のスロット6の表面には、整合用
誘電体部9が誘電体基板1と一体的に取り付けられてい
る。
【0021】この整合用誘電体部9は、電磁結合に用い
たスロット6のインピーダンスと、このパッケージに接
続される導波管のインピーダンスが異なるため、両者の
インピーダンス整合を図るためのものであり、整合用誘
電体部9の厚さdは整合用誘電体部9内での伝送信号波
長の1/4波長長さに設定される。この整合用誘電体部
9は、導波管との接続時には、導波管内に配設されるよ
うな形状、特に導波管の断面における内径形状を有す
る。
【0022】図1(c)は、図1(a)の高周波用パッ
ケージA1に導波管B1を接続した時の構造を説明する
ための概略断面図である。図1(c)によれば、導波管
B1の開放端B’をパッケージA1のグランド層7に形
成されたスロット6が導波管の中心となる位置にて当接
させるか、またはロウ付けにより接合するか、あるいは
ネジ止めなどの機械的な接合手段により取り付け、導波
管B1の導体壁10と電気的に接続する。そして、この
ようにして導波管B1の導体壁10とグランド層7とを
電気的に接続することにより、グランド層7が、導波管
B1の終端壁をとして機能することになる。そして、キ
ャビティ3内にて高周波素子4と接続された中心導体5
と、導波管B1とは、グランド層7に設けられたスロッ
ト6により電磁結合され、信号の伝達を行うことができ
る。また、導波管B1の接続部には、整合用誘電体部9
が配設されることから、スロット6−導波管B1間のイ
ンピーダンス整合が行われ、良好な信号の伝達が可能と
なるのである。
【0023】図2は、図1の高周波用パッケージA1の
変形例を示すパッケージであり、(a)は概略断面図、
(b)は誘電体基板の底面図、(c)は導波管B1と接
続した時の概略断面図である。この高周波用パッケージ
A2によれば、整合用誘電体部9の周囲において、グラ
ンド層7に金属枠体11をロウ剤等の導電性接着剤を用
いて取付けることにより、グランド層7と金属枠体11
とを電気的に接続させ、導波管B1の導体壁10の開放
端B’をこの金属枠体11に対して、当接するか、ロウ
付けにより接合するかあるいは金属枠体11にネジ止め
などの機械的な接合手段により取り付ける。この構成に
よれば、金属枠体11はグランド層7と電気的に接続し
ているために、金属枠体11が導波管B1の導体壁を形
成し、グランド層7が導波管B1の終端壁として機能す
る。
【0024】かかる構造によれば、導波管B1を金属枠
体11を介して高周波用パッケージに対して強固に接合
することができ、パッケージA2と導波管B1との接続
信頼性を高めることができる。なお、図2では、誘電体
基板1の底面に形成された2つの整合用誘電体部9の個
々の周囲に分割して金属枠体11、11を形成したが、
この2つの金属枠体11、11は、一体化して誘電体基
板1の底面におけるグランド層7に取り付けることも可
能である。
【0025】図1、図2の高周波用パッケージにおいて
は、整合用誘電体部9は、グランド層7の表面に誘電体
基板1と一体的に設けられているが、この整合用誘電体
部9は、誘電体基板1を作製した後に、適当な接着剤を
用いてグランド層7表面に取り付けることができるが、
工程数が増加するなどの問題もある。また、一体的に設
ける場合、誘電体基板1がセラミックスからなる場合、
未焼成の誘電体基板1にグランド層7および中心導体5
を印刷塗布し、同様に未焼成の整合用誘電体部9を接着
剤により接着して、それを一括して同時焼成することに
より作製することも可能であるが、焼成時に脱落する可
能性がある。
【0026】そこで、図3乃至図4は、整合用誘電体部
を誘電体基板1と一体的に形成可能な高周波用パッケー
ジに関するものである。まず、図3の高周波用パッケー
ジA3によれば、誘電体基板1の底面に形成されたグラ
ンド層7の表面に、第2の誘電体基板12を形成する。
この第2の誘電体基板12の表面には、導波管B1が接
触する部分に導体層13が被着形成される。そして、導
波管B1と高周波用パッケージA3のグランド層7を同
電位にするために、導体層13とグランド層7とは、こ
の基板を貫通する複数のビアホール導体14により電気
的に接続されている。そして、このビアホール導体14
内に位置する誘電体が整合用誘電体部15として機能す
ることになる。なお、複数のビアホール導体14は、導
波管B1の終端壁となるグランド層7と導波管とを接続
するもので、導波管の疑似的な導体壁を形成するもので
あることから、ビアホール導体14を形成した部位から
の信号の漏洩を防止するため、ビアホール導体14間の
間隔L2 は、伝送する信号波長の1/4波長長さ以下に
設定される。
【0027】この高周波用パッケージA3に対しては、
導波管B1の導体壁10の開放端B’を第2の誘電体基
板12の導体層13に対して、当接するか、ロウ付けに
より接合するか、あるいは第2の誘電体基板12にネジ
止めなどの機械的な接合手段によって取り付ける。この
接続構造によれば、ビホアール導体14が導波管の疑似
的な導体壁を形成し、グランド層7が導波管B1の終端
壁として機能する。
【0028】この図3の構造のパッケージA3は、第1
の誘電体基板1と第2の誘電体基板12、導体層13、
ビアホール導体14を、周知のセラミック積層技術を用
いて一括して製造することができる点で有利である。
【0029】図1、図2のパッケージにおいては、高周
波素子4は、第1の誘電体基板1の表面に実装された構
造であるが、その変形例として、第2の誘電体基板12
を有する場合には、図3のパッケージに示すように、第
1の誘電体基板1と第2の誘電体基板12によりキャビ
ティ3を形成して、グランド層7を第2の誘電体基板1
2の表面に形成して、さらにそのグランド層7の表面に
高周波素子4を実装することも可能である。
【0030】次に、図4は、さらに他の高周波用パッケ
ージA4を説明するためのもので、(a)は概略断面
図、(b)はその底面図、(c)は接続する導波管B2
の開放端の斜視図、(d)は(a)の高周波用パッケー
ジと導波管との接続構造を示す概略断面図である。図4
の高周波用パッケージA4によれば、第1の誘電体基板
1の底面に形成されたグランド層7の表面に第2の誘電
体基板16を第1の誘電体基板1に対して一体的に形成
する。
【0031】この第2の誘電体基板16には、図4
(c)に示すような形状に加工された開放端構造を有す
る導波管B2の対向する長辺側(H面)の導体壁17、
18を挿入するための貫通孔19が設けられている。ま
た、導波管B2の他の対向する短辺側の(E面)の導体
壁20、21と接触する部分には導体層22が被着形成
される。そして、導波管B2と高周波用パッケージA4
のグランド層7を同電位にするために、導体層22とグ
ランド層7とは、この基板を貫通する複数のビアホール
導体23により電気的に接続されている。そして、第2
の誘電体基板16における貫通孔19と、ビアホール導
体23内に位置する誘電体が整合用誘電体部24として
機能することになる。
【0032】なお、複数のビアホール導体23は、導波
管B2の終端壁となるグランド層7と導波管B2の対向
する一辺の導体壁20、21とを接続するもので、導波
管の疑似的な導体壁を形成するものであることから、ビ
アホール導体23を形成した部位からの信号の漏洩を防
止するため、ビアホール導体23間の間隔L3 は、伝送
する信号波長の1/4波長長さ以下に設定される。
【0033】この高周波用パッケージA4に対しては、
導波管B1の導体壁17、18を第2の誘電体基板16
に形成された貫通孔19に挿入し、グランド層7に導体
壁17、18の端部を当接するか、ロウ付けにより接合
するか、あるいは第2の誘電体基板16にネジ止めなど
の機械的な接合手段によって取り付ける。また、どうよ
うに導波管B2の導体壁20、21を第2の誘電体基板
16の表面の導体層22に当接するか、ロウ付けにより
接合させる。
【0034】この接続構造によれば、ビアホール導体2
3が導波管の疑似的な導体壁を形成し、グランド層7が
導波管B2の終端壁として機能する。
【0035】かかる高周波用パッケージA4において
も、第1の誘電体基板1と、貫通孔19、導体層22、
整合用誘電体部24、ビアホール導体23とを具備する
第2の誘電体基板16とを周知のセラミック積層技術を
用いて同時焼成することにより、一括して製造すること
ができる点で有利である。なお、図4のパッケージで
は、導波管B2の長辺側導体壁17、18をグランド層
7に直接接続したが、短辺側導体壁20、21をグラン
ド層7に直接接続して、長辺側導体壁17、18を導体
層およびビアホール導体を介して接続してもよい。
【0036】上記図1乃至図4に示した本発明のパッケ
ージA1乃至A4においては、第1の誘電体基板1、第
2の誘電体基板12、16および整合用誘電体部9、1
5、24は、セラミックスまたは有機樹脂、あるいはそ
れらの複合体からなる構成することができる。例えば、
セラミックスとしては、Al2 3 、AlN、Si3
4 などのセラミックス材料や、ガラス材料、あるいはガ
ラスとAl2 3 、SiO2 、MgOなどの無機質フィ
ラーとの複合体からなるガラスセラミックス材料により
形成でき、これらの原料粉末を用いて所定の基板形状に
成形した後、焼成することにより形成される。また、有
機樹脂としては、有機系材料からなるプリント基板によ
って形成することができる。
【0037】また、信号の伝達を担う各伝送線路および
グランド層は、タングステン、モリブデンなどの高融点
金属や、金、銀、銅などの低抵抗金属などにより形成す
ることができ、これらは、用いる基板材料に応じて適宜
選択して、従来の積層技術をもって一体的に形成するこ
とができる。
【0038】例えば、基板をAl2 3 、AlN、Si
3 4 などのセラミック材料により形成する場合には、
タングステン、モリブデン等の高融点金属を用いて未焼
成体に印刷塗布して、1500〜1900℃の温度で焼
成すればよく、基板をガラス材料、ガラスセラミック材
料により形成する場合には、銅、金、銀などを用いて同
様にして800〜1100℃の温度で焼成することによ
り作製できる。なお、基板を有機樹脂を含む絶縁材料に
より形成する場合には、銅、金、銀などを用いてペース
トを塗布するか、金属箔を接着することにより線路やグ
ランド層を形成することができる。
【0039】次に、上記本発明の高周波用パッケージと
導波管との接続による伝送特性について図1の高周波用
パッケージA1に対して、有限要素法に基づいて評価し
た。
【0040】その結果を図5に示した。図5の結果によ
れば、高周波用パッケージと導波管とが60GHzにお
いて、S21(損失)が0dB、S11(反射)が−2
0dBの良好な伝送特性をもって接続されていることが
わかる。
【0041】
【発明の効果】以上詳述した通り、本発明の高周波用パ
ッケージおよびその接続構造によれば、キャビティ内部
に先端が電磁気的に開放された開放端部を有する信号導
体を形成し、高周波信号をキャビティ外部に形成したス
ロットに電磁結合により給電し、スロットと導波管のイ
ンピーダンス整合をとるための整合用誘電体部を設ける
ことにより、パッケージの封止構造に影響を与えること
なく、高周波信号の伝送損失の小さい接続構造を実現で
きる。その結果、この接続構造を構成するパッケージの
信頼性と量産性を高めることができる。しかも、パッケ
ージ自体に導波管の終端壁を具備することから、開放端
を有する導波管に対して直接接続することができる。
【図面の簡単な説明】
【図1】本発明の一実施態様である高周波用パッケージ
A1と導波管B1との接続構造の一実施態様を説明する
ためものであり,(a)は高周波用パッケージA1の概
略断面図、(b)は高周波用パッケージA1における誘
電体基板の平面図、(c)はその導波管B1との接続構
造を説明するための概略断面図である。
【図2】本発明の他の実施態様である高周波用パッケー
ジA2と導波管B1との接続構造を説明するためもので
あり,(a)は高周波用パッケージA2の概略断面図、
(b)は高周波用パッケージA2における誘電体基板の
底面図、(c)はその導波管B1との接続構造を説明す
るための概略断面図である。
【図3】本発明のさらに他の実施態様である高周波用パ
ッケージA3と導波管B1との接続構造を説明するため
ものであり,(a)は高周波用パッケージA3の概略断
面図、(b)は高周波用パッケージA3における誘電体
基板の底面図、(c)はその導波管B1との接続構造を
説明するための概略断面図である。
【図4】本発明のさらに他の実施態様である高周波用パ
ッケージA4と導波管B2との接続構造を説明するため
ものであり、(a)は高周波用パッケージA4の概略断
面図、(b)は高周波用パッケージA4における誘電体
基板の底面図、(c)は導波管B2の開放端を説明する
ための斜視図、(d)は高周波用パッケージA4と
(c)の先端構造を有する導波管B2との接続構造を説
明するための概略断面図である。
【図5】図1の高周波用パッケージA1と導波管B1と
の接続による伝送特性を示す図である。
【符号の説明】
A1,A2,A3,A4 高周波用パッケージ B1,B2 導波管 B’ 開放端 1 (第1の)誘電体基板 2 蓋体 3 キャビティ 4 高周波素子 5 中心導体 5a 終端 6 開口部(スロット) 7 グランド層 8,13,22 導体層 9,15,24 整合用誘電体部 10,17,18,20,21 導体壁 11 金属枠体 12,16 第2の誘電体基板 14,23 ビアホール導体 19 貫通孔

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】誘電体材料からなる誘電体基板と、高周波
    素子を収納するためのキャビティと、該キャビティ内を
    封止するための蓋体と、該キャビティ内における前記誘
    電体基板の表面に被着形成され、前記高周波素子と一端
    が接続され且つ終端を有する高周波用伝送線路と、前記
    高周波用伝送線路と導波管とを接続するための接続部を
    具備する高周波用パッケージであって、 前記接続部が、前記誘電体基板の前記伝送線路形成面と
    反対の表面に設けられ、前記高周波用伝送線路の終端と
    前記第1の誘電体基板を介して対峙する位置に開口部が
    形成され、且つ接続される導波管の導体壁と電気的に接
    続することにより導波管の終端壁を構成するグランド層
    と、該グランド層の少なくとも前記開口部形成表面に形
    成された整合用誘電体部とを具備することを特徴とする
    高周波用パッケージ。
  2. 【請求項2】前記グランド層表面に形成された整合用誘
    電体部の周囲に、前記グランド層と電気的に接続され、
    且つ導波管の導体壁と接続される金属枠体が取り付けら
    れていることを特徴とする請求項1記載の高周波用パッ
    ケージ。
  3. 【請求項3】前記誘電体基板のグランド層形成面側に、
    前記整合用誘電体部を具備する第2の誘電体基板が積層
    され、該第2の誘電体基板の前記整合用誘電体部の周囲
    に、前記導波管の導体壁と前記グランド層を電気的に接
    続するためのビアホール導体あるいは貫通孔が形成され
    てなることを特徴とする請求項1記載の高周波用パッケ
    ージ。
  4. 【請求項4】前記整合用誘電体部の厚さが該誘電体内の
    信号波長の1/4である請求項1乃至請求項3記載の高
    周波用パッケージ。
  5. 【請求項5】前記誘電体基板および/または整合用誘電
    体部がセラミックスまたは有機樹脂、あるいはそれらの
    複合体からなる請求項1乃至請求項3記載の高周波用パ
    ッケージ。
  6. 【請求項6】前記高周波伝送線路および前記グランド層
    が、タングステン、モリブデン、銅、銀および金の群か
    ら選ばれる少なくとも1種を主成分とする導体からなる
    請求項5記載の高周波用パッケージ。
  7. 【請求項7】誘電体材料からなる誘電体基板と、前記誘
    電体基板と蓋体により形成された高周波素子を収納する
    ためのキャビティと、該キャビティ内における前記第1
    の誘電体基板の表面に被着形成され、前記高周波素子と
    一端が接続され且つ終端を有する高周波用伝送線路と、
    前記高周波用伝送線路と導波管とを接続するための接続
    部を具備する高周波用パッケージと、開放端を有する導
    波管との接続構造であって、 前記パッケージにおける接続部が、前記誘電体基板の前
    記高周波用伝送線路形成面と反対の表面に設けられ前記
    高周波用伝送線路の終端と前記第1の誘電体基板を介し
    て対峙する位置に開口部が形成されたグランド層と、該
    グランド層の少なくとも前記開口部形成表面に形成され
    た整合用誘電体部とを具備してなり、前記導波管の開放
    端における導体壁と、前記パッケージの前記グランド層
    とを前記グランド層の前記開口部が前記導波管の中心と
    なる位置にて電気的に接続して前記グランド層が前記導
    波管の終端壁を形成せしめるように接続することを特徴
    とする高周波用パッケージと導波管との接続構造。
JP26631297A 1997-04-25 1997-09-30 高周波用パッケージおよびその接続構造 Expired - Fee Related JP3580680B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26631297A JP3580680B2 (ja) 1997-09-30 1997-09-30 高周波用パッケージおよびその接続構造
US09/067,251 US6239669B1 (en) 1997-04-25 1998-04-27 High frequency package
DE69835633T DE69835633T2 (de) 1997-04-25 1998-04-27 Hochfrequenzbaugruppe
EP98303224A EP0874415B1 (en) 1997-04-25 1998-04-27 High-frequency package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26631297A JP3580680B2 (ja) 1997-09-30 1997-09-30 高周波用パッケージおよびその接続構造

Publications (2)

Publication Number Publication Date
JPH11112209A true JPH11112209A (ja) 1999-04-23
JP3580680B2 JP3580680B2 (ja) 2004-10-27

Family

ID=17429185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26631297A Expired - Fee Related JP3580680B2 (ja) 1997-04-25 1997-09-30 高周波用パッケージおよびその接続構造

Country Status (1)

Country Link
JP (1) JP3580680B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580335B1 (en) 1998-12-24 2003-06-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Waveguide-transmission line transition having a slit and a matching element
JP2004112131A (ja) * 2002-09-17 2004-04-08 Nec Corp 平面回路−導波管接続構造
WO2006001389A1 (ja) * 2004-06-28 2006-01-05 Mitsubishi Denki Kabushiki Kaisha 多層誘電体基板および半導体パッケージ
US7084723B2 (en) 2000-10-06 2006-08-01 Mitsubishi Denki Kabushiki Kaisha Waveguide coupler
US7095292B2 (en) 2001-09-04 2006-08-22 Murata Manufacturing Co., Ltd. High-frequency line transducer, having an electrode opening surrounded by inner and outer vias
WO2009116403A1 (ja) * 2008-03-17 2009-09-24 三菱電機株式会社 多層誘電体基板および半導体パッケージ
WO2015111609A1 (ja) * 2014-01-21 2015-07-30 株式会社デンソー 疑似導波管が形成された一括積層基板
US10651138B2 (en) 2016-03-29 2020-05-12 Nidec Corporation Microwave IC waveguide device module
US10727561B2 (en) 2016-04-28 2020-07-28 Nidec Corporation Mounting substrate, waveguide module, integrated circuit-mounted substrate, microwave module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202520A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp マイクロ波回路
WO1996027913A1 (en) * 1995-03-06 1996-09-12 Valtion Teknillinen Tutkimuskeskus Microstrip-to-waveguide transition
JPH08274513A (ja) * 1995-03-31 1996-10-18 Nec Corp 複合マイクロ波回路モジュール及びその製造方法
JPH09237867A (ja) * 1996-02-29 1997-09-09 Kyocera Corp 高周波用パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202520A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp マイクロ波回路
WO1996027913A1 (en) * 1995-03-06 1996-09-12 Valtion Teknillinen Tutkimuskeskus Microstrip-to-waveguide transition
JPH08274513A (ja) * 1995-03-31 1996-10-18 Nec Corp 複合マイクロ波回路モジュール及びその製造方法
JPH09237867A (ja) * 1996-02-29 1997-09-09 Kyocera Corp 高周波用パッケージ

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580335B1 (en) 1998-12-24 2003-06-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Waveguide-transmission line transition having a slit and a matching element
US7084723B2 (en) 2000-10-06 2006-08-01 Mitsubishi Denki Kabushiki Kaisha Waveguide coupler
US7190243B2 (en) 2000-10-06 2007-03-13 Mitsubishi Denki Kabushiki Kaisha Waveguide coupler
US7538642B2 (en) 2000-10-06 2009-05-26 Mitsubishi Denki Kabushiki Kaisha Waveguide coupler
US7705697B2 (en) 2000-10-06 2010-04-27 Mitsubishi Denki Kabushiki Kaisha Waveguide coupler
US7095292B2 (en) 2001-09-04 2006-08-22 Murata Manufacturing Co., Ltd. High-frequency line transducer, having an electrode opening surrounded by inner and outer vias
DE10239796B4 (de) * 2001-09-04 2009-12-10 Murata Manufacturing Co., Ltd., Nagaokakyo Hochfrequenz-Leitungswandler, -Komponente, -Modul und Kommunikationsvorrichtung
JP2004112131A (ja) * 2002-09-17 2004-04-08 Nec Corp 平面回路−導波管接続構造
US7964937B2 (en) 2004-06-28 2011-06-21 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
WO2006001389A1 (ja) * 2004-06-28 2006-01-05 Mitsubishi Denki Kabushiki Kaisha 多層誘電体基板および半導体パッケージ
US7504710B2 (en) 2004-06-28 2009-03-17 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
WO2009116403A1 (ja) * 2008-03-17 2009-09-24 三菱電機株式会社 多層誘電体基板および半導体パッケージ
US8222976B2 (en) 2008-03-17 2012-07-17 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
JP5132760B2 (ja) * 2008-03-17 2013-01-30 三菱電機株式会社 多層誘電体基板および半導体パッケージ
WO2015111609A1 (ja) * 2014-01-21 2015-07-30 株式会社デンソー 疑似導波管が形成された一括積層基板
JP2015139042A (ja) * 2014-01-21 2015-07-30 株式会社デンソー 一括積層基板
US10122088B2 (en) 2014-01-21 2018-11-06 Denso Corporation Collective lamination substrate forming pseudo waveguide
US10651138B2 (en) 2016-03-29 2020-05-12 Nidec Corporation Microwave IC waveguide device module
US10727561B2 (en) 2016-04-28 2020-07-28 Nidec Corporation Mounting substrate, waveguide module, integrated circuit-mounted substrate, microwave module

Also Published As

Publication number Publication date
JP3580680B2 (ja) 2004-10-27

Similar Documents

Publication Publication Date Title
EP0874415B1 (en) High-frequency package
US6870438B1 (en) Multi-layered wiring board for slot coupling a transmission line to a waveguide
JP4261726B2 (ja) 配線基板、並びに配線基板と導波管との接続構造
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP2002289737A (ja) 配線基板およびそれを用いた配線基板モジュール
JP3464118B2 (ja) 高周波用パッケージの接続構造
JP3398314B2 (ja) 高周波用パッケージおよびその接続構造
JP2002185222A (ja) 配線基板
JP3628238B2 (ja) 配線基板およびその導波管との接続構造
JP3605257B2 (ja) 高周波パッケージの接続構造
JP2001144512A (ja) 配線基板およびその導波管との接続構造
JP3464119B2 (ja) 高周波用パッケージ及びその接続構造
JP2001217618A (ja) 配線基板およびその導波管との接続構造
JP3681950B2 (ja) 配線基板およびその導波管との接続構造
JP3556470B2 (ja) 高周波用モジュール
JP3493278B2 (ja) 高周波用パッケージの接続構造
JP3762109B2 (ja) 配線基板の接続構造
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP2004297465A (ja) 高周波用パッケージ
JP3540939B2 (ja) 高周波用配線基板
JPH11163185A (ja) 高周波半導体素子用パッケージ
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP2001284916A (ja) 配線基板およびその導波管との接続構造
JP2002198712A (ja) 導波管変換基板及び高周波モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees