JP3398315B2 - 高周波素子収納用パッケージ - Google Patents

高周波素子収納用パッケージ

Info

Publication number
JP3398315B2
JP3398315B2 JP30092897A JP30092897A JP3398315B2 JP 3398315 B2 JP3398315 B2 JP 3398315B2 JP 30092897 A JP30092897 A JP 30092897A JP 30092897 A JP30092897 A JP 30092897A JP 3398315 B2 JP3398315 B2 JP 3398315B2
Authority
JP
Japan
Prior art keywords
package
ceramic substrate
wiring layer
lid
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30092897A
Other languages
English (en)
Other versions
JPH11135661A (ja
Inventor
直行 志野
英博 南上
秀洋 有川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30092897A priority Critical patent/JP3398315B2/ja
Publication of JPH11135661A publication Critical patent/JPH11135661A/ja
Application granted granted Critical
Publication of JP3398315B2 publication Critical patent/JP3398315B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Semiconductor Lasers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばGaAs素
子等に代表される高周波で動作させる高周波素子を搭載
することのできる高周波素子収納用パッケージに関する
ものである。
【0002】
【従来技術】従来、高周波用の各種半導体素子や光通信
用素子等の各種高周波素子を収納するための高周波素子
収納用パッケージの構造は、図7の概略斜視図に示され
る通り、絶縁基板21の表面に蒸着やスパッタリング法
などの薄膜法により高周波信号が伝送可能な線路22を
形成した配線基板23を作製し、この配線基板23を金
属製の枠体24内に形成されたキャビティ25に実装す
ることが行われている。また、このパッケージにおいて
は、金属枠体24の一部に気密性を損なうことなく枠体
24内を貫通するように設けられ、高周波信号が伝送可
能な入出力用線路26を備えた端子接続部27を形成
し、配線基板23表面に形成された高周波素子28と接
続された線路22と、入出力用線路26とをリボン29
によって接続し、そして、枠体24に蓋部(図示せず)
を接合することにより、キャビティ25内部に高周波素
子28が気密に封止されるものである。
【0003】ところが、かかる構造のパッケージでは、
配線基板23に高周波素子28を実装する工程、配線基
板23を枠体24内に実装する工程、さらに、入出力用
線路26と、配線基板23表面の線路22とを電気的に
接続する工程など、組み立て工程が非常に煩雑であり、
コスト高につながるものであった。また、パッケージの
端子接続部27は、一般にアルミナセラミック未焼成体
にメタライズを施し積層後、同時に焼成して作製するも
のであり、これを枠体24内に接合して形成されるもの
であり、その製造工程も非常に煩雑であり、しかもセラ
ミックスとの同時焼結性の点でメタライズの金属を高抵
抗のWやMoなどの高融点金属によって形成する必要が
あるために、この部分では高周波信号の伝送損失が大き
いものであった。
【0004】
【発明が解決しようとする問題点】マイクロ波やミリ波
などの高周波信号の伝送損失を低減するには、入出力用
線路を蒸着やスパッタリング、メッキなどの薄膜法によ
って、Au、Cuなどの低抵抗金属によって形成するこ
とが望まれる。
【0005】しかし、図7のパッケージにおいては、内
部の配線基板23に対しては、薄膜の配線を形成するこ
とができても、端子接続部27を薄膜配線層により形成
することは不可能である。
【0006】このような問題に対して、特開平6−16
9028号によれば、図8の概略断面図に示すように、
金属ベース31をキャビティ32を有する絶縁性セラミ
ック基板33に接合し、金属ベース31上に高周波素子
30を搭載させ、絶縁性セラミック基板33表面に、金
薄膜配線層34を形成し、その表面にセラミック枠体3
5をガラス36により接合し、さらに、その枠体35の
上に金属からなる蓋体37を接合したマイクロ波半導体
素子用パッケージが提案されている。
【0007】このパッケージは、タングステンなどの低
抵抗金属を使用することなく、薄膜法によって低抵抗金
属からなる配線層34を形成できることから、高周波伝
送特性は程度改善される。
【0008】しかしながら、ガラスによって接合された
セラミック枠体35上に金属からなる蓋体37を接合し
てキャビティ32内を封止した場合、高周波信号が伝送
される薄膜配線層34の上に電磁気的に完全に浮いた導
体が形成されることになる結果、薄膜配線層34におけ
る高周波伝送特性に影響を与え、伝送損失を増大してし
まうという問題がある。
【0009】しかも、セラミック基板33−ガラス36
−セラミック枠体35との接合、金属ベース31−セラ
ミック基板33との接合構造において、高周波素子の駆
動停止に伴う加熱−冷却の熱サイクルに対するキャビテ
ィ32内の封止性については何ら検討されていない。
【0010】さらに、このパッケージによれば、高周波
素子30は、金属ベース31表面に搭載されるために、
高周波素子30の駆動に不可欠の電源層などを配置する
ことが困難であり、パッケージを含む高周波回路の小型
化に十分に対応することができないものであった。
【0011】従って、本発明は前記課題を解消せんとし
てなされたもので、その目的は、高周波半導体素子や光
通信素子等の各種高周波素子を収納するためのパッケー
ジとして、信号伝送損失を低減し、しかも気密封止性お
よび電磁波封止性に優れ、且つ小型化が可能な高周波素
子収納用パッケージを提供することにある。
【0012】
【課題を解決するための手段】本発明者らは、前述のよ
うな課題について鋭意研究した結果、絶縁性セラミック
基板の高周波用配線層を薄膜法によって形成されたAu
薄膜配線層によって形成するとともに、その表面に低誘
電率の絶縁性蓋体を低誘電率のガラスによって接合し、
かつその絶縁性蓋体を覆うように、且つAu薄膜配線層
形成部に開口部が設けられた金属製の蓋体を基板表面に
取り付けることにより上記目的が達成されることを知見
した。
【0013】即ち、本発明の高周波素子収納用パッケー
ジは、絶縁性セラミック基板と、該セラミック基板表面
に形成された前記高周波素子が接続されるAuからなる
薄膜配線層と、前記セラミック基板表面で前記配線層と
一部が交差する位置にガラスによって接合され、内部に
前記高周波素子を気密に封着するための絶縁性蓋体と、
前記絶縁性蓋体を覆うようにして前記セラミック基板表
面に取付られ、前記セラミック基板表面の前記薄膜配線
層形成部に開口部を有する金属製蓋体を具備するもので
あり、前記金属製蓋体における開口部の最大径が前記薄
膜配線層を伝送する信号の1/2波長以下としたことを
特徴とするものである。
【0014】また、前記接合用ガラスの比誘電率および
前記絶縁性蓋体の比誘電率がいずれも15以下であり、
且つ前記セラミック基板と前記ガラス、前記絶縁性蓋体
と前記ガラスとの熱膨張差がいずれも1.2×10-6
℃以下であることを特徴とするものである。また、望ま
しくは、前記絶縁性セラミック基板が、アルミナ含有量
を98%以上としたアルミナ質セラミックスからなるこ
と、さらには前記絶縁性セラミック基板が、前記高周波
素子への電力を供給するための電源層を具備する多層配
線基板からなることを特徴とするものである。
【0015】
【発明の実施の形態】以下、本発明の高周波素子収納用
パッケージを図面をもとに説明する。図1は、本発明の
高周波素子収納用パッケージの一実施態様を説明するた
めの分解斜視図、図2(a)は、そのX−X断面図、
(b)はその側面図である。図1のパッケージによれ
ば、絶縁性セラミック基板1の表面には、蒸着法、スパ
ッタリング法、メッキ法などの薄膜形成法によって、A
u(金)からなる薄膜配線層2が被着形成されている。
この薄膜配線層2は、高周波信号の入出力が可能な信号
線であり、周知のマイクロストリップ線路、コプレーナ
線路、グランド付きコプレーナ線路などの高周波線路に
よって構成される。図1においては、マイクロストリッ
プ線路が形成されるものであり、絶縁性セラミック基板
1の薄膜配線層2の背面にグランド層3が設けられてい
る。このグランド層3は、薄膜形成法、絶縁性セラミッ
ク基板1との同時焼成による形成、さらには、金属箔を
接着することによっても形成できる。
【0016】セラミック基板1表面のAu薄膜配線層2
は、その厚みは0.5〜4.0μmであることが望まし
い。これは、0.5μmよりも薄いと、導体抵抗が高く
伝送損失が増大するためであり、また4.0μmよりも
厚いとコスト高を招くためである。また、このAu薄膜
配線層2の下地には、絶縁性セラミック基板1との接着
性を高めたり、金属元素の拡散等を防止するために、P
t、Ti、Ta、Cu、Ni、Cr、Pd、W、Mo、
あるいはそれらの化合物からなる金属下地層を形成する
こともできる。なお、Au薄膜配線層2は、配線層の最
表面に上記の膜厚で形成されていればよい。
【0017】このようなAuからなる薄膜配線層2は、
従来の例えば、同時焼成により形成されたW(タングス
テン)によるメタライズ配線層では電気抵抗率は15μ
Ω・cmであるのに対して、Au薄膜配線層は、純Au
に近い3μΩ・cm程度と優れた低抵抗体であるため、
この配線層を伝送する信号の伝送損失を低減することが
できる。
【0018】また、Au薄膜配線層2を形成する絶縁性
セラミック基板1は、アルミナを98重量%以上、特に
99重量%以上含有する高純度アルミナ質セラミックス
により形成することにより、従来の低純度アルミナ質セ
ラミックスより誘電損失(tanδ)を低減でき、伝送
信号の誘電体損を低下させ、伝送特性を向上させること
が可能となる。
【0019】具体的には、例えばアルミナ90重量%含
有するアルミナ質セラミックスの場合、誘電損失が10
GHzでおよそ10×10-4であるのに対し、アルミナ
を98重量%含有するセラミックスでは、5×10-4
なることから伝送特性上好ましい。アルミナ含有量9
9.0重量%以上のセラミックスでは、10GHzでの
誘電損失は3.0×10-4以下となりさらに望ましい。
なお、このようなアルミナ質セラミックスにおいて、ア
ルミナ以外の成分は、焼結助剤として添加したSi
2 、CaO、MgOなどの焼結助剤成分から構成され
るものである。
【0020】本発明によれば、Au薄膜配線層2が形成
されたセラミック基板1の表面にガラス4を用いて絶縁
性蓋体5Aを接合する。絶縁性蓋体5Aは、基板1への
接合によって形成されるキャビティ6内に高周波素子7
が収納され、気密に封止されることになる。絶縁性蓋体
5Aは、絶縁性枠体5A’と、絶縁性蓋部5A”により
構成され、絶縁性枠体5A’と蓋5A”とは別体とし
て、後にガラス等により接合してもよいが、工程の簡略
化を図る上では、一体物であるのが望ましい。また、こ
の絶縁性蓋体5Aは、Au薄膜配線層2と一部が交差す
る箇所に接合される。つまり、Au薄膜配線層2の一端
はキャビティ6内にて高周波素子7と接続され、そのキ
ャビティ6から絶縁性蓋体5Aの接合部を経由してキャ
ビティ6外に引き出され、Au薄膜配線層2の他端は外
部電気回路(図示せず)と接続される。
【0021】本発明によれば、絶縁性蓋体5Aの接合に
用いられるガラス4の比誘電率が15以下、特に10以
下、さらには8以下であることが望ましい。このガラス
の比誘電率が15よりも大きいと、Au薄膜配線層2を
伝送される高周波信号の損失、即ち誘電体損が大きくな
る傾向にあり、具体的には、伝送信号が10GHz以上
のミリ波では、蓋体5Aの接合部で信号の反射が生じや
すくなり、伝送損失が増大してしまうためである。ま
た、ガラスの誘電損失は、1MHzの測定周波数で10
0×10-4以下、さらに望ましくは、Au薄膜配線層2
を伝送する高周波信号の周波数においても100×10
-4以下であることが望ましい。これも、前記比誘電率と
同様に誘電損失が大きいと信号の伝送損失が大きくなる
ためである。
【0022】また、ガラス4は、Au薄膜配線層2に対
して交差して絶縁性蓋体5Aを接合するために、用いる
ガラスの封着温度は400℃以下であることが望まし
い。これは、封着温度が400℃よりも高いと、Au薄
膜配線層2に対して熱的ダメージを与えてしまい、配線
層2がセラミック基板1から剥離してしまう恐れがある
ためである。
【0023】また、ガラスの比誘電率、誘電損失が低い
ことに加え、上記と同様な理由から、Au薄膜配線層2
とガラス4を介して対峙する絶縁性蓋体5A、特に絶縁
性枠体5A’の比誘電率が15以下、特に10以下、さ
らには8以下、誘電損失が1MHzの測定周波数で10
0×10-4以下、特にAu薄膜配線層2を伝送する高周
波信号の周波数において、100×10-4以下であるこ
とが望ましい。このような絶縁性蓋体5Aは、強度およ
び気密の信頼性の点でセラミックス、特に、アルミナ、
ムライト、AlNなどのセラミックスから形成されるの
が望ましい。
【0024】また、Au薄膜配線層の線幅については特
に限定するものではないが、一般には、50〜500μ
mが適当である。但し、Au薄膜配線層2のガラス4と
セラミック基板1によって挟持される蓋体5Aの接合部
では、線幅が同一の場合、特性インピーダンスが変化す
るために、この接合部における線幅を他の領域よりも細
くして特性インピーダンスを整合させることが必要であ
る。
【0025】さらに、本発明によれば、前記セラミック
基板1とガラス4、またガラス4と絶縁性蓋体5A、特
に絶縁性枠体5A’との熱膨張係数の差が室温から20
0℃までの温度領域内で1.2×10-6/℃以下、特に
1.0×10-6/℃以下であることがキャビティ6内の
気密封止性の信頼性を高める上で望ましい。即ち、この
熱膨張係数の差が1.2×10-6/℃よりも大きいと、
高周波素子7の駆動、停止に伴う加熱−冷却の温度サイ
クルによる応力の発生によってガラスにクラックが発生
し、気密性が損なわれてしまうためである。より具体的
には、セラミック基板1−ガラス4−絶縁性枠体5’の
順で熱膨張係数が大きくなるか、あるいは小さくなる関
係にあることが望ましい。これにより、セラミック基板
1から絶縁性枠体5A’にかけての熱サイクルによる応
力を分散し、気密封止性の信頼性の高めることができ
る。
【0026】また、本発明の高周波素子収納用パッケー
ジにおいては、セラミック基板1の高周波素子7搭載面
において、上記の絶縁性蓋体5Aを覆うようにして金属
製蓋体5Bが取り付けられている。この金属製蓋体5B
は、パッケージを外部からの電磁波(ノイズ)による影
響を防止したり、パッケージの内部からの電磁波を外部
への漏洩を防止するためのものである。そして、この金
属製蓋体5Bには、セラミック基板表面のAu薄膜配線
層2形成部に開口部5B’が設けられている。この開口
部5B’は、金属製蓋体5BがAu薄膜配線層2に接触
しないように設けられるものであるが、開口部5B’が
大きすぎると、外部からの電磁波(ノイズ)の侵入を完
全に防止できず、またパッケージ内部の電磁波が漏洩し
てしまう。そこで、本発明によれば、図2(b)の側面
図に示すように、この開口部5B’の最大径Lを前記薄
膜配線層を伝送する信号の1/2波長以下、特に1/4
波長以下となるように設計することにより外部からの電
磁波(ノイズ)の侵入およびパッケージ内部の電磁波の
漏洩を防止することができる。なお、この開口部5B’
の形状は、最大径が上記条件を満足する限りにおいて、
図2(b)に示されるような長方形のみならず、正方
形、三角形、半円形、多角形であっても何ら問題はな
い。
【0027】金属製蓋体5Bは、電磁波に対して高い遮
蔽能力を有していることが望ましく、かかる観点から、
ステンレス、コバールなどの材質から形成されているこ
とが望ましい。なお、金属製蓋体5Bは、セラミック基
板1に対してロウ付けなどの適当な接着材により取り付
けられる。
【0028】図1のパッケージにおいては、高周波素子
7は、絶縁性セラミック基板1の表面に直接実装したも
のであるが、高周波素子7の実装は、図3の断面図に示
すように、金属板8を高周波素子7を収納するキャビテ
ィ9を形成した絶縁性セラミック基板1の背面に接合
し、キャビティ9内の金属板8の表面に高周波素子7を
実装してもよい。この場合、金属板8は、グランド層と
して機能させることもできる。しかしこの場合には、絶
縁性セラミック基板1と金属板8とは熱膨張係数が大き
く異なるために、キャビティ9内の気密性を損ねること
があるため、図1の構造のパッケージの方が気密封止性
の点で信頼性が高い。
【0029】図1乃至図3のパッケージにおいては、基
本的に絶縁性セラミック基板1は、単一層の基板として
説明したが、パッケージにおいては、高周波素子7に対
して電力を供給するための電源層を形成する必要がある
が、その場合、基板1が単一層の場合には、電源層の回
路設計が制約される。
【0030】そこで、本発明によれば、絶縁性セラミッ
ク基板1を、図4の概略断面図に示すように、絶縁層1
aと内部配線層2aとが多層に積層されたビアホール導
体2bで配線層間が接続された多層配線基板1’によっ
て形成することにより、電源層の回路設計の自由度を高
められる。また、この多層配線基板1’には、高周波素
子7と接続された他の高周波伝送線路が設けられていて
もよく、さらには、グランド(接地)層や、バイアス
層、外部電気回路との接続を担う接続端子10などを形
成することも可能となり、パッケージとしての高機能性
とともに回路全体の小型化を図ることができる。
【0031】また、このような多層配線基板1’は、例
えば、前述したアルミナ粉末に、SiO2 、CaO、M
gOなどの焼結助剤を添加した混合粉末に有機バインダ
ー、溶剤等を加えてスラリーを調製し、これをドクター
ブレード法などのシート成形法によりグリーンシートを
作製し、そのグリーンシートにスクリーン印刷法によっ
て、W(タングステン)やMo(モリブデン)などの高
融点金属を含む導体ペーストによって導体パターンを印
刷して、積層した後、1400〜1700℃の加湿され
た還元雰囲気中で焼成することにより作製することがで
きる。このような同時焼成によって作製されるアルミナ
質セラミックスから多層配線基板1’を形成する場合に
は、導体がW,Moなどの金属となるために、できるだ
けこれらのW、Mo等の高融点金属によって形成される
配線層は、いずれも70GHz以下の低周波信号を伝達
する電源層などの低周波回路として用いられることが望
ましい。
【0032】また、多層配線基板は、その表面に高周波
信号を伝送するためのAu薄膜配線層を具備することか
ら、伝送損失を低減する上で、前述したように、アルミ
ナを98重量%以上、特に99.0重量%以上含有する
高純度アルミナ質セラミックスを絶縁層とすることが望
ましい。
【0033】
【実施例】
実施例1 次に、本発明の高周波素子収納用パッケージを評価する
ための図5の概略断面図に示すような伝送特性評価用パ
ッケージを以下の手順で作製した。まず、原料粉末とし
て、平均粒径2μmのAl2 3 粉末に対して、焼結助
剤として SiO2 、CaO、MgOが、重量比で5:
2:1となるように秤量した焼結助剤粉末を表1のアル
ミナ含有量、残部を焼結助剤粉末となるように秤量し、
溶媒としてトルエンを加え混合した。さらにその混合液
に有機バインダーを添加し、ボールミルにより混合、分
散させスラリー化する。そこで得られたスラリーをスリ
ップキャスティング法によりシート状に成形した。
【0034】次に、シートを所定の大きさにカットし、
次いで水素を含む還元雰囲気中、1600℃の温度で焼
成して絶縁性セラミック基板11および絶縁性枠体12
を作製した。なお、各アルミナ含有量のセラミックスの
30GHzにおける比誘電率および誘電損失、熱膨張率
(室温〜200℃)は表1に示す通りである。
【0035】
【表1】
【0036】次に、上記のようにして作製した絶縁性セ
ラミック基板11の表面には、スパッタ法によりレジス
ト、マスクを用い、厚み2μmからなるりキャビティ内
を貫通するAu薄膜配線層13と、絶縁性セラミック基
板11の背面にAuからなる厚み2μmのグランド層1
4を形成してマイクロストリップ線路を形成した。この
とき配線層はインピーダンス50Ωとなるように線幅、
厚みを決定し、絶縁性蓋体がガラスにより接合される箇
所でもインピーダンス50Ωとなるように、線幅を小さ
くした。
【0037】また、絶縁性枠体12の底部に表2に示す
種々の特性からなる封止用ガラス15のペーストを塗布
し300〜500℃の温度で熱処理してガラスの脱バイ
ンダー処理を行った。
【0038】
【表2】
【0039】その後、ガラス封止剤15の付着した絶縁
性枠体12と、Au薄膜配線層13を施した絶縁性セラ
ミック基板11とを位置決めして、表2の封着温度で熱
処理して、絶縁性枠体12を絶縁性セラミック基板11
に接合し、さらに絶縁性枠体12に対して、図1に従
い、90%Al2 3 焼結体またはコバールからなる蓋
16をガラス接合した。
【0040】また、各試料に対して、図1に従い絶縁性
枠体12および蓋16を覆うようにしてステンレスから
なる電磁波封止用金属製蓋体17をセラミック基板11
にロウ材により接合して伝送特性評価用パッケージを作
製した。なお、金属製蓋体17の開口部Aは、薄膜配線
層を中心とする直径2mmの半円形とした。
【0041】また、電磁波漏洩評価用パッケージとし
て、図6の断面図に示すように、図5のAu薄膜配線層
13に代えて、絶縁性セラミック基板11上にスパッタ
法によりAu薄膜で30GHz用パッチアンテナ18A
を形成し、そのアンテナ18Aには、セラミック基板1
1のパッチアンテナ18A形成面と反対面に形成した端
子18Bから、スルーホール導体18cを経由して給電
してパッケージ内部から電磁波が放射されるように構成
した。これに伝送特性評価用パッケージと同様に、図1
に従い絶縁性枠体12、蓋16を接合し、さらに電磁波
封止用金属製蓋体17をロウ材により接合した。
【0042】なお、上記の伝送特性評価用パッケージお
よび電磁波漏洩評価用パッケージにおいては、いずれも
電磁波封止用金属製蓋体17は、図6に示すように、ス
ルーホール導体19によりグランド層14と導通させ
た。
【0043】(伝送特性測定)前記のようにして作製し
た伝送特性評価用パッケージに用いて、ネットワークア
ナライザーにより信号周波数が30GHzにおける、入
力端子Aから信号を入射して出力端子Bに透過してきた
伝送信号を計測し、電力比のS21パラメーター(d
B)を計算して伝送損失を評価し、結果を表3、4に示
した。
【0044】(熱サイクル試験リークテスト)−40℃
〜125℃の熱サイクル試験を最大3000サイクル行
い、リークチェックを行った。表3に記載した数字はリ
ークが発生したサイクル数を記述した。リーク無とは3
000サイクル後もリークしなかった試料である。He
リークテストはパッケージをHe4.2気圧中に2時間
放置し、圧力解放後、パッケージを真空チャンバー中に
入れたときに検出されるHe量で評価した。ここでHe
量が2×10-7atm・cc/sec以上の時にリーク
発生と判断した。結果を表3、4に示した。
【0045】(電磁波漏洩特性)電磁波漏洩特性評価用
パッケージのキャビティ内部のパッチアンテナ18Aか
ら30GHzの信号を放出し、金属製蓋体17の開口部
A方向あるいはセラミックス性端子接続部を備える方向
にパッケージから1m離れた地点に受信用アンテナを設
置し測定を行った。
【0046】パッチアンテナを備えた絶縁性セラミック
基板11に、絶縁性枠体12と蓋16を接合し、金属製
蓋体17を設けないパッケージからの電磁波の漏洩量を
基準として、他のパッケージの電磁波漏洩量をdBで評
価した。なお、測定は、電波暗室内で行った。結果は表
3、4に示した。
【0047】比較例 また、従来の高周波素子収納用パッケージとして図9の
構造の伝送特性評価用パッケージを以下のようにして作
製した。図9の高周波素子収納用パッケージ41によれ
ば、Cu−W合金からなる金属基体42とその一部に凹
部状の切り欠き部43を設けたCu−W合金からなる金
属枠体44とで端子接続部45を切り欠き部43に装着
して銀ろう付けしたものである。端子接続部45は、9
2重量%アルミナ含有のセラミック基板46に対して同
時焼成によってWからなるインピ−ダンス50Ωの入出
力用線路47を内装、形成したものであり、端子接続部
45の側面には、Mo−Mnからなるメタライズ48を
施した。なお49は、99重量%Al2 3 含有セラミ
ック基板50の表面にスパッタリングによってインピー
ダンス50Ωとなる厚み2μmの薄膜配線層51を形成
した配線基板であり、この薄膜配線層51は、端子接続
部45の入出力用線路47とそれぞれリボン52にて接
続した。
【0048】また、電磁波漏洩評価用としては、配線基
板49の表面に図6と同様のパッチアンテナを形成し、
このアンテナに一方の端子接続部45の入出力用線路4
7を給電線として電力供給して実施例1と同様に信号が
発生するように構成した。
【0049】なお、比較例の高周波素子収納用パッケー
ジの表面に露出した配線層に対しては、電解メッキを行
い、配線層の表面にAuメッキ層を形成した。このAu
メッキ層の厚みは実施例1のパッケージの薄膜配線層と
同じ厚みの2μmとした。そして、図9のパッケージの
枠体上部にコバールからなる蓋をAu−Siによって接
合した。
【0050】上記のようにして作製した比較用の高周波
用パッケージについて実施例1と全く同様にして、伝送
特性測定、熱サイクル試験リークテスト、電磁波漏洩特
性の評価を行った。結果は、表3、表4に示した。
【0051】
【表3】
【0052】
【表4】
【0053】表3、4の結果によれば、図5の構造のパ
ッケージにおいて、金属製蓋体17を設けなかった試料
No.11、19では、いずれも電磁波の漏洩を−3dB
程度までしか封止することができなかったが、金属製蓋
体を設けることにより電磁波の漏洩を−5dB以下まで
封止することができた。
【0054】なお、図9の構造のパッケージである試料
No.20は、金属によりキャビティが囲まれているた
め、電磁波漏洩の封止効果は大きいものであったが、伝
送特性の点ではS21で−5.6dBが限界であった。
【0055】また、図5の本発明の構造のパッケージに
おいては、試料No.1〜6、12〜17の比較からガラ
ス封止材の誘電率が大きいほど伝送特性が悪化する傾向
にあり、特にガラスの比誘電率が15以下で伝送損失が
−5dB以上の優れた伝送特性を示した。また、試料N
o.1、7〜9、12から、セラミック基板のアルミナ含
有量が高いほど、伝送特性が向上し、98%以上、特に
99%以上が望ましいことがわかる。
【0056】また、試料No.6、14、17に示される
ように、セラミック基板とガラス、ガラスと枠体との熱
膨張差が1.2×10-6/℃より大きくなると、熱サイ
クルにより封止の信頼性が低下することがわかる。な
お、熱膨張差が1.2×10-6/℃以下で封止性は熱サ
イクル2000回まで保障され、1.0×10-6/℃以
内では、3000回以上まで封止の信頼性が保障され
た。
【0057】実施例2 実施例1の試料No.12のセラミック基板、配線層、封
止用ガラス、封止用蓋体の組み合わせにより図6の電磁
波漏洩評価用パッケージを作製した。
【0058】なお、電磁波封止用金属蓋体について、そ
の開口部の形状を表5に示すような種々の形状とし、そ
れぞれのパッケージについて実施例1と同様な方法で、
電磁波の漏洩量を測定しその結果を表5に示した。
【0059】
【表5】
【0060】表5の結果によれば、試料No.22〜25
の比較、No.26〜28の比較から、開口部の最大径が
信号の1/2波長(5mm)より大きい場合(試料No.
25、28)には、−2〜−3dBと電磁波封止効果が
低く、最大径が信号の1/2波長以下で−5dB以下の
電磁波封止効果が得られ、信号の1/4波長以下で−1
0dB以下の封止効果が得られた。これは、電磁波封止
性に優れた金属製基体からなる図9のパッケージの場合
(表4試料No.20)と同等あるいはそれ以上の優れた
電磁波封止性を示すものであった。また、試料No.22
〜28の比較から金属製蓋体の開口部形状が電磁波漏洩
量に影響を及ぼさないことがわかる。
【0061】また、金属製蓋体の代わりに、気密封止用
蓋体の蓋を金属製とした試料No.29でも電磁波封止効
果が低いものであった。これは、枠体部がグランドでな
い(接地されていない)ためその箇所を通って電磁波が
漏洩したためと思われる。
【0062】
【発明の効果】以上、詳述したように、本発明の高周波
素子収納用パッケージは、絶縁性セラミックス基板上の
配線層をAu薄膜配線層で形成するとともに、低誘電率
の絶縁性蓋体を低誘電率のガラスによって接合し、且つ
絶縁性蓋体を覆うように金属製蓋体を設けることによ
り、電磁波封止性に優れ、しかも高周波信号の伝送損失
を低減し、且つ熱サイクルに対しても優れた気密封止性
を有する高性能の高周波素子収納用パッケージを提供で
きる。しかも、このパッケージは、簡易な構造を有する
ことから工程の簡略化とともに低コスト化を実現するこ
とができる。
【図面の簡単な説明】
【図1】本発明の高周波素子収納用パッケージの一実施
態様を説明するための分解斜視図である。
【図2】(a)は図1のパッケージのX−X断面図、
(b)はその側面図である。
【図3】本発明の高周波素子収納用パッケージの他の実
施態様を説明するための概略断面部である。
【図4】本発明の高周波素子収納用パッケージのさらに
他の実施態様を説明するための概略断面部である。
【図5】本発明の実施例における伝送特性評価用のパッ
ケージ構造を説明するための概略断面図である。
【図6】本発明の実施例における電磁波漏洩評価用のパ
ッケージ構造を説明するための概略断面図である。
【図7】従来の高周波素子収納用パッケージの構造を説
明するための概略斜視図である。
【図8】従来の他の高周波素子収納用パッケージの構造
を説明するための概略斜視図である。
【図9】図7の高周波素子収納用パッケージの伝送特性
評価用のパッケージ構造を説明するための概略斜視図で
ある。
【符号の説明】
1 絶縁性セラミック基板 2 薄膜配線層 3 グランド層 4 ガラス 5A 絶縁性蓋体 5A’絶縁性枠体 5A”蓋 5B 金属製蓋体 5B’開口部 6 キャビティ 7 高周波素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−291425(JP,A) 特開 平7−326685(JP,A) 特開 昭62−196853(JP,A) 特開 平5−152455(JP,A) 特開 昭56−83048(JP,A) 特開 平7−221219(JP,A) 特開 平6−169028(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/08 H01L 23/12 301

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁性セラミック基板と、該基板表面に形
    成された高周波素子が接続されるAuからなる薄膜配線
    層と、前記セラミック基板表面で前記配線層と一部が交
    差する位置にガラスによって接合され、内部に前記高周
    波素子を気密に封着するための絶縁性蓋体と、前記絶縁
    性蓋体を覆うようにして前記セラミック基板表面に取付
    られ、前記セラミック基板表面の前記薄膜配線層形成部
    に開口部を有する金属製蓋体を具備し、前記金属製蓋体
    における開口部の最大径が前記薄膜配線層を伝送する信
    号の1/2波長以下であることを特徴とする高周波素子
    収納用パッケージ。
  2. 【請求項2】前記接合用ガラスの比誘電率及び前記絶縁
    性蓋体の比誘電率が15以下であり、且つ前記セラミッ
    ク基板と前記ガラス、前記絶縁性蓋体と前記ガラスとの
    熱膨張率差がいずれも1.2×10-6/℃以下であるこ
    とを特徴とする請求項1記載の高周波素子収納用パッケ
    ージ。
  3. 【請求項3】前記絶縁性セラミック基板は、アルミナ含
    有量を98%以上としたアルミナ質セラミックスからな
    ることを特徴とする請求項1記載の高周波素子収納用パ
    ッケージ。
JP30092897A 1997-10-31 1997-10-31 高周波素子収納用パッケージ Expired - Fee Related JP3398315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30092897A JP3398315B2 (ja) 1997-10-31 1997-10-31 高周波素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30092897A JP3398315B2 (ja) 1997-10-31 1997-10-31 高周波素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH11135661A JPH11135661A (ja) 1999-05-21
JP3398315B2 true JP3398315B2 (ja) 2003-04-21

Family

ID=17890814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30092897A Expired - Fee Related JP3398315B2 (ja) 1997-10-31 1997-10-31 高周波素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3398315B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10229038B4 (de) * 2002-06-28 2013-08-14 Robert Bosch Gmbh Verkapptes Mikrostrukturbauelement mit Hochfrequenzdurchführung
JP2006041272A (ja) * 2004-07-28 2006-02-09 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ、および半導体装置
US9633847B2 (en) * 2015-04-10 2017-04-25 Tokyo Electron Limited Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition

Also Published As

Publication number Publication date
JPH11135661A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
US5451818A (en) Millimeter wave ceramic package
US6936921B2 (en) High-frequency package
JP3398315B2 (ja) 高周波素子収納用パッケージ
JP3566508B2 (ja) 高周波素子収納用パッケージ
JP2003152124A (ja) 高周波用パッケージ
JP4587625B2 (ja) 配線基板とその実装構造
JPH11112209A (ja) 高周波用パッケージおよびその接続構造
JP2001102469A (ja) 半導体素子収納用パッケージ
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002190540A (ja) 半導体素子収納用パッケージ
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2004297465A (ja) 高周波用パッケージ
JP3690656B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP3439967B2 (ja) 高周波半導体素子用パッケージ
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP4247999B2 (ja) 高周波線路−導波管変換器
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees