JP3566508B2 - 高周波素子収納用パッケージ - Google Patents
高周波素子収納用パッケージ Download PDFInfo
- Publication number
- JP3566508B2 JP3566508B2 JP23121897A JP23121897A JP3566508B2 JP 3566508 B2 JP3566508 B2 JP 3566508B2 JP 23121897 A JP23121897 A JP 23121897A JP 23121897 A JP23121897 A JP 23121897A JP 3566508 B2 JP3566508 B2 JP 3566508B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- ceramic substrate
- glass
- insulating
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Semiconductor Lasers (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えばGaAs素子等に代表される高周波で動作させる高周波素子を搭載することのできる高周波素子収納用パッケージに関するものである。
【0002】
【従来技術】
従来、高周波用の各種半導体素子や光通信用素子等の各種高周波素子を収納するための高周波素子収納用パッケージの構造は、図6の概略斜視図に示される通り、絶縁基板21の表面に蒸着やスパッタリング法などの薄膜法により高周波信号が伝送可能な線路22を形成した配線基板23を作製し、この配線基板23を金属製の枠体24内に形成されたキャビティ25に実装することが行われている。また、このパッケージにおいては、金属枠体24の一部に気密性を損なうことなく枠体24内を貫通するように設けられ、高周波信号が伝送可能な入出力用線路26を備えた端子接続部27を形成し、配線基板23表面に形成された高周波素子28と接続された線路22と、入出力用線路26とをリボン29によって接続し、そして、枠体24に蓋部(図示せず)を接合することにより、キャビティ25内部に高周波素子28が気密に封止される。
【0003】
しかし、かかる構造のパッケージでは、配線基板23に高周波素子28を実装する工程、配線基板23を枠体24内に実装する工程、さらに、入出力用線路26と、配線基板23表面の線路22とを電気的に接続する工程など、組み立て工程が非常に煩雑であり、コスト高につながるものであった。また、パッケージの端子接続部27は、一般にアルミナセラミック未焼成体にメタライズを施し積層後、同時に焼成して作製するものであり、これを枠体24内に接合して形成されるものであり、その製造工程も非常に煩雑であり、しかもセラミックスとの同時焼結性の点でメタライズの金属を高抵抗のWやMoなどの高融点金属によって形成する必要があるために、この部分では高周波信号の伝送損失が大きいものであった。
【0004】
そこで、最近では、図7の概略斜視図に示すように、絶縁性セラミック基板31と、セラミック枠体32と、入出力用線路33とを、同時焼成して形成し、その内部のキャビティ34内にて高周波素子35を実装したパッケージが特開平2−291152号などにて提案されている。
【0005】
【発明が解決しようとする問題点】
しかしながら、入出力用線路33を絶縁性セラミック基板31やセラミック枠体32と同時焼成によって作製する場合においても、前述した通り、入出力用線路33は、W、Moなどの高融点金属を含むペーストを未焼成体表面に印刷して積層し、同時焼成して形成されるものであるために、入出力用線路33の抵抗自体が高くなり、特に高周波信号の周波数がGHz帯のマイクロ波やミリ波に対しては、伝送損失が大きくなるという欠点を有していた。
【0006】
マイクロ波やミリ波などの高周波信号の伝送損失を低減するには、入出力用線路を蒸着やスパッタリング、メッキなどの薄膜法によって、Au、Cuなどの低抵抗金属によって形成することが望ましい。
【0007】
しかし、基板31表面に枠体32などが形成された複雑な表面形状を有する基板表面に薄膜配線層を形成することは不可能であり、また仮に薄膜配線層を形成することができても、枠体32内の配線層を薄膜形成法によって形成することができず、同時焼成によらざる得ないものであった。
【0008】
このような問題に対して、特開平6−169028号によれば、図8の概略断面図に示すように、金属ベース41をキャビティ42を有する絶縁性セラミック基板43に接合し、金属ベース41上に高周波素子44を搭載させ、絶縁性セラミック基板43表面に、金薄膜配線層44を形成し、その表面にセラミック枠体45をガラス46により接合し、さらに、その枠体45の上に金属からなる蓋体47を接合したマイクロ波半導体素子用パッケージが提案されている。
【0009】
このパッケージは、タングステンなどの低抵抗金属を使用することなく、薄膜法によって低抵抗金属からなる配線層44を形成できることから、高周波伝送特性は程度改善される。
【0010】
しかしながら、ガラスによって接合されたセラミック枠体45上に金属からなる蓋体47を接合してキャビティ42内を封止した場合、高周波信号が伝送される薄膜配線層44の上に電磁気的に完全に浮いた導体が形成されることになる結果、薄膜配線層44における高周波伝送特性に影響を与え、伝送損失を増大してしまうという問題がある。
【0011】
しかも、セラミック基板43−ガラス46−セラミック枠体45との接合、金属ベース41−セラミック基板43との接合構造において、高周波素子の駆動停止に伴う加熱−冷却の熱サイクルに対するキャビティ42内の封止性については何ら検討されていない。
【0012】
さらに、このパッケージによれば、高周波素子44は、金属ベース41表面に搭載されるために、高周波素子44の駆動に不可欠の電源層などを配置することが困難であり、パッケージを含む高周波回路の小型化に十分に対応することができないものであった。
【0013】
従って、本発明は前記課題を解消せんとしてなされたもので、その目的は、高周波半導体素子や光通信素子等の各種高周波素子を収納するためのパッケージとして、信号伝送損失を低減し、しかも気密封止性に優れ、且つ小型化が可能な高周波素子収納用パッケージを提供することにある。
【0014】
【課題を解決するための手段】
本発明者らは、前述のような課題について鋭意研究した結果、絶縁性セラミック基板の高周波用配線層を薄膜法によって形成されたAu薄膜配線層を具備するマイクロストリップ線路、コプレーナ線路又はグランド付きコプレーナ線路によって形成するとともに、その表面に低誘電率の絶縁性蓋体を低誘電率のガラスによって接合するとともに、セラミック基板、ガラスおよび絶縁性蓋体の熱膨張特性を近似させることにより、上記目的が達成されることを知見した。
【0015】
即ち、本発明の高周波素子収納用パッケージは、高周波素子が搭載される絶縁性セラミック基板と、該基板表面に形成され、前記高周波素子と接続され、高周波信号が伝送可能なAuからなる薄膜配線層を具備するマイクロストリップ線路、コプレーナ線路又はグランド付きコプレーナ線路と、前記セラミック基板表面に前記配線層と交差する位置にガラスによって接合され、内部に前記高周波素子を気密に封着するための絶縁性蓋体とを備えたパッケージであって、前記接合用ガラスの比誘電率が15以下、前記絶縁性蓋体の比誘電率が10以下であり、且つ前記セラミック基板と前記ガラス、前記絶縁性蓋体と前記ガラスとの熱膨張差がいずれも1.2×10−6/℃以下であることを特徴とするものである。また、望ましくは、前記絶縁性セラミック基板が、アルミナ含有量が98%以上のアルミナ質セラミックスからなること、さらには前記絶縁性セラミック基板が、前記高周波素子への電力を供給するための電源層を具備する多層配線基板からなることを特徴とするものである。
【0016】
【発明の実施の形態】
以下、本発明の高周波素子収納用パッケージを図面をもとに説明する。
図1は、本発明の高周波素子収納用パッケージの一実施態様を説明するための分解斜視図、図2は、その断面図である。
【0017】
図1のパッケージによれば、絶縁性セラミック基板1の表面には、蒸着法、スパッタリング法、メッキ法などの薄膜形成法によって、Au(金)からなる薄膜配線層2が被着形成されている。この薄膜配線層2は、高周波信号の入出力が可能な信号線であり、周知のマイクロストリップ線路、コプレーナ線路又はグランド付きコプレーナ線路から選ばれる高周波線路によって構成される。図1においては、マイクロストリップ線路が形成されるものであり、絶縁性セラミック基板1の薄膜配線層2の背面にグランド層3が設けられている。このグランド層3は、薄膜形成法、絶縁性セラミック基板1との同時焼成による形成、さらには、金属箔を接着することによっても形成できる。
【0018】
セラミック基板1表面のAu薄膜配線層2は、その厚みは0.5〜4.0μmであることが望ましい。これは、0.5μmよりも薄いと、導体抵抗が高く電装損失が増大するためであり、また4.0μmよりも厚いとコスト高を招くためである。また、このAu薄膜配線層2の下地には、絶縁性セラミック基板1との接着性を高めたり、金属元素の拡散等を防止するために、Pt、Ti、Ta、Cu、Ni、Cr、Pd、W、Mo、あるいはそれらの化合物からなる金属下地層を形成することもできる。なお、Au薄膜配線層2は、配線層の最表面に上記の膜厚で形成されていればよい。
【0019】
このようなAuからなる薄膜配線層2は、従来の例えば、同時焼成により形成されたW(タングステン)によるメタライズ配線層では電気抵抗率は15μΩ・cmであるのに対して、Au薄膜配線層は、純Auに近い3μΩ・cm程度と優れた低抵抗体であるため、この配線層を伝送する信号の伝送損失を低減することができる。
【0020】
また、Au薄膜配線層2を形成する絶縁性セラミック基板1は、アルミナを98重量%以上、特に99重量%以上含有する高純度アルミナ質セラミックスにより形成することにより、従来の低純度アルミナ質セラミックスより誘電損失(tanδ)を低減でき、伝送信号の誘電体損を低下させ、伝送特性を向上させることが可能となる。
【0021】
具体的には、例えばアルミナ90重量%含有するアルミナ質セラミックスの場合、誘電損失が10GHzでおよそ10×10−4であるのに対し、アルミナを98重量%含有するセラミックスでは、5×10−4となることから伝送特性上好ましい。アルミナ含有量99.0重量%以上のセラミックスでは、10GHzでの誘電損失は3.0×10−4以下となりさらに望ましい。なお、このようなアルミナ質セラミックスにおいて、アルミナ以外の成分は、焼結助剤として添加したSiO2 、CaO、MgOなどの焼結助剤成分から構成されるものである。
【0022】
本発明によれば、Au薄膜配線層2が形成されたセラミック基板1の表面にガラス4を用いて絶縁性蓋体5を接合する。絶縁性蓋体5は、基板1への接合によって形成されるキャビティ6内に高周波素子7が収納され、気密に封止されることになる。絶縁性蓋体5は、絶縁性枠体5aと、絶縁性蓋部5bにより構成され、絶縁性枠体5aと蓋部5bとは別体として、後にガラス等により接合してもよいが、工程の簡略化を図る上では、一体物であるのが望ましい。また、この絶縁性蓋体5は、Au薄膜配線層2と交差する箇所に接合される。つまり、Au薄膜配線層2の一端は、キャビティ6内にて高周波素子7と接続され、そのキャビティ6から絶縁性蓋体5の接合部を経由してキャビティ6外に引き出され、Au薄膜配線層2の他端は外部電気回路(図示せず)と接続される。
【0023】
本発明によれば、絶縁性蓋体5の接合に用いられるガラスの比誘電率が15以下、特に10以下、さらには8以下であることが重要である。このガラスの比誘電率が15よりも大きいと、Au薄膜配線層2を伝送される高周波信号の損失、即ち誘電体損が大きくなり、具体的には、伝送信号が10GHz以上のミリ波では、蓋体5の接合部で信号の反射が生じやすくなり、伝送損失が増大してしまう。また、ガラスの誘電損失は、1MHzの測定周波数で100×10−4以下、さらに望ましくは、Au薄膜配線層2を伝送する高周波信号の周波数においても、100×10−4以下であることが望ましい。これも、前記比誘電率と同様に、誘電損失が大きいと信号の伝送損失が大きくなるためである。
【0024】
また、ガラス4は、Au薄膜配線層2に対して交差して絶縁性蓋体5を接合するために、用いるガラスの封着温度は400℃以下であることが望ましい。これは、封着温度が400℃よりも高いと、Au薄膜配線層2に対して熱的ダメージを与えてしまい、配線層2がセラミック基板1から剥離してしまう恐れがあるためである。
【0025】
また、ガラスの比誘電率、誘電損失が低いことに加え、上記と同様な理由から、Au薄膜配線層2とガラス4を介して対峙する絶縁性蓋体5、具体的には絶縁性枠体5aの比誘電率が15以下、特に10以下、さらには8以下、誘電損失が1MHzの測定周波数で100×10−4以下、特にAu薄膜配線層2を伝送する高周波信号の周波数において、100×10−4以下であることが望ましい。このような絶縁性蓋体5は、強度および気密の信頼性の点でセラミックス、特に、アルミナ、ムライト、AlNなどのセラミックスから形成されるのが望ましい。
【0026】
また、Au薄膜配線層の線幅については特に限定するものではないが、一般には、50〜500μmが適当である。但し、Au薄膜配線層2のガラス4とセラミック基板1によって挟持される蓋体5の接合部では、線幅が同一の場合、特性インピーダンスが変化するために、この接合部における線幅を他の領域よりも細くして特性インピーダンスを整合させることが必要である。
【0027】
さらに、本発明によれば、前記セラミック基板1とガラス4、またガラス4と絶縁性蓋体5との熱膨張係数の差が室温から200℃までの温度領域内で1.2×10−6/℃以下、特に1.0×10−6/℃以下であることがキャビティ6内の気密封止性の信頼性を高める上で重要である。即ち、この熱膨張係数の差が1.2×10−6/℃よりも大きいと、高周波素子7の駆動、停止に伴う加熱−冷却の温度サイクルによる応力の発生によってガラスにクラックが発生し、気密性が損なわれてしまうためである。より具体的には、セラミック基板1−ガラス4−絶縁性蓋体5の順で熱膨張係数が大きくなるか、あるいは小さくなる関係にあることが望ましい。これにより、セラミック基板1から絶縁性蓋体5にかけての熱サイクルによる応力を分散し、気密封止性の信頼性の高めることができる。
【0028】
図1のパッケージにおいては、高周波素子7は、絶縁性セラミック基板1の表面に直接実装したものであるが、高周波素子7の実装は、図3の断面図に示すように、金属板8を高周波素子7を収納するキャビティ9を形成した絶縁性セラミック基板1の背面に接合し、キャビティ9内の金属板8の表面に高周波素子7を実装してもよい。この場合、金属板8は、グランド層として機能させることもできる。しかしこの場合には、絶縁性セラミック基板1と金属板8とは熱膨張係数が大きく異なるために、キャビティ9内の気密性を損ねることがあるため、図1の構造のパッケージの方が気密封止性の点で信頼性が高い。
【0029】
図1乃至図3のパッケージにおいては、基本的に絶縁性セラミック基板1は、単一層の基板として説明したが、パッケージにおいては、高周波素子7に対して電力を供給するための電源層を形成する必要があるが、その場合、基板1が単一層の場合には、電源層の回路設計が制約される。
【0030】
そこで、本発明によれば、絶縁性セラミック基板1を、図4の概略断面図に示すように、絶縁層1aと内部配線層2aとが多層に積層されたビアホール導体2bで配線層間が接続された多層配線基板1’によって形成することにより、電源層の回路設計の自由度を高められる。また、この多層配線基板1’には、高周波素子7と接続された他の高周波伝送線路が設けられていてもよく、さらには、グランド(接地)層や、バイアス層、外部電気回路との接続を担う接続端子10などを形成することも可能となり、パッケージとしての高機能性とともに回路全体の小型化を図ることができる。
【0031】
また、このような多層配線基板1’は、例えば、前述したアルミナ粉末に、SiO2 、CaO、MgOなどの焼結助剤を添加した混合粉末に有機バインダー、溶剤等を加えてスラリーを調製し、これをドクターブレード法などのシート成形法によりグリーンシートを作製し、そのグリーンシートにスクリーン印刷法によって、W(タングステン)やMo(モリブデン)などの高融点金属を含む導体ペーストによって導体パターンを印刷して、積層した後、1400〜1700℃の加湿された還元雰囲気中で焼成することにより作製することができる。このような同時焼成によって作製されるアルミナ質セラミックスから多層配線基板1’を形成する場合には、導体がW,Moなどの金属となるために、できるだけこれらのW、Mo等の高融点金属によって形成される配線層は、いずれも70GHz以下の低周波信号を伝達する電源層などの低周波回路として用いられることが望ましい。
【0032】
また、多層配線基板は、その表面に高周波信号を伝送するためのAu薄膜配線層を具備することから、伝送損失を低減する上で、前述したように、アルミナを98重量%以上、特に99.0重量%以上含有する高純度アルミナ質セラミックスを絶縁層とすることが望ましい。
【0033】
さらに、本発明の高周波素子収納用パッケージにおいては、収納される高周波素子の外部の電磁波からの影響を防止するために、例えば、前記蓋体5の内面や外面に周知の電磁波シールド材を塗布または貼付したり、パッケージの少なくとも上面の絶縁性蓋体5の外側に、電磁波シールド材からなる筐体を接合することもできる。
【0034】
【実施例】
(実施例)
次に、本発明の高周波素子収納用パッケージを評価するための図5の概略斜視図に示すような伝送特性測定用パッケージを以下の手順で作製した。
まず、原料粉末として、平均粒径2μmのAl2 O3 粉末に対して、焼結助剤として SiO2 、CaO、MgOが、重量比で5:2:1となるように秤量した焼結助剤粉末を表3のアルミナ含有量、残部を焼結助剤粉末となるように秤量し、溶媒としてトルエンを加え混合した。さらにその混合液に有機バインダーを添加し、ボールミルにより混合、分散させスラリー化する。そこで得られたスラリーをスリップキャスティング法によりシート状に成形した。
【0035】
次に、シートを所定の大きさにカットし、次いで水素を含む還元雰囲気中、1600℃の温度で焼成して絶縁性セラミック基板11および絶縁性枠体12を作製した。なお、各アルミナ含有量のセラミックスの30GHzにおける誘電率および誘電損失は表1に示す通りである。
【0036】
その後、得られた枠体12の底部に表2に示す種々の特性からなる封止用ガラスペーストを塗布し300〜500℃の温度で熱処理してガラスの脱バインダー処理を行った。
【0037】
また、絶縁性セラミック基板11の表面には、スパッタ法によりレジスト、マスクを用い、厚み2μmからなるAu薄膜配線層13と、絶縁性セラミック基板の背面にAuからなる厚み2μmのグランド層14を形成してマイクロストリップ線路を形成した。このとき配線層はインピーダンス50Ωとなるように線幅、厚みを決定し、絶縁性蓋体がガラスにより接合される箇所でもインピーダンス50Ωとなるように、線幅を小さくした。
【0038】
こうして得られたガラス封止剤の付着した絶縁性枠体12と、Au薄膜配線層13を施した絶縁性セラミック基板11とを位置決めして、表2の封着温度で熱処理して、絶縁性枠体12を絶縁性セラミック基板11に接合して伝送特性測定用評価用パッケージを作製した。
【0039】
また、従来の高周波素子収納用パッケージとして図9、図10の構造の伝送特性測定用評価用パッケージを作製した。
【0040】
(比較例1)
図9の高周波素子収納用パッケージ51によれば、Cu−W合金からなる金属基体52とその一部に凹部状の切り欠き部53を設けたCu−W合金からなる金属枠体54とで端子接続部55を切り欠き部53に装着して銀ろう付けしたものである。端子接続部55は、92重量%アルミナ含有のアルミナ基板56に対して同時焼成によってWからなるインピ−ダンス50Ωの入出力用線路57を内装、形成したものであり、端子接続部55の側面には、Mo−Mnからなるメタライズ58を施した。なお59は、99重量%Al2 O3 含有セラミック基板60の表面にスパッタリングによってインピーダンス50Ωとなる厚み2μmの薄膜配線層61を形成した配線基板であり、この薄膜配線層61は、端子接続部55の入出力用線路57とそれぞれリボン62にて接続した。
【0041】
(比較例2)
図10の高周波素子収納用パッケージ63は、実施例1と同様にして作製した高純度アルミナからなるグリーンシート64にタングステン(W)を主成分とするメタライズペーストを用いて、インピーダンスが50Ωとなるように信号線である配線層65とグランド層66を印刷形成し、前記配線層65を挟持する形で所定の大きさにカットしたグリーンシートと同様な材質からなるシート枠体67を積層し、水素を含む還元雰囲気中、1600℃で同時焼成して作製したものである。
【0042】
なお、比較例1、比較例2の各高周波素子収納用パッケージの表面に露出した配線層に対しては、電解メッキを行い、配線層の表面にAuメッキ層を形成した。このAuメッキ層の厚みは実施例1のパッケージの薄膜配線層と同じ厚みの2μmとした。
【0043】
そして、図5、9、10のパッケージの枠体上部にコバールをAu−Siによって接合、またはAl2 O3 セラミックス(Al2 O3 含有量90〜99重量%)の蓋部をガラスによって接合した。
【0044】
(伝送特性測定)
かくして得られた伝送特性評価用パッケージを用いて、ネットワークアナライザーにより信号周波数が30GHzにおける、入力端子Aから信号を入射して出力端子Bに透過してきた伝送信号を計測し、電力比のS21パラメーター(dB)を計算して伝送損失を評価した。
【0045】
(熱サイクル試験リークテスト)
−40℃〜125℃の熱サイクル試験を最大3000サイクル行い、リークチェックを行った。表3に記載した数字はリークが発生したサイクル数を記述した。リーク無とは3000サイクル後もリークしなかった試料である。HeリークテストはパッケージをHe4.2気圧中に2時間放置し、圧力解放後、パッケージを真空チャンバー中に入れたときに検出されるHe量で評価した。ここでHe量が2×10−7atm・cc/sec以上の時にリーク発生と判断した。
【0046】
【表1】
【0047】
【表2】
【0048】
【表3】
【0049】
表3の結果から明らかなように、図9および図10の従来の構造のパッケージ(試料No.22、23)は、本発明品のパッケージに比較して、30GHz帯域の信号の伝送損失が−5dB以下と大きいものであった。
【0050】
また、図5の構造のパッケージにおいて、試料No.1〜6の比較からガラス封止剤の誘電率が大きいほど伝送特性が悪化していることが分かり、ガラスの誘電率が15以下で伝送損失が−5dB以上の優れた伝送特性を示した。
【0051】
また、試料No.1、7〜9、12からセラミック基板のアルミナ含有量が高いほど、伝送特性が向上し、98%以上、特に99%以上さらに望ましいことが分かる。また、試料No.6、14、17から、セラミック基板とガラス、ガラスと枠体との熱膨張差が1.2×10−6/℃より大きくなると、熱サイクルにより封止の信頼性が低下することがわかる。なお、熱膨張差が1.2×10−6/℃以内で封止性は熱サイクル2000回まで保障され、1.0×10−6/℃以内では、3000回以上まで封止の信頼性の保障されるものであった。
【0052】
【発明の効果】
以上、詳述したように、本発明の高周波素子収納用パッケージは、絶縁性セラミックス基板上の配線層をAu薄膜配線層で形成するとともに、低誘電率の絶縁性蓋体を低誘電率のガラスによって接合するとともに、セラミック基板、ガラス、蓋体の熱膨張率を特定の条件を満足するように選択することにより、高周波信号の伝送損失を低減し、且つ熱サイクルに対しても優れた気密封止性を有する高性能の高周波素子収納用パッケージを提供できる。しかも、このパッケージは、簡易な構造を有することから工程の簡略化とともに低コスト化を実現することができる。
【図面の簡単な説明】
【図1】本発明の高周波素子収納用パッケージの一実施態様を説明するための分解斜視図である。
【図2】図1のパッケージのX−X断面図である。
【図3】本発明の高周波素子収納用パッケージの他の実施態様を説明するための概略断面部である。
【図4】本発明の高周波素子収納用パッケージのさらに他の実施態様を説明するための概略断面部である。
【図5】本発明の実施例における特性評価用のパッケージ構造を説明するための概略斜視図である。
【図6】従来の高周波素子収納用パッケージの構造を説明するための概略斜視図である。
【図7】他の従来の高周波素子収納用パッケージの構造を説明するための概略斜視図である。
【図8】さらに他の従来の高周波素子収納用パッケージの構造を説明するための概略斜視図である。
【図9】図6の従来のパッケージの特性評価用のパッケージ構造を説明するための概略斜視図である。
【図10】図7の従来のパッケージの特性評価用のパッケージ構造を説明するための概略斜視図である。
【符号の説明】
1 絶縁性セラミック基板
2 薄膜配線層
3 グランド層
4 ガラス
5 絶縁性蓋体
6 キャビティ
7 高周波素子
【発明の属する技術分野】
本発明は、例えばGaAs素子等に代表される高周波で動作させる高周波素子を搭載することのできる高周波素子収納用パッケージに関するものである。
【0002】
【従来技術】
従来、高周波用の各種半導体素子や光通信用素子等の各種高周波素子を収納するための高周波素子収納用パッケージの構造は、図6の概略斜視図に示される通り、絶縁基板21の表面に蒸着やスパッタリング法などの薄膜法により高周波信号が伝送可能な線路22を形成した配線基板23を作製し、この配線基板23を金属製の枠体24内に形成されたキャビティ25に実装することが行われている。また、このパッケージにおいては、金属枠体24の一部に気密性を損なうことなく枠体24内を貫通するように設けられ、高周波信号が伝送可能な入出力用線路26を備えた端子接続部27を形成し、配線基板23表面に形成された高周波素子28と接続された線路22と、入出力用線路26とをリボン29によって接続し、そして、枠体24に蓋部(図示せず)を接合することにより、キャビティ25内部に高周波素子28が気密に封止される。
【0003】
しかし、かかる構造のパッケージでは、配線基板23に高周波素子28を実装する工程、配線基板23を枠体24内に実装する工程、さらに、入出力用線路26と、配線基板23表面の線路22とを電気的に接続する工程など、組み立て工程が非常に煩雑であり、コスト高につながるものであった。また、パッケージの端子接続部27は、一般にアルミナセラミック未焼成体にメタライズを施し積層後、同時に焼成して作製するものであり、これを枠体24内に接合して形成されるものであり、その製造工程も非常に煩雑であり、しかもセラミックスとの同時焼結性の点でメタライズの金属を高抵抗のWやMoなどの高融点金属によって形成する必要があるために、この部分では高周波信号の伝送損失が大きいものであった。
【0004】
そこで、最近では、図7の概略斜視図に示すように、絶縁性セラミック基板31と、セラミック枠体32と、入出力用線路33とを、同時焼成して形成し、その内部のキャビティ34内にて高周波素子35を実装したパッケージが特開平2−291152号などにて提案されている。
【0005】
【発明が解決しようとする問題点】
しかしながら、入出力用線路33を絶縁性セラミック基板31やセラミック枠体32と同時焼成によって作製する場合においても、前述した通り、入出力用線路33は、W、Moなどの高融点金属を含むペーストを未焼成体表面に印刷して積層し、同時焼成して形成されるものであるために、入出力用線路33の抵抗自体が高くなり、特に高周波信号の周波数がGHz帯のマイクロ波やミリ波に対しては、伝送損失が大きくなるという欠点を有していた。
【0006】
マイクロ波やミリ波などの高周波信号の伝送損失を低減するには、入出力用線路を蒸着やスパッタリング、メッキなどの薄膜法によって、Au、Cuなどの低抵抗金属によって形成することが望ましい。
【0007】
しかし、基板31表面に枠体32などが形成された複雑な表面形状を有する基板表面に薄膜配線層を形成することは不可能であり、また仮に薄膜配線層を形成することができても、枠体32内の配線層を薄膜形成法によって形成することができず、同時焼成によらざる得ないものであった。
【0008】
このような問題に対して、特開平6−169028号によれば、図8の概略断面図に示すように、金属ベース41をキャビティ42を有する絶縁性セラミック基板43に接合し、金属ベース41上に高周波素子44を搭載させ、絶縁性セラミック基板43表面に、金薄膜配線層44を形成し、その表面にセラミック枠体45をガラス46により接合し、さらに、その枠体45の上に金属からなる蓋体47を接合したマイクロ波半導体素子用パッケージが提案されている。
【0009】
このパッケージは、タングステンなどの低抵抗金属を使用することなく、薄膜法によって低抵抗金属からなる配線層44を形成できることから、高周波伝送特性は程度改善される。
【0010】
しかしながら、ガラスによって接合されたセラミック枠体45上に金属からなる蓋体47を接合してキャビティ42内を封止した場合、高周波信号が伝送される薄膜配線層44の上に電磁気的に完全に浮いた導体が形成されることになる結果、薄膜配線層44における高周波伝送特性に影響を与え、伝送損失を増大してしまうという問題がある。
【0011】
しかも、セラミック基板43−ガラス46−セラミック枠体45との接合、金属ベース41−セラミック基板43との接合構造において、高周波素子の駆動停止に伴う加熱−冷却の熱サイクルに対するキャビティ42内の封止性については何ら検討されていない。
【0012】
さらに、このパッケージによれば、高周波素子44は、金属ベース41表面に搭載されるために、高周波素子44の駆動に不可欠の電源層などを配置することが困難であり、パッケージを含む高周波回路の小型化に十分に対応することができないものであった。
【0013】
従って、本発明は前記課題を解消せんとしてなされたもので、その目的は、高周波半導体素子や光通信素子等の各種高周波素子を収納するためのパッケージとして、信号伝送損失を低減し、しかも気密封止性に優れ、且つ小型化が可能な高周波素子収納用パッケージを提供することにある。
【0014】
【課題を解決するための手段】
本発明者らは、前述のような課題について鋭意研究した結果、絶縁性セラミック基板の高周波用配線層を薄膜法によって形成されたAu薄膜配線層を具備するマイクロストリップ線路、コプレーナ線路又はグランド付きコプレーナ線路によって形成するとともに、その表面に低誘電率の絶縁性蓋体を低誘電率のガラスによって接合するとともに、セラミック基板、ガラスおよび絶縁性蓋体の熱膨張特性を近似させることにより、上記目的が達成されることを知見した。
【0015】
即ち、本発明の高周波素子収納用パッケージは、高周波素子が搭載される絶縁性セラミック基板と、該基板表面に形成され、前記高周波素子と接続され、高周波信号が伝送可能なAuからなる薄膜配線層を具備するマイクロストリップ線路、コプレーナ線路又はグランド付きコプレーナ線路と、前記セラミック基板表面に前記配線層と交差する位置にガラスによって接合され、内部に前記高周波素子を気密に封着するための絶縁性蓋体とを備えたパッケージであって、前記接合用ガラスの比誘電率が15以下、前記絶縁性蓋体の比誘電率が10以下であり、且つ前記セラミック基板と前記ガラス、前記絶縁性蓋体と前記ガラスとの熱膨張差がいずれも1.2×10−6/℃以下であることを特徴とするものである。また、望ましくは、前記絶縁性セラミック基板が、アルミナ含有量が98%以上のアルミナ質セラミックスからなること、さらには前記絶縁性セラミック基板が、前記高周波素子への電力を供給するための電源層を具備する多層配線基板からなることを特徴とするものである。
【0016】
【発明の実施の形態】
以下、本発明の高周波素子収納用パッケージを図面をもとに説明する。
図1は、本発明の高周波素子収納用パッケージの一実施態様を説明するための分解斜視図、図2は、その断面図である。
【0017】
図1のパッケージによれば、絶縁性セラミック基板1の表面には、蒸着法、スパッタリング法、メッキ法などの薄膜形成法によって、Au(金)からなる薄膜配線層2が被着形成されている。この薄膜配線層2は、高周波信号の入出力が可能な信号線であり、周知のマイクロストリップ線路、コプレーナ線路又はグランド付きコプレーナ線路から選ばれる高周波線路によって構成される。図1においては、マイクロストリップ線路が形成されるものであり、絶縁性セラミック基板1の薄膜配線層2の背面にグランド層3が設けられている。このグランド層3は、薄膜形成法、絶縁性セラミック基板1との同時焼成による形成、さらには、金属箔を接着することによっても形成できる。
【0018】
セラミック基板1表面のAu薄膜配線層2は、その厚みは0.5〜4.0μmであることが望ましい。これは、0.5μmよりも薄いと、導体抵抗が高く電装損失が増大するためであり、また4.0μmよりも厚いとコスト高を招くためである。また、このAu薄膜配線層2の下地には、絶縁性セラミック基板1との接着性を高めたり、金属元素の拡散等を防止するために、Pt、Ti、Ta、Cu、Ni、Cr、Pd、W、Mo、あるいはそれらの化合物からなる金属下地層を形成することもできる。なお、Au薄膜配線層2は、配線層の最表面に上記の膜厚で形成されていればよい。
【0019】
このようなAuからなる薄膜配線層2は、従来の例えば、同時焼成により形成されたW(タングステン)によるメタライズ配線層では電気抵抗率は15μΩ・cmであるのに対して、Au薄膜配線層は、純Auに近い3μΩ・cm程度と優れた低抵抗体であるため、この配線層を伝送する信号の伝送損失を低減することができる。
【0020】
また、Au薄膜配線層2を形成する絶縁性セラミック基板1は、アルミナを98重量%以上、特に99重量%以上含有する高純度アルミナ質セラミックスにより形成することにより、従来の低純度アルミナ質セラミックスより誘電損失(tanδ)を低減でき、伝送信号の誘電体損を低下させ、伝送特性を向上させることが可能となる。
【0021】
具体的には、例えばアルミナ90重量%含有するアルミナ質セラミックスの場合、誘電損失が10GHzでおよそ10×10−4であるのに対し、アルミナを98重量%含有するセラミックスでは、5×10−4となることから伝送特性上好ましい。アルミナ含有量99.0重量%以上のセラミックスでは、10GHzでの誘電損失は3.0×10−4以下となりさらに望ましい。なお、このようなアルミナ質セラミックスにおいて、アルミナ以外の成分は、焼結助剤として添加したSiO2 、CaO、MgOなどの焼結助剤成分から構成されるものである。
【0022】
本発明によれば、Au薄膜配線層2が形成されたセラミック基板1の表面にガラス4を用いて絶縁性蓋体5を接合する。絶縁性蓋体5は、基板1への接合によって形成されるキャビティ6内に高周波素子7が収納され、気密に封止されることになる。絶縁性蓋体5は、絶縁性枠体5aと、絶縁性蓋部5bにより構成され、絶縁性枠体5aと蓋部5bとは別体として、後にガラス等により接合してもよいが、工程の簡略化を図る上では、一体物であるのが望ましい。また、この絶縁性蓋体5は、Au薄膜配線層2と交差する箇所に接合される。つまり、Au薄膜配線層2の一端は、キャビティ6内にて高周波素子7と接続され、そのキャビティ6から絶縁性蓋体5の接合部を経由してキャビティ6外に引き出され、Au薄膜配線層2の他端は外部電気回路(図示せず)と接続される。
【0023】
本発明によれば、絶縁性蓋体5の接合に用いられるガラスの比誘電率が15以下、特に10以下、さらには8以下であることが重要である。このガラスの比誘電率が15よりも大きいと、Au薄膜配線層2を伝送される高周波信号の損失、即ち誘電体損が大きくなり、具体的には、伝送信号が10GHz以上のミリ波では、蓋体5の接合部で信号の反射が生じやすくなり、伝送損失が増大してしまう。また、ガラスの誘電損失は、1MHzの測定周波数で100×10−4以下、さらに望ましくは、Au薄膜配線層2を伝送する高周波信号の周波数においても、100×10−4以下であることが望ましい。これも、前記比誘電率と同様に、誘電損失が大きいと信号の伝送損失が大きくなるためである。
【0024】
また、ガラス4は、Au薄膜配線層2に対して交差して絶縁性蓋体5を接合するために、用いるガラスの封着温度は400℃以下であることが望ましい。これは、封着温度が400℃よりも高いと、Au薄膜配線層2に対して熱的ダメージを与えてしまい、配線層2がセラミック基板1から剥離してしまう恐れがあるためである。
【0025】
また、ガラスの比誘電率、誘電損失が低いことに加え、上記と同様な理由から、Au薄膜配線層2とガラス4を介して対峙する絶縁性蓋体5、具体的には絶縁性枠体5aの比誘電率が15以下、特に10以下、さらには8以下、誘電損失が1MHzの測定周波数で100×10−4以下、特にAu薄膜配線層2を伝送する高周波信号の周波数において、100×10−4以下であることが望ましい。このような絶縁性蓋体5は、強度および気密の信頼性の点でセラミックス、特に、アルミナ、ムライト、AlNなどのセラミックスから形成されるのが望ましい。
【0026】
また、Au薄膜配線層の線幅については特に限定するものではないが、一般には、50〜500μmが適当である。但し、Au薄膜配線層2のガラス4とセラミック基板1によって挟持される蓋体5の接合部では、線幅が同一の場合、特性インピーダンスが変化するために、この接合部における線幅を他の領域よりも細くして特性インピーダンスを整合させることが必要である。
【0027】
さらに、本発明によれば、前記セラミック基板1とガラス4、またガラス4と絶縁性蓋体5との熱膨張係数の差が室温から200℃までの温度領域内で1.2×10−6/℃以下、特に1.0×10−6/℃以下であることがキャビティ6内の気密封止性の信頼性を高める上で重要である。即ち、この熱膨張係数の差が1.2×10−6/℃よりも大きいと、高周波素子7の駆動、停止に伴う加熱−冷却の温度サイクルによる応力の発生によってガラスにクラックが発生し、気密性が損なわれてしまうためである。より具体的には、セラミック基板1−ガラス4−絶縁性蓋体5の順で熱膨張係数が大きくなるか、あるいは小さくなる関係にあることが望ましい。これにより、セラミック基板1から絶縁性蓋体5にかけての熱サイクルによる応力を分散し、気密封止性の信頼性の高めることができる。
【0028】
図1のパッケージにおいては、高周波素子7は、絶縁性セラミック基板1の表面に直接実装したものであるが、高周波素子7の実装は、図3の断面図に示すように、金属板8を高周波素子7を収納するキャビティ9を形成した絶縁性セラミック基板1の背面に接合し、キャビティ9内の金属板8の表面に高周波素子7を実装してもよい。この場合、金属板8は、グランド層として機能させることもできる。しかしこの場合には、絶縁性セラミック基板1と金属板8とは熱膨張係数が大きく異なるために、キャビティ9内の気密性を損ねることがあるため、図1の構造のパッケージの方が気密封止性の点で信頼性が高い。
【0029】
図1乃至図3のパッケージにおいては、基本的に絶縁性セラミック基板1は、単一層の基板として説明したが、パッケージにおいては、高周波素子7に対して電力を供給するための電源層を形成する必要があるが、その場合、基板1が単一層の場合には、電源層の回路設計が制約される。
【0030】
そこで、本発明によれば、絶縁性セラミック基板1を、図4の概略断面図に示すように、絶縁層1aと内部配線層2aとが多層に積層されたビアホール導体2bで配線層間が接続された多層配線基板1’によって形成することにより、電源層の回路設計の自由度を高められる。また、この多層配線基板1’には、高周波素子7と接続された他の高周波伝送線路が設けられていてもよく、さらには、グランド(接地)層や、バイアス層、外部電気回路との接続を担う接続端子10などを形成することも可能となり、パッケージとしての高機能性とともに回路全体の小型化を図ることができる。
【0031】
また、このような多層配線基板1’は、例えば、前述したアルミナ粉末に、SiO2 、CaO、MgOなどの焼結助剤を添加した混合粉末に有機バインダー、溶剤等を加えてスラリーを調製し、これをドクターブレード法などのシート成形法によりグリーンシートを作製し、そのグリーンシートにスクリーン印刷法によって、W(タングステン)やMo(モリブデン)などの高融点金属を含む導体ペーストによって導体パターンを印刷して、積層した後、1400〜1700℃の加湿された還元雰囲気中で焼成することにより作製することができる。このような同時焼成によって作製されるアルミナ質セラミックスから多層配線基板1’を形成する場合には、導体がW,Moなどの金属となるために、できるだけこれらのW、Mo等の高融点金属によって形成される配線層は、いずれも70GHz以下の低周波信号を伝達する電源層などの低周波回路として用いられることが望ましい。
【0032】
また、多層配線基板は、その表面に高周波信号を伝送するためのAu薄膜配線層を具備することから、伝送損失を低減する上で、前述したように、アルミナを98重量%以上、特に99.0重量%以上含有する高純度アルミナ質セラミックスを絶縁層とすることが望ましい。
【0033】
さらに、本発明の高周波素子収納用パッケージにおいては、収納される高周波素子の外部の電磁波からの影響を防止するために、例えば、前記蓋体5の内面や外面に周知の電磁波シールド材を塗布または貼付したり、パッケージの少なくとも上面の絶縁性蓋体5の外側に、電磁波シールド材からなる筐体を接合することもできる。
【0034】
【実施例】
(実施例)
次に、本発明の高周波素子収納用パッケージを評価するための図5の概略斜視図に示すような伝送特性測定用パッケージを以下の手順で作製した。
まず、原料粉末として、平均粒径2μmのAl2 O3 粉末に対して、焼結助剤として SiO2 、CaO、MgOが、重量比で5:2:1となるように秤量した焼結助剤粉末を表3のアルミナ含有量、残部を焼結助剤粉末となるように秤量し、溶媒としてトルエンを加え混合した。さらにその混合液に有機バインダーを添加し、ボールミルにより混合、分散させスラリー化する。そこで得られたスラリーをスリップキャスティング法によりシート状に成形した。
【0035】
次に、シートを所定の大きさにカットし、次いで水素を含む還元雰囲気中、1600℃の温度で焼成して絶縁性セラミック基板11および絶縁性枠体12を作製した。なお、各アルミナ含有量のセラミックスの30GHzにおける誘電率および誘電損失は表1に示す通りである。
【0036】
その後、得られた枠体12の底部に表2に示す種々の特性からなる封止用ガラスペーストを塗布し300〜500℃の温度で熱処理してガラスの脱バインダー処理を行った。
【0037】
また、絶縁性セラミック基板11の表面には、スパッタ法によりレジスト、マスクを用い、厚み2μmからなるAu薄膜配線層13と、絶縁性セラミック基板の背面にAuからなる厚み2μmのグランド層14を形成してマイクロストリップ線路を形成した。このとき配線層はインピーダンス50Ωとなるように線幅、厚みを決定し、絶縁性蓋体がガラスにより接合される箇所でもインピーダンス50Ωとなるように、線幅を小さくした。
【0038】
こうして得られたガラス封止剤の付着した絶縁性枠体12と、Au薄膜配線層13を施した絶縁性セラミック基板11とを位置決めして、表2の封着温度で熱処理して、絶縁性枠体12を絶縁性セラミック基板11に接合して伝送特性測定用評価用パッケージを作製した。
【0039】
また、従来の高周波素子収納用パッケージとして図9、図10の構造の伝送特性測定用評価用パッケージを作製した。
【0040】
(比較例1)
図9の高周波素子収納用パッケージ51によれば、Cu−W合金からなる金属基体52とその一部に凹部状の切り欠き部53を設けたCu−W合金からなる金属枠体54とで端子接続部55を切り欠き部53に装着して銀ろう付けしたものである。端子接続部55は、92重量%アルミナ含有のアルミナ基板56に対して同時焼成によってWからなるインピ−ダンス50Ωの入出力用線路57を内装、形成したものであり、端子接続部55の側面には、Mo−Mnからなるメタライズ58を施した。なお59は、99重量%Al2 O3 含有セラミック基板60の表面にスパッタリングによってインピーダンス50Ωとなる厚み2μmの薄膜配線層61を形成した配線基板であり、この薄膜配線層61は、端子接続部55の入出力用線路57とそれぞれリボン62にて接続した。
【0041】
(比較例2)
図10の高周波素子収納用パッケージ63は、実施例1と同様にして作製した高純度アルミナからなるグリーンシート64にタングステン(W)を主成分とするメタライズペーストを用いて、インピーダンスが50Ωとなるように信号線である配線層65とグランド層66を印刷形成し、前記配線層65を挟持する形で所定の大きさにカットしたグリーンシートと同様な材質からなるシート枠体67を積層し、水素を含む還元雰囲気中、1600℃で同時焼成して作製したものである。
【0042】
なお、比較例1、比較例2の各高周波素子収納用パッケージの表面に露出した配線層に対しては、電解メッキを行い、配線層の表面にAuメッキ層を形成した。このAuメッキ層の厚みは実施例1のパッケージの薄膜配線層と同じ厚みの2μmとした。
【0043】
そして、図5、9、10のパッケージの枠体上部にコバールをAu−Siによって接合、またはAl2 O3 セラミックス(Al2 O3 含有量90〜99重量%)の蓋部をガラスによって接合した。
【0044】
(伝送特性測定)
かくして得られた伝送特性評価用パッケージを用いて、ネットワークアナライザーにより信号周波数が30GHzにおける、入力端子Aから信号を入射して出力端子Bに透過してきた伝送信号を計測し、電力比のS21パラメーター(dB)を計算して伝送損失を評価した。
【0045】
(熱サイクル試験リークテスト)
−40℃〜125℃の熱サイクル試験を最大3000サイクル行い、リークチェックを行った。表3に記載した数字はリークが発生したサイクル数を記述した。リーク無とは3000サイクル後もリークしなかった試料である。HeリークテストはパッケージをHe4.2気圧中に2時間放置し、圧力解放後、パッケージを真空チャンバー中に入れたときに検出されるHe量で評価した。ここでHe量が2×10−7atm・cc/sec以上の時にリーク発生と判断した。
【0046】
【表1】
【0047】
【表2】
【0048】
【表3】
【0049】
表3の結果から明らかなように、図9および図10の従来の構造のパッケージ(試料No.22、23)は、本発明品のパッケージに比較して、30GHz帯域の信号の伝送損失が−5dB以下と大きいものであった。
【0050】
また、図5の構造のパッケージにおいて、試料No.1〜6の比較からガラス封止剤の誘電率が大きいほど伝送特性が悪化していることが分かり、ガラスの誘電率が15以下で伝送損失が−5dB以上の優れた伝送特性を示した。
【0051】
また、試料No.1、7〜9、12からセラミック基板のアルミナ含有量が高いほど、伝送特性が向上し、98%以上、特に99%以上さらに望ましいことが分かる。また、試料No.6、14、17から、セラミック基板とガラス、ガラスと枠体との熱膨張差が1.2×10−6/℃より大きくなると、熱サイクルにより封止の信頼性が低下することがわかる。なお、熱膨張差が1.2×10−6/℃以内で封止性は熱サイクル2000回まで保障され、1.0×10−6/℃以内では、3000回以上まで封止の信頼性の保障されるものであった。
【0052】
【発明の効果】
以上、詳述したように、本発明の高周波素子収納用パッケージは、絶縁性セラミックス基板上の配線層をAu薄膜配線層で形成するとともに、低誘電率の絶縁性蓋体を低誘電率のガラスによって接合するとともに、セラミック基板、ガラス、蓋体の熱膨張率を特定の条件を満足するように選択することにより、高周波信号の伝送損失を低減し、且つ熱サイクルに対しても優れた気密封止性を有する高性能の高周波素子収納用パッケージを提供できる。しかも、このパッケージは、簡易な構造を有することから工程の簡略化とともに低コスト化を実現することができる。
【図面の簡単な説明】
【図1】本発明の高周波素子収納用パッケージの一実施態様を説明するための分解斜視図である。
【図2】図1のパッケージのX−X断面図である。
【図3】本発明の高周波素子収納用パッケージの他の実施態様を説明するための概略断面部である。
【図4】本発明の高周波素子収納用パッケージのさらに他の実施態様を説明するための概略断面部である。
【図5】本発明の実施例における特性評価用のパッケージ構造を説明するための概略斜視図である。
【図6】従来の高周波素子収納用パッケージの構造を説明するための概略斜視図である。
【図7】他の従来の高周波素子収納用パッケージの構造を説明するための概略斜視図である。
【図8】さらに他の従来の高周波素子収納用パッケージの構造を説明するための概略斜視図である。
【図9】図6の従来のパッケージの特性評価用のパッケージ構造を説明するための概略斜視図である。
【図10】図7の従来のパッケージの特性評価用のパッケージ構造を説明するための概略斜視図である。
【符号の説明】
1 絶縁性セラミック基板
2 薄膜配線層
3 グランド層
4 ガラス
5 絶縁性蓋体
6 キャビティ
7 高周波素子
Claims (3)
- 絶縁性セラミック基板と、該基板表面に形成され、高周波素子と接続され、高周波信号が伝送可能なAuからなる薄膜配線層を具備するマイクロストリップ線路、コプレーナ線路又はグランド付きコプレーナ線路と、前記セラミック基板表面に前記配線層と交差する位置にガラスによって接合され、内部に前記高周波素子を気密に封着するための絶縁性蓋体とを備えたパッケージであって、前記接合用ガラスの比誘電率および前記絶縁性蓋体の比誘電率が15以下であり、且つ前記セラミック基板と前記ガラス、前記絶縁性蓋体と前記ガラスとの熱膨張差がいずれも1.2×10−6/℃以下であることを特徴とする高周波素子収納用パッケージ。
- 前記絶縁性セラミック基板が、アルミナ含有量が98%以上のアルミナ質セラミックスからなることを特徴とする請求項1記載の高周波素子収納用パッケージ。
- 前記絶縁性セラミック基板が、前記高周波素子への電力を供給するための電源層を具備する多層配線基板からなることを特徴とする請求項1または請求項2記載の高周波素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23121897A JP3566508B2 (ja) | 1997-08-27 | 1997-08-27 | 高周波素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23121897A JP3566508B2 (ja) | 1997-08-27 | 1997-08-27 | 高周波素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1174397A JPH1174397A (ja) | 1999-03-16 |
JP3566508B2 true JP3566508B2 (ja) | 2004-09-15 |
Family
ID=16920183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23121897A Expired - Fee Related JP3566508B2 (ja) | 1997-08-27 | 1997-08-27 | 高周波素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3566508B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508564B2 (en) | 2012-09-19 | 2016-11-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7112977B2 (en) * | 2004-08-25 | 2006-09-26 | Verigy Ipco | Construction and use of dielectric plate for mating test equipment to a load board of a circuit tester |
JP2014060245A (ja) | 2012-09-18 | 2014-04-03 | Mitsubishi Electric Corp | 半導体装置 |
WO2019026975A1 (en) * | 2017-08-02 | 2019-02-07 | Sumitomo Electric Device Innovations, Inc. | METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE |
-
1997
- 1997-08-27 JP JP23121897A patent/JP3566508B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508564B2 (en) | 2012-09-19 | 2016-11-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPH1174397A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4261726B2 (ja) | 配線基板、並びに配線基板と導波管との接続構造 | |
JP3566508B2 (ja) | 高周波素子収納用パッケージ | |
JP3618063B2 (ja) | 半導体素子収納用パッケージ | |
JP3398315B2 (ja) | 高周波素子収納用パッケージ | |
JP3793559B2 (ja) | 高周波用磁器組成物および高周波用磁器 | |
JP3774336B2 (ja) | 高周波用配線基板およびその製造方法 | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JPH10275963A (ja) | 高周波用配線基板 | |
JP2851732B2 (ja) | 電子部品収納用パッケージ | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
JP2000340716A (ja) | 配線基板 | |
JP3064273B2 (ja) | 高周波用磁器 | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
JP2002280473A (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
JP3554193B2 (ja) | 高周波用配線基板およびその製造方法 | |
JP2871613B2 (ja) | マルチチップモジュール用基板及びその製造方法 | |
JP3663300B2 (ja) | 高周波用磁器組成物、高周波用磁器およびその製造方法 | |
JP4688302B2 (ja) | ガラスセラミックスおよびその製造方法並びにこれを用いた配線基板 | |
JP3628254B2 (ja) | 半導体素子収納用パッケージ | |
JP3612292B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2000228461A (ja) | 高周波用配線基板 | |
JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP3411204B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040610 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |