JP3411204B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3411204B2
JP3411204B2 JP00972598A JP972598A JP3411204B2 JP 3411204 B2 JP3411204 B2 JP 3411204B2 JP 00972598 A JP00972598 A JP 00972598A JP 972598 A JP972598 A JP 972598A JP 3411204 B2 JP3411204 B2 JP 3411204B2
Authority
JP
Japan
Prior art keywords
lead terminal
wiring conductor
mounting pad
terminal mounting
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00972598A
Other languages
English (en)
Other versions
JPH11214555A (ja
Inventor
滋生 森岡
慎一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP00972598A priority Critical patent/JP3411204B2/ja
Publication of JPH11214555A publication Critical patent/JPH11214555A/ja
Application granted granted Critical
Publication of JP3411204B2 publication Critical patent/JP3411204B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は電気信号の入出力部
が良好な高周波特性を有する半導体素子収納用パッケー
ジに関し，特にパッケージの外周側面に導出された配線
導体と外周側面に被着されたリード端子取付パッドとの
接続構造を改良した半導体素子収納用パッケージに関す
るものである。 【０００２】 【従来の技術】従来、半導体素子、特に半導体集積回路
素子や光半導体素子等の半導体素子を収容するための半
導体素子収納用パッケージは、図３にその断面図を示す
ように、セラミックス等の電気絶縁材料から成り、その
上面の略中央に半導体素子25を収容するための凹部21ａ
と、この凹部21ａの底面の略中央に設けられた例えば凹
状の載置部21ｂおよびこの載置部21ｂの周辺から外周側
面にかけて導出されたタングステン（Ｗ）・モリブデン
（Ｍｏ）・マンガン（Ｍｎ）等の高融点金属粉末のメタ
ライズ導体層等から成る配線導体22を有する絶縁基体21
と、絶縁基体21の外周側面に被着されて配線導体22の導
出端に接続されたリード端子取付パッド23と、リード端
子取付パッド23に銀ろう等のろう材28を介して取着され
た、半導体素子25を配線導体22・リード端子取付パッド
23を介して外部電気回路（図示せず）に電気的に接続す
るための外部リード端子24と、絶縁基体21の凹部21ａ周
辺の上面に取着される蓋体26とから構成されている。 【０００３】この従来の半導体素子収納用パッケージに
よれば、絶縁基体21の載置部21ｂに半導体素子25をガラ
スや樹脂・ろう材等の接着剤29を介して載置固定すると
ともに半導体素子25の各電極をボンディングワイヤ27を
介して載置部21ｂ周辺の配線導体22に電気的に接続し、
しかる後、絶縁基体21の凹部21ａ周辺の上面に蓋体26を
ガラスや樹脂等の封止材30を介して接合させ、絶縁基体
21と蓋体26とから成る容器内部に半導体素子25を気密に
封止することによって製品としての半導体装置となる。 【０００４】 【発明が解決しようとする課題】このような従来の半導
体素子収納用パッケージにおいては、絶縁基体21の外周
側面においてリード端子取付パッド23と配線導体22の導
出端との接続を確実に行なうため、図３に示すように、
リード端子取付パッド23は配線導体22の導出端のやや上
の位置から外部リード端子24を取着するのに十分な長さ
分の下方の位置まで、すなわち絶縁基体21の外周側面の
下方から配線導体22の導出端の位置を越えて上方まで形
成されていた。 【０００５】しかしながら、半導体素子25に対しより一
層の高速化が求められ、それに伴って入出力される電気
信号に高周波信号が使用されるようになってきたことに
より、従来の半導体素子収納用パッケージにおける配線
導体22とリード端子取付パッド23との接続構造が問題と
されるようになってきた。 【０００６】つまり、リード端子取付パッド23が絶縁基
体21の外周側面において配線導体22の導出端を越えて形
成されているために、この越えた部分が高周波信号の伝
送線路に対するスタブ回路を形成してしまうことによっ
てリード端子取付パッド23と配線導体22の導出端との接
続部で高周波信号に反射が生じることとなり、高周波信
号を効率よく伝送できなくなるという問題点を招来する
こととなった。 【０００７】本発明は上記問題点に鑑みて案出されたも
のであり、その目的は、高周波信号を入出力させる際に
入出力部において高周波信号の反射が生じることなく効
率よく伝送できる、良好な高周波特性の入出力部を備え
た半導体素子収納用パッケージを提供することにある。 【０００８】 【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、絶縁基体の上面に凹部とこの凹部の底
面に設けられた半導体素子の載置部とを有し、この載置
部の周辺から外周側面にかけて導出する配線導体と前記
外周側面に被着され前記配線導体の導出端に接続された
リード端子取付パッドとが形成されるとともにこのリー
ド端子取付パッドに外部リード端子が取着されており、
前記凹部周辺の上面に蓋体が取着される半導体素子収納
用パッケージであって、前記絶縁基体の外周側面には、
前記配線導体の前記導出端の直上領域または直下領域に
前記リード端子取付パッドの幅より広い幅の窪みが設け
られていることを特徴とするものである。 【０００９】本発明の半導体素子収納用パッケージによ
れば、配線導体の導出端と外周側面に被着されたリード
端子取付パッドとが接続される外周側面に、配線導体の
導出端の直上領域または直下領域にリード端子取付パッ
ドの幅より広い幅の窪みを設けたことから、リード端子
取付パッドを外周側面に被着形成する際にリード端子取
付パッドが配線導体の導出端の下方から導出端を越えて
上方に、または導出端の上方から導出端を越えて下方に
まで被着されることがなく、従って、高周波信号の伝送
線路に対するスタブ回路に相当する部分が形成されるこ
とがなくなるため、配線導体とリード端子取付パッドと
の接続部において高周波信号の反射が生じることなく、
高周波信号を効率よく伝送することが可能となる。 【００１０】 【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１は本発明の半導体素子収納用パッ
ケージの実施の形態の例を示す、図３と同様の断面図で
あり、図１において１は絶縁基体、２は配線導体、３は
リード端子取付パッド、４は外部リード端子、５は半導
体素子、６は蓋体、７はボンディングワイヤであり、８
は絶縁基体１の外周側面において配線導体２の導出端の
直上領域に設けられた窪みである。 【００１１】なお、この例では外部リード端子４は絶縁
基体１の下方に延びるように取着されているが、外部リ
ード端子４はいわゆるフェースダウンタイプのパッケー
ジとして絶縁基体１の上方に延びるように取着してもよ
く、その場合はリード端子取付パッド３は配線導体２の
導出端から絶縁基体１の外周側面の上方にかけて被着さ
れ、窪み８は配線導体２の導出端の直下領域に設けられ
ることとなる。 【００１２】絶縁基体１はその上面の略中央に半導体素
子５を収容するための空所を形成する凹部１ａを有して
おり、この凹部１ａの底面には、例えば図１に示したよ
うに段状に、半導体素子５がエポキシ樹脂等の接着剤13
を介して載置固定される載置部１ｂが設けられている。 【００１３】絶縁基体１は、酸化アルミニウム質焼結体
やムライト質焼結体・窒化アルミニウム質焼結体・炭化
珪素質焼結体等のセラミックスあるいはガラスセラミッ
クスなどの電気絶縁材料から成る。例えば酸化アルミニ
ウム質焼結体から成る場合であれば、酸化アルミニウム
（アルミナ）・酸化珪素（シリカ）・酸化マグネシウム
（マグネシア）・酸化カルシウム（カルシア）等の原料
粉末に適当な有機バインダや溶剤・可塑剤・分散剤等を
添加混合して泥漿物を作り、その泥漿物を従来周知のド
クターブレード法やカレンダーロール法等のシート成形
法を採用してシート状に成形してセラミックグリーンシ
ート（セラミック生シート）を得、しかる後、それらセ
ラミックグリーンシートに適当な打ち抜き加工を施すと
ともにこれを複数枚積層し、約1600℃の高温で焼成する
ことによって製作される。 【００１４】また、絶縁基体１には凹部１ａの底面の載
置部１ｂの周辺から外周側面にかけて導出するメタライ
ズ配線層等から成る配線導体２が形成されており、配線
導体２の載置部１ｂ周辺の部位には半導体素子５の各電
極がボンディングワイヤ７を介して電気的に接続され、
配線導体２の導出端には絶縁基体１の外周側面に被着形
成されたリード端子取付パッド３が接続されるととも
に、リード端子取付パッド３には外部電気回路と接続す
るための外部リード端子４が銀ろう等のろう材９を介し
て取着されている。 【００１５】配線導体２は、例えばタングステンやモリ
ブデン・マンガン等の高融点金属から成るメタライズ配
線層等により形成され、タングステン等の金属粉末に適
当な有機溶剤や溶媒・可塑剤等を添加混合して金属ペー
ストを作製し、この金属ペーストを絶縁基体１となるセ
ラミックグリーンシートの上下面に、あるいはセラミッ
クグリーンシートに予め形成しておいた貫通孔内等に従
来周知のスクリーン印刷法等の厚膜手法を採用して印刷
・充填することによって、絶縁基体１の載置部１ｂの周
辺から外周側面にかけて導出するよう所望のパターンに
形成される。 【００１６】また、リード端子取付パッド３も配線導体
２と同様の材料によって絶縁基体１と成るセラミックグ
リーンシートの外周側面に、図１に示した例の場合であ
れば絶縁基体１の外周側面の下方から配線導体２の導出
端にかけて導出端と接続するように被着形成される。こ
のリード端子取付パッド３は、通常、その幅が配線導体
２の導出端の幅と同じかそれよりも広い幅となるように
被着形成される。 【００１７】なお、配線導体２やリード端子取付パッド
３は、その露出する外表面にニッケル・金等の良導電性
でかつ耐食性に優れた金属をメッキ法により１〜20μｍ
の厚みに層着させておくと、配線導体２やリード端子取
付パッド３の酸化腐食を有効に防止することができると
ともに配線導体２とボンディングワイヤ７との接続およ
びリード端子取付パッド３と外部リード端子４とのろう
付け取着が極めて強固なものとなる。 【００１８】このようなニッケル・金等のメッキ層はそ
の厚みが１μｍ未満となると下地である配線導体２やリ
ード端子取付パッド３の表面を十分に覆うのが困難にな
る傾向があり、他方、20μｍを超えるとニッケル・金等
のメッキ層を形成する際に大きな応力が発生してメッキ
層の内部に内在し、この内部応力によって下地との密着
の信頼性が大きくて低下してしまう傾向にある。従っ
て、このニッケル・金等のメッキ層の厚みは１〜20μｍ
の範囲としておくことが好ましい。 【００１９】そして、絶縁基体１の外周側面において配
線導体２の導出端の直上領域または直下領域には窪み８
が設けられており、この窪み８は、例えば前述のように
絶縁基体１を作製する際に、複数枚積層されるセラミッ
クグリーンシートのうち、リード端子取付パッド３と接
続される配線導体２が印刷されてその導出端が形成され
ることとなるセラミックグリーンシートの上部に積層さ
れるセラミックグリーンシートの内、少なくとも直上の
層のセラミックグリーンシートの絶縁基体１の外周側面
に相当する部分にリード端子取付パッド３の幅よりも広
くなるように適当な打ち抜き加工を施すこと等によって
形成される。 【００２０】このように、絶縁基体１の外周側面におい
て配線導体２の導出端の直上領域または直下領域にリー
ド端子取付パッド３の幅より広い幅の窪み８を設けたこ
とから、リード端子取付パッド３形成するための金属ペ
ーストを絶縁基体１の外周側面に印刷して被着させる際
に、従来のようにその印刷パターンを印刷ずれを見越し
て配線導体２の導出端を越えるものとしても、その導出
端の直上領域または直下領域には窪み８があって金属ペ
ーストが被着することがないため、配線導体２の導出端
とリード端子取付パッド３とが確実に接続され、しかも
その接続部に高周波信号の伝送線路に対するスタブ回路
が形成されることがなくなる。 【００２１】従って、配線導体２の導出端とリード端子
取付パッド３との接続部において高周波信号の入出力時
に高周波信号に反射が生じることがなく、高周波信号を
効率よく伝送することができる良好な高周波特性を有す
る半導体素子収納用パッケージとなる。 【００２２】また、本発明の半導体素子収納用パッケー
ジによれば、窪み８はリード端子取付パッド３と接続さ
れる配線導体の導出端のうち必要とされるもの、特に高
周波信号を伝送させる配線導体の導出端の直上領域また
は直下領域に設ければよく、接地用や電源用・低周波信
号用の配線導体の導出端に対しては窪み８を設けなくと
もよい。従って、前述のようにセラミックグリーンシー
ト積層法によって絶縁基体１を作製した場合に、凹部１
ａの側壁となる部分と配線導体２の導出端が形成された
部分との接合強度が絶縁基体１外周の全周にわたってす
べて低下するようなことがなく、この接合部位にクラッ
クが発生してパッケージの気密性が損なわれるといった
問題が発生しにくい、気密封止の信頼性が高い半導体素
子収納用パッケージとなる。 【００２３】ここで、本発明の半導体素子収納用パッケ
ージの実施の形態の例として、窪み８を設ける一例を図
２に半導体素子収納用パッケージの側面図で示す。 【００２４】図２において図１と同様の箇所には同じ符
号を付してあり、１は絶縁基体、２は配線導体、３およ
び３’はリード端子取付パッド、４は外部リード端子、
６は蓋体、８は窪み、10は絶縁基体１の凹部１ａ（図示
せず）周辺の上面に形成されたメタライズ金属層、11は
封止材、12は蓋体６の下面外周部にメタライズ金属層10
に対応して形成されたメタライズ金属層である。そし
て、この例では、リード端子取付パッドとして、高周波
信号を伝送させる外部リード端子４が取着されるリード
端子取付パッド３とグランド（接地）状態とされる外部
リード端子４が取着されるリード端子取付パッド３’と
を形成し、リード端子取付パッド３に対しては配線導体
２の導出端の直上領域に窪み８を設け、一方、リード端
子取付パッド３’に対しては窪みを設けずにリード端子
取付パッド３’を絶縁基体１上面のメタライズ金属層10
と接続するように延長させて形成し、リード端子取付パ
ッド３’とメタライズ金属層10とを共にグランド電位と
する場合を示している。 【００２５】このような構成とした場合は、高周波信号
が伝送される外部リード端子４およびリード端子取付パ
ッド３の間にグランド電位の外部リード端子４およびリ
ード端子取付パッド３’が位置することとなって、メタ
ライズ金属層10と共にグランド電位を安定させることが
できることから、グランドおよび高周波信号がそれぞれ
電気的に安定な状態となるので、高周波信号の伝送線路
における特性インピーダンスのずれや共振現象の発生を
抑制することができて、良好な高周波特性を有する半導
体素子収納用パッケージとすることができる。 【００２６】また、このようなリード端子取付パッド３
によれば、絶縁基体１の外周側面で直接グランド電位と
の導通をとることもでき、それにより良好なグランド状
態を得ることもできる。しかも、窪み８は必要最小限の
部位に設けられていることから絶縁基体１の気密性に問
題が発生することはなく、高周波特性が良好でかつ気密
封止の信頼性が高い半導体素子収納用パッケージとな
る。 【００２７】リード端子取付パッド３にろう付けされる
外部リード端子４は、外部電気回路に接続させる作用を
なし、外部リード端子４を外部電気回路に接続すること
によって、パッケージ内部に収容される半導体素子５が
配線導体２・リード端子取付パッド３および外部リード
端子４を介して外部電気回路と電気的に接続されること
となる。 【００２８】外部リード端子４は、例えばＦｅ−Ｎｉ合
金やＦｅ−Ｎｉ−Ｃｏ合金等の金属から成り、Ｆｅ−Ｎ
ｉ合金等のインゴット（塊）に圧延加工法や打ち抜き加
工法等の従来周知の金属加工を施すことによって所望の
形状に形成される。 【００２９】なお、外部リード端子４にも、その外表面
にニッケルや金等の良導電性でかつ耐食性に優れた金属
をメッキ法により１〜20μｍの厚みに層着させておく
と、外部リード端子４の酸化腐食を有効に防止すること
ができるとともに外部リード端子４と外部電気回路との
電気的接続を良好なものとすることができる。そのため
外部リード端子４はその外表面にニッケルや金等をメッ
キ法により１〜20μｍの厚みに層着させておくことが望
ましい。 【００３０】絶縁基体１はまた、その凹部１ａ周辺の上
面にメタライズ金属層10等が被着されており、このメタ
ライズ金属層10には蓋体６が封止材11を介して接合さ
れ、これによって絶縁基体１の凹部１ａの内部に半導体
素子５が気密に封止される。 【００３１】このようなメタライズ金属層10は、例えば
タングステンやモリブデン・マンガン・銀−パラジウム
等の金属粉末から成り、これらの金属粉末に適当な有機
溶剤や溶媒を添加混合して得た金属ペーストを絶縁基体
１の凹部１ａ周辺の上面に従来周知のスクリーン印刷法
等の厚膜手法を採用して印刷塗布し、しかる後、これを
高温で焼き付けることによって絶縁基体１の上面に被着
される。 【００３２】絶縁基体１の凹部１ａ周辺の上面に接合さ
れる蓋体６は、例えばアルミナセラミックス等の電気絶
縁材料あるいはＦｅ−Ｎｉ−Ｃｏ合金等の金属材料から
成り、アルミナセラミックスから成る場合であれば、そ
の下面外周部に予め絶縁基体１の凹部１ａ周辺の上面に
被着されたメタライズ金属層10に対応するメタライズ金
属層12を被着させておき、このメタライズ金属層12を絶
縁基体１側のメタライズ金属層10に封止材11を介して接
合することによって、絶縁基体１の凹部１ａ周辺の上面
に接合される。 【００３３】なお、蓋体６は、アルミナセラミックスか
ら成る場合は、例えばアルミナ（Ａｌ2 Ｏ3 ）やシリカ
（ＳｉＯ2 ）・カルシア（ＣａＯ）・マグネシア（Ｍｇ
Ｏ）等の原料粉末を図１に示すような蓋体６に対応した
形状を有するプレス金型内に充填させるとともに一定圧
力を印加して成形し、その後これを約1500℃の温度で焼
成することによって作製される。またその下面外周部に
被着されるメタライズ金属層12は、メタライズ金属層10
と同様に例えばタングステンやモリブデン・マンガン・
銀−パラジウム等の金属粉末から成り、これら金属粉末
に適当な有機溶剤や溶媒を添加混合して得た金属ペース
トを蓋体６の下面外周部に従来周知のスクリーン印刷法
等の厚膜手法を採用して印刷塗布し、しかる後、これを
高温で焼き付けることによって蓋体６の下面外周部に被
着される。 【００３４】絶縁基体１の凹部１ａ周辺の上面に蓋体６
を接合させる封止材11は、例えば融点が低く、接合時の
熱によってパッケージ内部に収容された半導体素子５の
特性に影響を与えることが少ない半田が使用され、この
半田から成る封止材11は絶縁基体１と蓋体６との接合作
業を容易とするために蓋体６に被着させたメタライズ金
属層12に予め被着されている。 【００３５】かくして、本発明の半導体素子収納用パッ
ケージによれば、絶縁基体１の凹部１ａ底面の載置部１
ｂに半導体素子５を接着剤13を介して搭載固定するとと
もに、半導体素子５の各電極を配線導体２にボンディン
グワイヤ７を介して電気的に接続し、しかる後、絶縁基
体１の凹部１ａ周辺の上面に蓋体６を半田等から成る封
止材11を介して接合して、凹部１ａの内部に半導体素子
５を気密に封入することによって最終製品としての半導
体装置となる。 【００３６】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更や改良を加えることは何ら差し支えない。
例えば、上述の例は半導体集積回路素子を収容するパッ
ケージを例に説明したが、光半導体集積回路素子を収容
するパッケージの場合も同様である。 【００３７】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の外周側面において配線導体の導出端
の直上領域または直下領域に、その導出端に接続される
リード端子取付パッドの幅よりも広い幅の窪みを設けた
ことから、リード端子取付パッドを被着形成するための
金属ペーストを絶縁基体の外周側面に印刷する際にその
印刷パターンの印刷ずれを見越して配線導体の導出端を
越えて印刷するようにしても、導出端の直上領域または
直下領域に設けた窪みのために、配線導体の導出端とリ
ード端子取付パッドとは確実に接続されると同時に、従
来のような高周波信号の伝送線路に対するスタブ回路が
形成されることがなくなるので、高周波信号の入出力時
にこの接続部で高周波信号に反射が生じることがなく、
高周波信号を効率よく伝送することができる入出力部を
備えた半導体素子収納用パッケージを提供することがで
きた。 【００３８】また、窪みは必要な部位のみに設ければよ
いことから、半導体素子収納用パッケージの気密封止に
問題が生じることもなく、高周波特性と共に気密封止の
信頼性も良好な半導体素子収納用パッケージとなる。
【図面の簡単な説明】 【図１】本発明の半導体素子収納用パッケージの実施の
形態の例を示す断面図である。 【図２】本発明の半導体素子収納用パッケージの実施の
形態の例を示す側面図である。 【図３】従来の半導体素子収納用パッケージの例を示す
断面図である。 【符号の説明】 １、21・・・・・絶縁基体 １ａ、21ａ・・・凹部 １ｂ、21ｂ・・・載置部 ２、22・・・・・配線導体 ３、23・・・・・リード端子取付パッド ４、24・・・・・外部リード端子 ５、25・・・・・半導体素子 ６、26・・・・・蓋体 ８・・・・・・・窪み
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/04 H01L 23/02

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】 絶縁基体の上面に凹部と該凹部の底面に
    設けられた半導体素子の載置部とを有し、該載置部の周
    辺から外周側面にかけて導出する配線導体と前記外周側
    面に被着され前記配線導体の導出端に接続されたリード
    端子取付パッドとが形成されるとともに該リード端子取
    付パッドに外部リード端子が取着されており、前記凹部
    周辺の上面に蓋体が取着される半導体素子収納用パッケ
    ージであって、前記絶縁基体の外周側面には、前記配線
    導体の前記導出端の直上領域または直下領域に前記リー
    ド端子取付パッドの幅より広い幅の窪みが設けられてい
    ることを特徴とする半導体素子収納用パッケージ。
JP00972598A 1998-01-21 1998-01-21 半導体素子収納用パッケージ Expired - Fee Related JP3411204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00972598A JP3411204B2 (ja) 1998-01-21 1998-01-21 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00972598A JP3411204B2 (ja) 1998-01-21 1998-01-21 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH11214555A JPH11214555A (ja) 1999-08-06
JP3411204B2 true JP3411204B2 (ja) 2003-05-26

Family

ID=11728292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00972598A Expired - Fee Related JP3411204B2 (ja) 1998-01-21 1998-01-21 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3411204B2 (ja)

Also Published As

Publication number Publication date
JPH11214555A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
JP3411204B2 (ja) 半導体素子収納用パッケージ
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3046148B2 (ja) 電子部品収納用パッケージ
JP2002107254A (ja) 圧力検出装置用パッケージ
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4514597B2 (ja) 電子部品実装用基板
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP3722793B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3847247B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2713841B2 (ja) 半導体素子収納用パッケージ
JP3847239B2 (ja) 半導体装置
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2792636B2 (ja) 半導体素子収納用パッケージ
JP2003243552A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP3176268B2 (ja) 半導体素子収納用パッケージ
JP3464143B2 (ja) 電子部品収納用パッケージ
JP3722796B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2813073B2 (ja) 半導体素子収納用パッケージ
JPH0888449A (ja) セラミック配線基板
JPH08204047A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees