JP3847247B2 - 半導体素子収納用パッケージおよびこれを用いた半導体装置 - Google Patents
半導体素子収納用パッケージおよびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP3847247B2 JP3847247B2 JP2002321749A JP2002321749A JP3847247B2 JP 3847247 B2 JP3847247 B2 JP 3847247B2 JP 2002321749 A JP2002321749 A JP 2002321749A JP 2002321749 A JP2002321749 A JP 2002321749A JP 3847247 B2 JP3847247 B2 JP 3847247B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- semiconductor element
- wiring conductor
- base
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体（第１配線導体）およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体（第２配線導体）と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力用配線導体（第２配線導体）に接続され、他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力配線導体（第１配線導体）、グランド用配線導体および出入力配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から入出力用パッド及び第１配線導体を介して入力される５〜１０ＧＨｚの複数の電気信号は半導体素子で合成されて４０〜８０ＧＨｚの一つの電気信号となり、この４０〜８０ＧＨｚの電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された４０〜８０ＧＨｚの電気信号は半導体素子で５〜１０ＧＨｚの複数の電気信号に変換され、各々の５〜１０ＧＨｚの電気信号は第１配線導体及び入出力用パッドを介して外部電気回路に伝送されることとなる。
【０００６】
また前記酸化アルミニウム質焼結体やムライト質焼結体等から成る基体はその線膨張係数が４×１０-6／℃〜７．５×１０-6／℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂材で形成されており、その線膨張係数は約１５×１０-6／℃程度であり、大きく相違することから外部電気回路基板の回路導体に入出力用パッドを半田バンプ等を介して接続した後、基体と外部電気回路基板に熱が作用すると基体と外部電気回路基板の熱膨張量の相違に起因して大きな応力が発生しこの応力によって入出力用パッドが基体より剥離したり、半田バンプに破断が発生して半導体素子と外部電気回路との間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は入出力用パッドを直径が１ｍｍ以上の円形形状（平面積が０．７８５ｍｍ2以上の円形形状）とし基体と入出力用パッドとの接合強度を強くするとともに外部電気回路基板の回路導体と入出力用パッドとを接続する半田バンプ等の量を多くし破断が発生しないようにしている。
【０００７】
【特許文献１】
特開２００２−１６４４６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、第１配線導体と外部電気回路基板の回路導体とを接続する入出力用パッドが直径１ｍｍ以上の円形形状（平面積で０．７８５ｍｍ2以上の円形形状）をなし、第１配線導体の外形寸法（直径が約０．３ｍｍ以上、平面積で約０．０７ｍｍ2以上の円形形状等）に比し約１０倍以上大きく、入出力用パッドのインピーダンスが第１配線導体や外部電気回路基板の回路導体に比べ低いものとなっている。そのためこの入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの電気信号を伝送させた場合、５〜１０ＧＨｚの電気信号は高周波信号であるためインピーダンスが低い入出力用パッドで反射等を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は入出力用パッドでの高周波の電気信号の反射等を有効に防止し、外部電気回路と半導体素子とを接続する第１配線導体および入出力用パッドでの電気信号の伝送特性を改善した半導体素子収納用パッケージおよび半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続され、前記基体における前記第２配線導体が形成された面と側面との間の切り欠きに、上側が開放されるように取着されたているコネクターとで形成され、前記入出力用パッドの平面積が０．１９６ｍｍ２以下であり、かつ前記基体の下面に前記入出力用パッドよりも２倍以上大きな平面積を有するダミーパッドが形成されていることを特徴とするものである。
【００１１】
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
【００１２】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第１配線導体を外部電気回路基板の回路導体に接続する入出力用パッドの平面積を０．１９６ｍｍ2以下とし、入出力用パッドのインピーダンスを第１配線導体や外部電気回路基板の回路導体のインピーダンスに近似させたことから入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００１３】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の下面、即ち、入出力用パッドが形成されている面に入出力用パッドよりも２倍以上大きな平面積を有するダミーパッドを設けたことから入出力用パッドを外部電気回路基板の回路導体に、ダミーパッドを外部電気回路基板の回路導体や予備に形成したパッドに半田バンプ等を介して接続させ、しかる後、基体と外部電気回路基板に熱が作用した場合、基体と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生するものの基体と外部電気回路基板とは前記ダミーパッドによる接続によって強固に固定されているため入出力用パッドが基体より剥離したり半田バンプ等に破断が発生することはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【００１４】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施礼を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１５】
前記基体１は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用しシート状に形成してセラミックグリーンシート（セラミック生シート）を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１６００℃の高温で焼成することによって製作される。
【００１６】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド用配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１７】
前記第１配線導体２ａおよびグランド用配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、タングステン、モリブデン、マンガン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００１８】
この第１配線導体２ａおよびグランド用配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００１９】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２０】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、タングステン、モリブデン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
【００２１】
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２２】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材５ａの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体５ｂで取り囲んだ構造である。
【００２３】
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
【００２４】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド用配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００２５】
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２６】
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２７】
そしてかかる半導体装置１１は、外部電気回路から供給される５〜１０ＧＨｚの複数電気信号を入出力用パッド３ａ及び第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、４０〜８０ＧＨｚの電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された４０〜８０ＧＨｚの一つの電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された４０〜８０ＧＨｚの電気信号を５〜１０ＧＨｚの複数の電気信号に変換するとともにこれらの個々の電気信号を第１配線導体２ａ及び入出力用パッド３ａを介して外部電気回路に供給することとなる。
【００２８】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第１配線導体２ａと外部電気回路基板の回路導体を接続する入出力用パッド３ａの平面積を０．１９６ｍｍ2以下としておくことが重要である。
【００２９】
前記入出力用パッド３ａの平面積を０．１９６ｍｍ2以下としておくと入出力用パッド３ａのインピーダンスが第１配線導体２ａと外部電気回路基板の回路導体等のインピーダンスに近似し、その結果、入出力用パッド３ａを介して第１配線導体２ａと外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッド３ａで大きな反射等を起こすことはなく、伝送特性が極めて優れたものとなすことができる。
【００３０】
なお、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ2を超えると第１配線導体２ａと外部電気回路基板の回路導体とを入出力用パッド３ａを介して接続した後、５〜１０ＧＨｚの高周波の電気信号が伝送された場合、入出力用パッド３ａで電気信号に反射が発生し伝送特性が大きく劣化してしまう。従って、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ2以下のものに特定される。
【００３１】
また前記入出力用パッド３ａの平面積を０．１９６ｍｍ2以下にする方法としては、金属ペーストを基体１となるグリーンシートに印刷しておくことによって入出力用パッド３ａを形成する際、スクリーン印刷におけるスクリーンマスクの開口を０．１９６ｍｍ2以下としておくことによって行われる。
【００３２】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、図２に示すように、入出力用パッド３ａが形成されている基体１の下面、即ち、入出力用パッド３ａが形成されている面に入出力用パッド３ａよりも２倍以上大きな平面積を有するダミーパッド３ｃを設けておくことが重要である。
【００３３】
前記基体１の下面に入出力用パッド３ａよりも２倍以上大きな平面積を有するダミーパッド３ｃを設けると、入出力用パッド３ａを外部電気回路基板の回路導体に、ダミーパッド３ｃを外部電気回路基板の回路導体や予備に形成したパッドに半田バンプ等を介して接続させ、しかる後、基体１と外部電気回路基板に熱が作用した場合、基体１と外部電気回路基板に熱が作用した場合、基体１と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生するものの基体１と外部電気回路基板とは前記ダミーパッド３ｃによる接続によって強固に固定されているため、入出力用パッド３ａの平面積が０．１９６ｍｍ2以下と小さいものであっても、入出力用パッド３ａが基体１より剥離したり、半田バンプ等に破断が発生することはほとんどなく、これによって半導体素子６と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【００３４】
なお、前記ダミーパッド３ｃは、その平面積が入出力用パッド３ａの平面積に対し２倍未満であるとダミーパッド３ｃを介しての基体１と外部電気回路との接続強度が弱いものとなり、その結果、基体１と外部電気回路基板との間に発生する両者の線膨張係数の相違に起因した応力によって入出力用パッド３ａに剥離等が生じてしまう。従って、前記ダミーパッド３ｃはその平面積が入出力用パッド３ａの平面積に対し２倍以上のものに特定される。
【００３５】
また前記ダミーパッド３ｃはタングステン、モリブデン等から成り、基体１の下面に入出力用パッド３ａを形成する際に同時に、同様の方法によって形成される。
【００３６】
更に前記ダミーパッド３ｃは、基体１の下面に金属ペーストをスクリーン印刷により所定パターンに印刷することによって形成する際、スクリーン印刷におけるスクリーンマスクの開口を大きくしておくことによって入出力用パッド３ａよりも２倍以上の平面積に形成される。
【００３７】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００３８】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第１配線導体を外部電気回路基板の回路導体に接続する入出力用パッドの平面積を０．１９６ｍｍ2以下とし、入出力用パッドのインピーダンスを第１配線導体や外部電気回路基板の回路導体のインピーダンスに近似させたことから入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００３９】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の下面、即ち、入出力用パッドが形成されている面に入出力用パッドよりも２倍以上大きな平面積を有するダミーパッドを設けたことから入出力用パッドを外部電気回路基板の回路導体に、ダミーパッドを外部電気回路基板の回路導体や予備に形成したパッドに半田バンプ等を介して接続させ、しかる後、基体と外部電気回路基板に熱が作用した場合、基体と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生するものの基体と外部電気回路基板とは前記ダミーパッドによる接続によって強固に固定されているため入出力用パッドが基体より剥離したり半田バンプ等に破断が発生することはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【図２】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す下面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
３ｃ・・・・ダミーパッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体（第１配線導体）およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体（第２配線導体）と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力用配線導体（第２配線導体）に接続され、他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力配線導体（第１配線導体）、グランド用配線導体および出入力配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から入出力用パッド及び第１配線導体を介して入力される５〜１０ＧＨｚの複数の電気信号は半導体素子で合成されて４０〜８０ＧＨｚの一つの電気信号となり、この４０〜８０ＧＨｚの電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された４０〜８０ＧＨｚの電気信号は半導体素子で５〜１０ＧＨｚの複数の電気信号に変換され、各々の５〜１０ＧＨｚの電気信号は第１配線導体及び入出力用パッドを介して外部電気回路に伝送されることとなる。
【０００６】
また前記酸化アルミニウム質焼結体やムライト質焼結体等から成る基体はその線膨張係数が４×１０-6／℃〜７．５×１０-6／℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂材で形成されており、その線膨張係数は約１５×１０-6／℃程度であり、大きく相違することから外部電気回路基板の回路導体に入出力用パッドを半田バンプ等を介して接続した後、基体と外部電気回路基板に熱が作用すると基体と外部電気回路基板の熱膨張量の相違に起因して大きな応力が発生しこの応力によって入出力用パッドが基体より剥離したり、半田バンプに破断が発生して半導体素子と外部電気回路との間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は入出力用パッドを直径が１ｍｍ以上の円形形状（平面積が０．７８５ｍｍ2以上の円形形状）とし基体と入出力用パッドとの接合強度を強くするとともに外部電気回路基板の回路導体と入出力用パッドとを接続する半田バンプ等の量を多くし破断が発生しないようにしている。
【０００７】
【特許文献１】
特開２００２−１６４４６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、第１配線導体と外部電気回路基板の回路導体とを接続する入出力用パッドが直径１ｍｍ以上の円形形状（平面積で０．７８５ｍｍ2以上の円形形状）をなし、第１配線導体の外形寸法（直径が約０．３ｍｍ以上、平面積で約０．０７ｍｍ2以上の円形形状等）に比し約１０倍以上大きく、入出力用パッドのインピーダンスが第１配線導体や外部電気回路基板の回路導体に比べ低いものとなっている。そのためこの入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの電気信号を伝送させた場合、５〜１０ＧＨｚの電気信号は高周波信号であるためインピーダンスが低い入出力用パッドで反射等を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は入出力用パッドでの高周波の電気信号の反射等を有効に防止し、外部電気回路と半導体素子とを接続する第１配線導体および入出力用パッドでの電気信号の伝送特性を改善した半導体素子収納用パッケージおよび半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続され、前記基体における前記第２配線導体が形成された面と側面との間の切り欠きに、上側が開放されるように取着されたているコネクターとで形成され、前記入出力用パッドの平面積が０．１９６ｍｍ２以下であり、かつ前記基体の下面に前記入出力用パッドよりも２倍以上大きな平面積を有するダミーパッドが形成されていることを特徴とするものである。
【００１１】
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
【００１２】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第１配線導体を外部電気回路基板の回路導体に接続する入出力用パッドの平面積を０．１９６ｍｍ2以下とし、入出力用パッドのインピーダンスを第１配線導体や外部電気回路基板の回路導体のインピーダンスに近似させたことから入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００１３】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の下面、即ち、入出力用パッドが形成されている面に入出力用パッドよりも２倍以上大きな平面積を有するダミーパッドを設けたことから入出力用パッドを外部電気回路基板の回路導体に、ダミーパッドを外部電気回路基板の回路導体や予備に形成したパッドに半田バンプ等を介して接続させ、しかる後、基体と外部電気回路基板に熱が作用した場合、基体と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生するものの基体と外部電気回路基板とは前記ダミーパッドによる接続によって強固に固定されているため入出力用パッドが基体より剥離したり半田バンプ等に破断が発生することはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【００１４】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施礼を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１５】
前記基体１は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用しシート状に形成してセラミックグリーンシート（セラミック生シート）を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１６００℃の高温で焼成することによって製作される。
【００１６】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド用配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１７】
前記第１配線導体２ａおよびグランド用配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、タングステン、モリブデン、マンガン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００１８】
この第１配線導体２ａおよびグランド用配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００１９】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２０】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、タングステン、モリブデン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
【００２１】
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２２】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材５ａの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体５ｂで取り囲んだ構造である。
【００２３】
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
【００２４】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド用配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００２５】
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２６】
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２７】
そしてかかる半導体装置１１は、外部電気回路から供給される５〜１０ＧＨｚの複数電気信号を入出力用パッド３ａ及び第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、４０〜８０ＧＨｚの電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された４０〜８０ＧＨｚの一つの電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された４０〜８０ＧＨｚの電気信号を５〜１０ＧＨｚの複数の電気信号に変換するとともにこれらの個々の電気信号を第１配線導体２ａ及び入出力用パッド３ａを介して外部電気回路に供給することとなる。
【００２８】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第１配線導体２ａと外部電気回路基板の回路導体を接続する入出力用パッド３ａの平面積を０．１９６ｍｍ2以下としておくことが重要である。
【００２９】
前記入出力用パッド３ａの平面積を０．１９６ｍｍ2以下としておくと入出力用パッド３ａのインピーダンスが第１配線導体２ａと外部電気回路基板の回路導体等のインピーダンスに近似し、その結果、入出力用パッド３ａを介して第１配線導体２ａと外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッド３ａで大きな反射等を起こすことはなく、伝送特性が極めて優れたものとなすことができる。
【００３０】
なお、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ2を超えると第１配線導体２ａと外部電気回路基板の回路導体とを入出力用パッド３ａを介して接続した後、５〜１０ＧＨｚの高周波の電気信号が伝送された場合、入出力用パッド３ａで電気信号に反射が発生し伝送特性が大きく劣化してしまう。従って、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ2以下のものに特定される。
【００３１】
また前記入出力用パッド３ａの平面積を０．１９６ｍｍ2以下にする方法としては、金属ペーストを基体１となるグリーンシートに印刷しておくことによって入出力用パッド３ａを形成する際、スクリーン印刷におけるスクリーンマスクの開口を０．１９６ｍｍ2以下としておくことによって行われる。
【００３２】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、図２に示すように、入出力用パッド３ａが形成されている基体１の下面、即ち、入出力用パッド３ａが形成されている面に入出力用パッド３ａよりも２倍以上大きな平面積を有するダミーパッド３ｃを設けておくことが重要である。
【００３３】
前記基体１の下面に入出力用パッド３ａよりも２倍以上大きな平面積を有するダミーパッド３ｃを設けると、入出力用パッド３ａを外部電気回路基板の回路導体に、ダミーパッド３ｃを外部電気回路基板の回路導体や予備に形成したパッドに半田バンプ等を介して接続させ、しかる後、基体１と外部電気回路基板に熱が作用した場合、基体１と外部電気回路基板に熱が作用した場合、基体１と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生するものの基体１と外部電気回路基板とは前記ダミーパッド３ｃによる接続によって強固に固定されているため、入出力用パッド３ａの平面積が０．１９６ｍｍ2以下と小さいものであっても、入出力用パッド３ａが基体１より剥離したり、半田バンプ等に破断が発生することはほとんどなく、これによって半導体素子６と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【００３４】
なお、前記ダミーパッド３ｃは、その平面積が入出力用パッド３ａの平面積に対し２倍未満であるとダミーパッド３ｃを介しての基体１と外部電気回路との接続強度が弱いものとなり、その結果、基体１と外部電気回路基板との間に発生する両者の線膨張係数の相違に起因した応力によって入出力用パッド３ａに剥離等が生じてしまう。従って、前記ダミーパッド３ｃはその平面積が入出力用パッド３ａの平面積に対し２倍以上のものに特定される。
【００３５】
また前記ダミーパッド３ｃはタングステン、モリブデン等から成り、基体１の下面に入出力用パッド３ａを形成する際に同時に、同様の方法によって形成される。
【００３６】
更に前記ダミーパッド３ｃは、基体１の下面に金属ペーストをスクリーン印刷により所定パターンに印刷することによって形成する際、スクリーン印刷におけるスクリーンマスクの開口を大きくしておくことによって入出力用パッド３ａよりも２倍以上の平面積に形成される。
【００３７】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００３８】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第１配線導体を外部電気回路基板の回路導体に接続する入出力用パッドの平面積を０．１９６ｍｍ2以下とし、入出力用パッドのインピーダンスを第１配線導体や外部電気回路基板の回路導体のインピーダンスに近似させたことから入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００３９】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の下面、即ち、入出力用パッドが形成されている面に入出力用パッドよりも２倍以上大きな平面積を有するダミーパッドを設けたことから入出力用パッドを外部電気回路基板の回路導体に、ダミーパッドを外部電気回路基板の回路導体や予備に形成したパッドに半田バンプ等を介して接続させ、しかる後、基体と外部電気回路基板に熱が作用した場合、基体と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生するものの基体と外部電気回路基板とは前記ダミーパッドによる接続によって強固に固定されているため入出力用パッドが基体より剥離したり半田バンプ等に破断が発生することはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【図２】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す下面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
３ｃ・・・・ダミーパッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
Claims (2)
- ４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続され、前記基体における前記第２配線導体が形成された面と側面との間の切り欠きに、上側が開放されるように取着されたコネクターとで形成され、前記入出力用パッドの平面積が０．１９６ｍｍ２以下であり、かつ前記基体の下面に前記入出力用パッドよりも２倍以上大きな平面積を有するダミーパッドが形成されていることを特徴とする半導体素子収納用パッケージ。
- 請求項１に記載の半導体素子収納用パッケージと４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321749A JP3847247B2 (ja) | 2002-11-05 | 2002-11-05 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321749A JP3847247B2 (ja) | 2002-11-05 | 2002-11-05 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158575A JP2004158575A (ja) | 2004-06-03 |
| JP3847247B2 true JP3847247B2 (ja) | 2006-11-22 |
Family
ID=32802182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002321749A Expired - Fee Related JP3847247B2 (ja) | 2002-11-05 | 2002-11-05 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847247B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015035531A (ja) * | 2013-08-09 | 2015-02-19 | キヤノン株式会社 | 回路基板及び電子機器 |
-
2002
- 2002-11-05 JP JP2002321749A patent/JP3847247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004158575A (ja) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847247B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4077770B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3780514B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3808423B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847250B2 (ja) | 半導体装置の実装構造 | |
| JP3722796B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722793B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847239B2 (ja) | 半導体装置 | |
| JP3847249B2 (ja) | 半導体装置 | |
| JP3811460B2 (ja) | 半導体装置 | |
| JP4077769B2 (ja) | 半導体装置 | |
| JP4349881B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3808421B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3679090B2 (ja) | 半導体装置 | |
| JP4480390B2 (ja) | 半導体装置の実装構造 | |
| JP4303564B2 (ja) | 半導体装置 | |
| JP4002540B2 (ja) | 半導体装置 | |
| JP4291113B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3811447B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2004259769A (ja) | 半導体装置 | |
| JP3811459B2 (ja) | 半導体装置 | |
| JP2004179180A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2005072287A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2005101210A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040812 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Effective date: 20060417 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060516 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060711 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |