JP3811460B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3811460B2
JP3811460B2 JP2003076339A JP2003076339A JP3811460B2 JP 3811460 B2 JP3811460 B2 JP 3811460B2 JP 2003076339 A JP2003076339 A JP 2003076339A JP 2003076339 A JP2003076339 A JP 2003076339A JP 3811460 B2 JP3811460 B2 JP 3811460B2
Authority
JP
Japan
Prior art keywords
wiring conductor
semiconductor element
bonding wire
ghz
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003076339A
Other languages
English (en)
Other versions
JP2004288735A (ja
Inventor
学 米倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003076339A priority Critical patent/JP3811460B2/ja
Publication of JP2004288735A publication Critical patent/JP2004288735A/ja
Application granted granted Critical
Publication of JP3811460B2 publication Critical patent/JP3811460B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を半導体素子収納用パッケージ内に気密に収容して成る半導体装置に関するものである。
【0002】
【従来の技術】
近年、光通信や無線通信等の機器には多数の半導体装置が使用されており、かかる半導体装置は一般に、高周波の電気信号を送受信する半導体素子を半導体素子収納用パッケージ内に気密に収容することによって形成されている。
【0003】
前記半導体素子収納用パッケージは、通常、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体(第1配線導体)およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体(第2配線導体)と、この出入力用配線導体(第2配線導体)に一端が接続されるとともに他端が外部に導出されているコネクターとにより構成されている。
【0004】
そして、かかる半導体素子収納用パッケージには、その搭載部に電気信号を送受信する半導体素子がAu−Snろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の各電極が入出力配線導体(第1配線導体)、グランド配線導体および出入力配線導体(第2配線導体)にボンディングワイヤを介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【0005】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【0006】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から第1配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第2配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第1配線導体を介して外部電気回路に伝送されることとなる。
【0007】
また前記半導体装置において、半導体素子の各電極と入出力用配線導体(第1配線導体)や出入力用配線導体(第2配線導体)等とを接続するボンディングワイヤは一般に直径が18μm〜50μm、純度が99.9%以上、破断強度が0.05〜0.78(N)程度の金線(Auワイヤ)が使用されている。
【0008】
【特許文献1】
特開2002−164466号公報
【0009】
【発明が解決しようとする課題】
しかしながら、この従来の半導体装置においては、半導体素子の電極と第2配線導体とを接続しているボンディングワイヤの破断強度が0.05〜0.78(N)程度であり、弱いことから外力印加によって切れるのを防止するため長さを1mm以上とし、ワイヤ自体の変形によって外力の緩和ができるように余裕をもたせていること、第2配線導体が比誘電率約2〜10の基体上に形成されているのに対しボンディングワイヤはその周囲が比誘電率約1の空気で囲まれており、ボンディングワイヤのインピーダンスが第2配線導体のインピーダンスよりも高くなっていること等から、半導体素子とコネクターを結ぶ線路中にインピーダンスが他よりも高い領域が1mm以上の長さにわたって形成されていることとなる。そのため、この第2配線導体とボンディングワイヤとを介してコネクターと半導体素子との間に40GHz〜80GHzの高周波の電気信号を伝送させた場合、インピーダンスが高いボンディングワイヤで信号に反射等を起こし、伝送特性が大きく劣化するという欠点を有していた。
【0010】
本発明は上記欠点に鑑み案出されたもので、その目的は半導体素子とコネクターとの間に40GHz〜80GHzの高周波の電気信号を反射等を起こすことなく良好に伝送させることができる半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明は、半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部近傍より下面にかけて導出されている複数個のグランド配線導体および第1配線導体と、前記基体の下面に形成され、前記グランド配線導体および第1配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第2配線導体と、前記基体における前記第2配線導体が形成された面と側面との間の角部に形成された切欠きに嵌め込まれるように取着され、前記第2配線導体に電気的に接続されているコネクターとから成る半導体素子収納用パッケージと、40GHz乃至80GHzの電気信号を送受信する半導体素子とで構成され、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極をグランド配線導体、第1配線導体、第2配線導体にボンディングワイヤを介し電気的に接続して成る半導体装置であって、前記第2配線導体と半導体素子の電極とを接続するボンディングワイヤは、その長さが0.3mm以下であり、かつその周囲が、ヤング率が4900N/mm以下の樹脂で被覆されていることを特徴とするものである。
【0012】
本発明の半導体装置によれば、第2配線導体と半導体素子の電極とを接続するボンディングワイヤの長さを0.3mm以下と短くしたことから半導体素子とコネクターを結ぶ線路中に形成される高インピーダンスの領域(ボンディングワイヤの領域)が極めて短いものとなり、その結果、第2配線導体とボンディングワイヤとを介してコネクターと半導体素子との間に40GHz〜80GHzの高周波の電気信号を伝送させた場合、インピーダンスが高いボンディングワイヤが短いことから信号に大きな反射等を起こすことはほとんどなく、伝送特性を優れたものとなすことができる。
【0013】
また本発明の半導体装置によれば、第2配線導体と半導体素子の電極とを接続するボンディングワイヤの周囲を、ヤング率が4900N/mm以下の樹脂で被覆したことから、ボンディングワイヤに作用しようとする外力は、ヤング率が4900N/mm以下と低く変形しやすい樹脂が変形することにより効果的に吸収されてボンディングワイヤに直接作用することが防止されるため、ボンディングワイヤの破断は効果的に防止され、その結果、第2配線導体と半導体素子の電極とをボンディングワイヤを介して確実に電気的接続することが可能となる。
【0014】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【0015】
図1は本発明の半導体装置の一実施例を示し、半導体素子収納用パッケージ7内に半導体素子6を収容して構成されている。
【0016】
前記半導体素子収納用パッケージ7は、基体1、第1配線導体2a、グランド配線導体2b、入出力用パッド3a、グランド用パッド3b、第2配線導体4およびコネクター5により形成されている。
【0017】
前記基体1は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート(セラミック生シート)を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約1600℃の高温で焼成することによって製作される。
【0018】
また前記基体1は、半導体素子の搭載部1aから下面にかけて複数個の第1配線導体2aおよびグランド配線導体2bが形成されており、該各配線導体2a、2bは半導体素子6の電気信号入出力用、接地用の各電極を、入出力用パッド3aやグランド用パッド3bに接続するための導電路として作用し、搭載部1a側の一端には半導体素子6の電気信号入出力用、接地用の各電極がボンディングワイヤ8aを介して電気的に接続される。
【0019】
前記第1配線導体2aおよびグランド配線導体2b、入出力用パッド3aおよびグランド用パッド3bは、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面にスクリーン印刷等により所定パターンに印刷しておくことによって形成される。
【0020】
この第1配線導体2aおよびグランド配線導体2bの基体1下面側の一端は、それぞれ対応する入出力用パッド3aおよびグランド用パッド3bと電気的に接続しており、これらの入出力用パッド3a、グランド用パッド3bを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子6の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【0021】
また前記基体1は、半導体素子の搭載部1aから上面や側面等にかけて第2配線導体4が形成されており、該第2配線導体4は半導体素子6の電極をコネクター5の線材5aに接続するための導電路として作用し、搭載部1a側の一端には半導体素子6の電極がボンディングワイヤ8bを介して電気的に接続される。
【0022】
前記第2配線導体4は、上述の第1配線導体2a等と同様に、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面にスクリーン印刷等により所定パターンに印刷しておくことによって形成される。
【0023】
この第2配線導体4の基体1外表面側の一端はコネクター5の線材5aと電気的に接続しており、このコネクター5を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子6と外部機器との間で高周波信号の送受信が行われる。
【0024】
前記コネクター5は、半導体素子収納用パッケージ7の第2配線導体4を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材5aの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体5bで取り囲んだ構造である。
【0025】
前記線材5aと外囲体5bとから成るコネクター5は、例えば、鉄−ニッケル−コバルト合金から成る線材5aを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材5aの周囲に被着させることによって製作される。
【0026】
かくして上述の半導体素子収納用パッケージによれば、基体1の搭載部1aに半導体素子6を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子6の各電極を第1配線導体2a、グランド配線導体2bおよび第2配線導体4に、ボンディングワイヤ8a、8bを介して接続し、最後に蓋体10を基体1の上面に封止材を介して接合させ、半導体素子6を気密に封入することによって半導体装置11となる。
【0027】
この半導体装置11は基体1下面の入出力用パッド3aおよびグランド用パッド3bが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子6の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【0028】
また、この半導体装置11に取着されているコネクター5の線材5aに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子6の電極が通信装置等の外部機器に接続される。
【0029】
そしてかかる半導体装置11は、外部電気回路から供給される複数の周波数帯域が低い(5〜10GHz)電気信号を第1配線導体2aを介して半導体素子6に入力させ、半導体素子6でこれら入力された電気信号を合成して、一つの周波数帯域が高い(40〜80GHz)電気信号とするとともにこれを第2配線導体4を介してコネクター5に出力し、該コネクター5の線材5aを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い(40〜80GHz)電気信号をコネクター5の線材5a及び第2配線導体4を介して半導体素子6に入力し、半導体素子6で入力された周波数帯域が高い(40〜80GHz)電気信号を複数の周波数帯域が低い(5〜10GHz)電気信号に変換するとともにこれらの個々の周波数帯域が低い電気信号を第1配線導体2aを介して外部電気回路に供給することとなる。
【0030】
本発明の半導体装置においては、第2配線導体4と半導体素子6の電極とを接続するボンディングワイヤ8bの長さを0.3mm以下としておくことが重要である。
【0031】
前記第2配線導体4と半導体素子6の電極とを接続するボンディングワイヤ8bの長さを0.3mm以下と短くすると、半導体素子6とコネクター5とを結ぶ線路中に形成される高インピーダンスの領域(ボンディングワイヤ8bの領域)が極めて短いものとなり、その結果、第2配線導体4とボンディングワイヤ8bとを介してコネクター5と半導体素子6との間に40GHz〜80GHzの高周波の電気信号を伝送させた場合、インピーダンスが高いボンディングワイヤが短いことから信号に大きな反射等を起こすことはほとんどなく、伝送特性を優れたものとなすことができる。
【0032】
なお、前記第2配線導体4と半導体素子6の電極とを接続するボンディングワイヤ8bとしてはその長さが0.3mmを超えると40GHz〜80GHzの高周波の電気信号において反射等を招来し、電装特性が劣化してしまう。従って、前記第2配線導体4と半導体素子6の電極とを接続するボンディングワイヤ8bはその長さが0.3mm以下に特定される。
【0033】
また前記ボンディングワイヤ8bは、図2に示す如く、第2配線導体4と半導体素子6とを接続するボンディングワイヤ8bの周囲をヤング率が4900N/mm以下の樹脂9で被覆しておくことが重要である。
【0034】
前記ボンディングワイヤ8bの周囲を、ヤング率が4900N/mm以下の樹脂9で被覆すると、ボンディングワイヤ8bに作用しようとする外力は、ヤング率が4900N/mm以下と低く変形しやすい樹脂9が変形することにより効果的に吸収されてボンディングワイヤ8bに直接作用することが防止され、その結果、第2配線導体4と半導体素子6の電極とをボンディングワイヤ8bを介して確実に電気的接続することが可能となる。
【0035】
前記ボンディングワイヤ8bを被覆する樹脂9は、シリコーン樹脂やゴム変性エポキシ樹脂等、そのヤング率が4900N/mm以下であれば基体1および半導体素子6の材質や、半導体素子収納用パッケージ7の用途等に応じて任意の材質を選択することができる。
【0036】
前記樹脂9は、例えば、第2配線導体4および半導体素子6の電極にボンディングワイヤ8bを接続させた後、ボンディングワイヤ8bの表面に液状のシリコーン樹脂やゴム変性エポキシ樹脂を滴下・被着させて覆い、しかる後、これを熱硬化させることによって形成される。
【0037】
なお、前記ボンディングワイヤ8bを被覆する樹脂9は、そのヤング率が4900N/mmを超えると外力に応じて容易に変形し、その外力を、直接ボンディングワイヤ8bに伝えないように、吸収緩和することができなくなり、ボンディングワイヤ8bの切断を有効に防止することができなくなる。従って、前記樹脂9のヤング率は4900N/mm以下のものに特定される。
【0038】
この場合、ボンディングワイヤ8bの周囲を被覆する樹脂9は、ボンディングワイヤ8bを1本ずつ被覆するような形態に限らず、ボンディングワイヤ8bが第2配線導体4と半導体素子6とを接続している領域全体を樹脂9で埋めるようにしても良い。
【0039】
なお、前記第2配線導体4と半導体素子6の電極とのボンディングワイヤ8bを介しての接続はウエッジボンド法、具体的には、金線等の長尺のボンディングワイヤをボンディング装置のワイヤ用キャピラリを通して第2配線導体4や半導体素子6の電極に当接させるとともに、キャピラリ先端の楔状の部分でボンディングワイヤを接続部位に押し付け、超音波振動、接合する方法により行なわれ、接合(ファーストボンド)後のキャピラリの移動角度を調節してボンディングワイヤのループを低くすることによりボンディングワイヤ8bの長さを0.3mm以下として第2配線導体4と半導体素子6の電極に接続される。この場合、ボンディングワイヤは、例えばボールボンド法のように第2配線導体4等に接合させるために先端部分を溶融させて金属ボールを形成させるような必要がなく、キャピラリの移動角度によりループ高さを低く調整することができるため、ボンディングワイヤ8bの長さが確実に0.3mm以下と短くすることができる。
【0040】
また、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0041】
【発明の効果】
本発明の半導体装置によれば、第2配線導体と半導体素子の電極とを接続するボンディングワイヤの長さを0.3mm以下と短くしたことから半導体素子とコネクターを結ぶ線路中に形成される高インピーダンスの領域(ボンディングワイヤの領域)が極めて短いものとなり、その結果、第2配線導体とボンディングワイヤとを介してコネクターと半導体素子との間に40GHz〜80GHzの高周波の電気信号を伝送させた場合、インピーダンスが高いボンディングワイヤが短いことから信号に大きな反射等を起こすことはほとんどなく、伝送特性を優れたものとなすことができる。
【0042】
また本発明の半導体装置によれば、第2配線導体と半導体素子の電極とを接続するボンディングワイヤの周囲を、ヤング率が4900N/mm以下の樹脂で被覆したことから、ボンディングワイヤに作用しようとする外力は、ヤング率が4900N/mm以下と低く変形しやすい樹脂の変形により効果的に吸収されてボンディングワイヤに直接作用することが防止されるため、ボンディングワイヤの破断は効果的に防止され、その結果、第2配線導体と半導体素子の電極とをボンディングワイヤを介して確実に電気的接続することが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を示す断面図である。
【図2】図1に示す半導体装置の要部拡大図である。
【符号の説明】
1・・・・・・基体
1a・・・・・搭載部
2a・・・・・第1配線導体
2b・・・・・グランド配線導体
3a・・・・・入出力用パッド
3b・・・・・グランド用パッド
4・・・・・・第2配線導体
5・・・・・・コネクター
5a・・・・・線材
5b・・・・・外囲体
6・・・・・・半導体素子
7・・・・・・半導体素子収納用パッケージ
8a、8b・・ボンディングワイヤ
9・・・・・・樹脂
10・・・・・蓋体
11・・・・・半導体装置

Claims (1)

  1. 半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部近傍より下面にかけて導出されている複数個のグランド配線導体および第1配線導体と、前記基体の下面に形成され、前記グランド配線導体および第1配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第2配線導体と、前記基体における前記第2配線導体が形成された面と側面との間の角部に形成された切欠きに嵌め込まれるように取着され、前記第2配線導体に電気的に接続されているコネクターとから成る半導体素子収納用パッケージと、40GHz乃至80GHzの電気信号を送受信する半導体素子とで構成され、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極をグランド配線導体、第1配線導体、第2配線導体にボンディングワイヤを介し電気的に接続して成る半導体装置であって、前記第2配線導体と半導体素子の電極とを接続するボンディングワイヤは、その長さが0.3mm以下であり、かつその周囲が、ヤング率が4900N/mm以下の樹脂で被覆されていることを特徴とする半導体装置。
JP2003076339A 2003-03-19 2003-03-19 半導体装置 Expired - Fee Related JP3811460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003076339A JP3811460B2 (ja) 2003-03-19 2003-03-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003076339A JP3811460B2 (ja) 2003-03-19 2003-03-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2004288735A JP2004288735A (ja) 2004-10-14
JP3811460B2 true JP3811460B2 (ja) 2006-08-23

Family

ID=33291422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003076339A Expired - Fee Related JP3811460B2 (ja) 2003-03-19 2003-03-19 半導体装置

Country Status (1)

Country Link
JP (1) JP3811460B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358472B2 (ja) * 2010-02-04 2013-12-04 日本オクラロ株式会社 電子機器

Also Published As

Publication number Publication date
JP2004288735A (ja) 2004-10-14

Similar Documents

Publication Publication Date Title
JP3811460B2 (ja) 半導体装置
JP3847249B2 (ja) 半導体装置
JP3679090B2 (ja) 半導体装置
JP4077769B2 (ja) 半導体装置
JP4002540B2 (ja) 半導体装置
JP4077770B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3811459B2 (ja) 半導体装置
JP3780514B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2004259769A (ja) 半導体装置
JP3808423B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847250B2 (ja) 半導体装置の実装構造
JP3847247B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3722796B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847248B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847239B2 (ja) 半導体装置
JP3722793B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4480390B2 (ja) 半導体装置の実装構造
JP3808421B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3811447B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4349881B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4303564B2 (ja) 半導体装置
JP2005101210A (ja) 半導体装置
JP3878901B2 (ja) 半導体素子収納用パッケージの製造方法
JP4291113B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2004179180A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees