JP3878901B2 - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法 Download PDFInfo
- Publication number
- JP3878901B2 JP3878901B2 JP2002304717A JP2002304717A JP3878901B2 JP 3878901 B2 JP3878901 B2 JP 3878901B2 JP 2002304717 A JP2002304717 A JP 2002304717A JP 2002304717 A JP2002304717 A JP 2002304717A JP 3878901 B2 JP3878901 B2 JP 3878901B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- housing
- wiring conductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の電気信号の入出力用およびグランド用の配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用の配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力用配線導体に接続され、他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力配線導体、グランド用配線導体および出入力配線導体にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、第１配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第１配線導体を介して外部電気回路に伝送されることとなる。
【０００６】
また前記第２配線導体はタングステン、モリブデン、マンガン等の金属粉末に有機溶剤、溶媒を添加混合して得た導電ペーストを従来周知のスクリーン印刷法等の厚膜形成技術を採用することによって所定パターンに印刷するとともにこれを所定温度で焼き付けることによって形成されている。
【０００７】
更に前記コネクターは鉄−ニッケル−コバルト合金等の金属の線材の周囲をガラス等の絶縁性材料から成る外囲体で取り囲んだ構造を有しており、コネクターの線材と第２配線導体とは、通常、２ｍｍ（２０００μｍ）以上の長さにわたって接続されている。
【０００８】
【特許文献１】
特開２００２−１６４４６６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、第２配線導体が導電ペーストをスクリーン印刷法等の厚膜形成技術を採用し、所定パターンに印刷することによって形成されており導電ペーストを所定パターンに印刷する際、にじみが発生し、第２配線導体の外表面、特に側面において深さが１００μｍ以上の凹凸が多数形成されている。そのためこの第２配線導体に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた場合、高周波の電気信号は第２配線導体の表面に形成されている凹凸で反射を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、配線導体の外表面で高周波電気信号が反射することを低減させた伝送特性の優れた半導体素子収納用パッケージを得ることにある。
【００１１】
【課題を解決するための手段】
本発明は、４０ＧＨｚ〜８０ＧＨｚの電気信号を送信または受信する半導体素子を搭載するための搭載部を有する基体と、該基体の前記搭載部から導出され、導電性の線材を含むコネクターの該線材が電気的に接続される配線導体とを備える半導体素子収納用パッケージの製造方法であって、前記配線導体の表面にブラスト処理または化学エッチング処理を施すことによって、前記配線導体の表面の凹凸を５０μｍ以下の大きさとすることを特徴とするものである。
【００１２】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【００１３】
図１は本発明により得られる半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１４】
前記基体１は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート（セラミック生シート）を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１６００℃の高温で焼成することによって製作される。
【００１５】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド用配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１６】
前記第１配線導体２ａおよびグランド用配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００１７】
この第１配線導体２ａおよびグランド用配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００１８】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００１９】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２０】
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２１】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材の周囲を、絶縁性の外囲体５ｂで取り囲んだ構造である。
【００２２】
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
【００２３】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド用配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封入することによって半導体装置１１となる。
【００２４】
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２５】
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２６】
そしてかかる半導体装置１１は、外部電気回路から供給される複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号を第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された周波数帯域が高い（４０〜８０ＧＨｚ）電気信号を複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号に変換するとともにこれらの個々の周波数帯域が低い電気信号を第１配線導体２ａを介して外部電気回路に供給することとなる。
【００２７】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第２配線導体４の外表面に形成されている凹凸の深さを５０μｍ以下としておくことが重要である。
【００２８】
前記第２配線導体４の外表面に形成されている凹凸の深さを５０μｍ以下とすると第２配線導体４に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた際、高周波の電気信号は第２配線導体４の外表面に形成されている凹凸で反射することはほとんどなく、その結果、第２配線導体４での伝送特性が極めて優れたものとなる。
【００２９】
前記第２配線導体４はその外表面に形成されている凹凸の深さが５０μｍを超えると第２配線導体４に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた場合、高周波の電気信号は第２配線導体４の表面に形成されている凹凸で反射を起こし、伝送特性が大きく劣化してしまう。従って、前記第２配線導体４はその外表面に形成されている凹凸の深さを５０μｍ以下にしておく必要がある。
【００３０】
前記第２配線導体４の外表面に形成されている凹凸を５０μｍ以下の大きさとするには、例えば、第２配線導体４の外表面にブラスト処理や化学エッチング処理を施すことによって行なわれ、ブラスト処理で第２配線導体４の外表面の凹凸を５０μｍ以下とする場合には、第２配線導体４以外の領域を予めエポキシ樹脂等の有機樹脂でコーティングし、しかる後、第２配線導体４の表面に液体と研磨粒子を混合した混合物を空気圧で吹き付けて対象物の表面を平滑にすることによって行われる。
【００３１】
なお、前記液体としては水が使用され、前記研磨剤粒子としてはアルミナ、窒化珪素、ガラス等の無機物粒子が使用される。
【００３２】
また前記第２配線導体４が銅の場合、水と平均粒径が５μｍ乃至５０μｍのアルミナ粒子を混合したものを０．０５ＭＰａ乃至０．３ＭＰａの圧力で、０．０５秒乃至０．３秒の時間吹き付けることによって好適に行なわれる。
【００３３】
前記研磨剤粒子はその平均粒径が５μｍ未満となると第２配線導体４の外表面を平滑にする効果がなくなり、また５０μｍを超えると第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記研磨剤粒子は５μｍ乃至５０μｍの範囲とすると良い。
【００３４】
更に、液体と研磨剤粒子を混合した混合物を吹き付ける空気圧は０．０５ＭＰａ未満となると第２配線導体４の外表面を平滑にする研磨効果がなくなり、また０．３ＭＰａを超えると第２配線導体４の外表面を研磨しすぎて平滑にする効果がなくなることから前記空気圧は０．０５ＭＰａ乃至０．３ＭＰａの範囲とすると良い。
【００３５】
更に液体と研磨剤粒子とを混合した混合物を空気圧で吹き付ける吹き付け時間は０．０５秒未満であると第２配線導体４の外表面を平滑にする研磨効果がなくなり、また０．３秒を超えると第２配線導体４の外表面を研磨しすぎて平滑にする効果がなくなることから前記吹き付け時間は０．０５秒乃至０．３秒の範囲とすると良い。
【００３６】
また更に、化学エッチング処理を施すことによって第２配線導体４の外表面の凹凸を５０μｍ以下とする場合には、第２配線導体４以外の領域を予めエポキシ樹脂等の有機樹脂でコーティングした後、第２配線導体４の外表面を化学エッチングすることによって行なわれる。
【００３７】
前記第２配線導体４が銅の場合、１．２ｍｏｌ／ｌ乃至１．８ｍｏｌ／ｌの濃度で、温度３０℃乃至５０℃の塩化第二鉄溶液を０．０５ＭＰａ乃至０．２ＭＰａの圧力で吹き付け、第２配線導体４の外表面を化学エッチングすることによって行なわれる。
【００３８】
前記塩化第二鉄溶液はその濃度が１．２ｍｏｌ／ｌ未満となると第２配線導体４の外表面を平滑にする効果がなくなり、また１．８ｍｏｌ／ｌを超えるとエッチング速度が大きくなり第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記塩化第二鉄の濃度は１．２ｍｏｌ／ｌ乃至１．８ｍｏｌ／ｌの範囲とすると良い。
【００３９】
また前記塩化第二鉄の温度は３０℃未満となると第２配線導体４の外表面を平滑にするエッチング効果がなくなり、また５０℃を超えるとエッチング速度が大きくなり第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記温度は３０℃乃至５０℃の範囲とすると良い。
【００４０】
更に前記塩化第二鉄の吹き付け圧力は０．０５ＭＰａ未満となると第２配線導体４の外表面を平滑にするエッチング効果がなくなり、また０．２ＭＰａを超えると第２配線導体４の外表面のエッチングが激しくなりすぎて第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記圧力は０．０５ＭＰａ乃至０．２ＭＰａの範囲とすると良い。
【００４１】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４２】
【発明の効果】
本発明の半導体素子収納用パッケージの製造方法は、配線導体の表面にブラスト処理または化学エッチング処理を施すことによって、前記配線導体の表面の凹凸を５０μｍ以下の大きさとすることにより、配線導体に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させたとしても、電気信号が配線導体で反射を起こすことがほとんどない伝送特性に優れた半導体素子収納用パッケージを得ることができる。
【図面の簡単な説明】
【図１】本発明により得られる半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の電気信号の入出力用およびグランド用の配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用の配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力用配線導体に接続され、他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力配線導体、グランド用配線導体および出入力配線導体にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、第１配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第１配線導体を介して外部電気回路に伝送されることとなる。
【０００６】
また前記第２配線導体はタングステン、モリブデン、マンガン等の金属粉末に有機溶剤、溶媒を添加混合して得た導電ペーストを従来周知のスクリーン印刷法等の厚膜形成技術を採用することによって所定パターンに印刷するとともにこれを所定温度で焼き付けることによって形成されている。
【０００７】
更に前記コネクターは鉄−ニッケル−コバルト合金等の金属の線材の周囲をガラス等の絶縁性材料から成る外囲体で取り囲んだ構造を有しており、コネクターの線材と第２配線導体とは、通常、２ｍｍ（２０００μｍ）以上の長さにわたって接続されている。
【０００８】
【特許文献１】
特開２００２−１６４４６６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、第２配線導体が導電ペーストをスクリーン印刷法等の厚膜形成技術を採用し、所定パターンに印刷することによって形成されており導電ペーストを所定パターンに印刷する際、にじみが発生し、第２配線導体の外表面、特に側面において深さが１００μｍ以上の凹凸が多数形成されている。そのためこの第２配線導体に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた場合、高周波の電気信号は第２配線導体の表面に形成されている凹凸で反射を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、配線導体の外表面で高周波電気信号が反射することを低減させた伝送特性の優れた半導体素子収納用パッケージを得ることにある。
【００１１】
【課題を解決するための手段】
本発明は、４０ＧＨｚ〜８０ＧＨｚの電気信号を送信または受信する半導体素子を搭載するための搭載部を有する基体と、該基体の前記搭載部から導出され、導電性の線材を含むコネクターの該線材が電気的に接続される配線導体とを備える半導体素子収納用パッケージの製造方法であって、前記配線導体の表面にブラスト処理または化学エッチング処理を施すことによって、前記配線導体の表面の凹凸を５０μｍ以下の大きさとすることを特徴とするものである。
【００１２】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【００１３】
図１は本発明により得られる半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１４】
前記基体１は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート（セラミック生シート）を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１６００℃の高温で焼成することによって製作される。
【００１５】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド用配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１６】
前記第１配線導体２ａおよびグランド用配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００１７】
この第１配線導体２ａおよびグランド用配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００１８】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００１９】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２０】
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２１】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材の周囲を、絶縁性の外囲体５ｂで取り囲んだ構造である。
【００２２】
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
【００２３】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド用配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封入することによって半導体装置１１となる。
【００２４】
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２５】
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２６】
そしてかかる半導体装置１１は、外部電気回路から供給される複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号を第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された周波数帯域が高い（４０〜８０ＧＨｚ）電気信号を複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号に変換するとともにこれらの個々の周波数帯域が低い電気信号を第１配線導体２ａを介して外部電気回路に供給することとなる。
【００２７】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第２配線導体４の外表面に形成されている凹凸の深さを５０μｍ以下としておくことが重要である。
【００２８】
前記第２配線導体４の外表面に形成されている凹凸の深さを５０μｍ以下とすると第２配線導体４に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた際、高周波の電気信号は第２配線導体４の外表面に形成されている凹凸で反射することはほとんどなく、その結果、第２配線導体４での伝送特性が極めて優れたものとなる。
【００２９】
前記第２配線導体４はその外表面に形成されている凹凸の深さが５０μｍを超えると第２配線導体４に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた場合、高周波の電気信号は第２配線導体４の表面に形成されている凹凸で反射を起こし、伝送特性が大きく劣化してしまう。従って、前記第２配線導体４はその外表面に形成されている凹凸の深さを５０μｍ以下にしておく必要がある。
【００３０】
前記第２配線導体４の外表面に形成されている凹凸を５０μｍ以下の大きさとするには、例えば、第２配線導体４の外表面にブラスト処理や化学エッチング処理を施すことによって行なわれ、ブラスト処理で第２配線導体４の外表面の凹凸を５０μｍ以下とする場合には、第２配線導体４以外の領域を予めエポキシ樹脂等の有機樹脂でコーティングし、しかる後、第２配線導体４の表面に液体と研磨粒子を混合した混合物を空気圧で吹き付けて対象物の表面を平滑にすることによって行われる。
【００３１】
なお、前記液体としては水が使用され、前記研磨剤粒子としてはアルミナ、窒化珪素、ガラス等の無機物粒子が使用される。
【００３２】
また前記第２配線導体４が銅の場合、水と平均粒径が５μｍ乃至５０μｍのアルミナ粒子を混合したものを０．０５ＭＰａ乃至０．３ＭＰａの圧力で、０．０５秒乃至０．３秒の時間吹き付けることによって好適に行なわれる。
【００３３】
前記研磨剤粒子はその平均粒径が５μｍ未満となると第２配線導体４の外表面を平滑にする効果がなくなり、また５０μｍを超えると第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記研磨剤粒子は５μｍ乃至５０μｍの範囲とすると良い。
【００３４】
更に、液体と研磨剤粒子を混合した混合物を吹き付ける空気圧は０．０５ＭＰａ未満となると第２配線導体４の外表面を平滑にする研磨効果がなくなり、また０．３ＭＰａを超えると第２配線導体４の外表面を研磨しすぎて平滑にする効果がなくなることから前記空気圧は０．０５ＭＰａ乃至０．３ＭＰａの範囲とすると良い。
【００３５】
更に液体と研磨剤粒子とを混合した混合物を空気圧で吹き付ける吹き付け時間は０．０５秒未満であると第２配線導体４の外表面を平滑にする研磨効果がなくなり、また０．３秒を超えると第２配線導体４の外表面を研磨しすぎて平滑にする効果がなくなることから前記吹き付け時間は０．０５秒乃至０．３秒の範囲とすると良い。
【００３６】
また更に、化学エッチング処理を施すことによって第２配線導体４の外表面の凹凸を５０μｍ以下とする場合には、第２配線導体４以外の領域を予めエポキシ樹脂等の有機樹脂でコーティングした後、第２配線導体４の外表面を化学エッチングすることによって行なわれる。
【００３７】
前記第２配線導体４が銅の場合、１．２ｍｏｌ／ｌ乃至１．８ｍｏｌ／ｌの濃度で、温度３０℃乃至５０℃の塩化第二鉄溶液を０．０５ＭＰａ乃至０．２ＭＰａの圧力で吹き付け、第２配線導体４の外表面を化学エッチングすることによって行なわれる。
【００３８】
前記塩化第二鉄溶液はその濃度が１．２ｍｏｌ／ｌ未満となると第２配線導体４の外表面を平滑にする効果がなくなり、また１．８ｍｏｌ／ｌを超えるとエッチング速度が大きくなり第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記塩化第二鉄の濃度は１．２ｍｏｌ／ｌ乃至１．８ｍｏｌ／ｌの範囲とすると良い。
【００３９】
また前記塩化第二鉄の温度は３０℃未満となると第２配線導体４の外表面を平滑にするエッチング効果がなくなり、また５０℃を超えるとエッチング速度が大きくなり第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記温度は３０℃乃至５０℃の範囲とすると良い。
【００４０】
更に前記塩化第二鉄の吹き付け圧力は０．０５ＭＰａ未満となると第２配線導体４の外表面を平滑にするエッチング効果がなくなり、また０．２ＭＰａを超えると第２配線導体４の外表面のエッチングが激しくなりすぎて第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記圧力は０．０５ＭＰａ乃至０．２ＭＰａの範囲とすると良い。
【００４１】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４２】
【発明の効果】
本発明の半導体素子収納用パッケージの製造方法は、配線導体の表面にブラスト処理または化学エッチング処理を施すことによって、前記配線導体の表面の凹凸を５０μｍ以下の大きさとすることにより、配線導体に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させたとしても、電気信号が配線導体で反射を起こすことがほとんどない伝送特性に優れた半導体素子収納用パッケージを得ることができる。
【図面の簡単な説明】
【図１】本発明により得られる半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
Claims (12)
- ４０ＧＨｚ〜８０ＧＨｚの電気信号を送信または受信する半導体素子を搭載するための搭載部を有する基体と、該基体の前記搭載部から導出され、導電性の線材を含むコネクターの該線材が電気的に接続される配線導体とを備える半導体素子収納用パッケージの製造方法であって、
前記配線導体の表面にブラスト処理または化学エッチング処理を施すことによって、前記配線導体の表面の凹凸を５０μｍ以下の大きさとすることを特徴とする、半導体素子収納用パッケージの製造方法。 - 前記ブラスト処理は、処理対象以外の領域を有機樹脂によりコーティングする工程と、前記処理対象に液体および研磨粒子を混合してなる混合物を吹き付ける工程とを含む、請求項１に記載の半導体素子収納用パッケージの製造方法。
- 前記液体は水であり、前記研磨粒子は無機物粒子である、請求項２に記載の半導体素子収納用パッケージの製造方法。
- 前記無機物粒子は、アルミナ、窒化珪素およびガラスからなる群より選択される材料により構成される、請求項３に記載の半導体素子収納用パッケージの製造方法。
- 前記研磨粒子の平均粒径は５〜５０μｍである、請求項２から４のいずれかに記載の半導体素子収納用パッケージの製造方法。
- 前記混合物を吹き付ける圧力は０．０５〜０．３ＭＰａである、請求項２から５のいずれかに記載の半導体素子収納用パッケージの製造方法。
- 前記混合物の吹き付け時間は０．０５〜０．３秒である、請求項６に記載の半導体素子収納用パッケージの製造方法。
- 前記化学エッチング処理は、処理対象以外の領域を有機樹脂によりコーティングする工程と、前記処理対象に化学エッチング用溶液を吹き付ける工程とを含む、請求項１に記載の半導体素子収納用パッケージの製造方法。
- 前記配線導体は銅からなり、前記化学エッチング用溶液は塩化第二鉄溶液である、請求項８に記載の半導体素子収納用パッケージの製造方法。
- 前記塩化第二鉄溶液の濃度は１．２〜１．８ｍｏｌ／ｌである、請求項９に記載の半導体素子収納用パッケージの製造方法。
- 前記塩化第二鉄の温度は３０〜５０℃である、請求項９または１０に記載の半導体素子収納用パッケージの製造方法。
- 前記塩化第二鉄の吹き付け圧力は０．０５〜０．２ＭＰａである、請求項９から１１のいずれかに記載の半導体素子収納用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304717A JP3878901B2 (ja) | 2002-10-18 | 2002-10-18 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304717A JP3878901B2 (ja) | 2002-10-18 | 2002-10-18 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140244A JP2004140244A (ja) | 2004-05-13 |
| JP3878901B2 true JP3878901B2 (ja) | 2007-02-07 |
Family
ID=32452059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002304717A Expired - Fee Related JP3878901B2 (ja) | 2002-10-18 | 2002-10-18 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3878901B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5235612B2 (ja) * | 2008-02-26 | 2013-07-10 | 京セラ株式会社 | パッケージ及び電子装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248344A (ja) * | 1984-05-25 | 1985-12-09 | 松下電工株式会社 | 高周波用金属箔張り積層板 |
| JPH0555746A (ja) * | 1991-08-29 | 1993-03-05 | Hitachi Chem Co Ltd | 高周波用銅張り積層板及びプリント配線板 |
| JP4412820B2 (ja) * | 2000-06-29 | 2010-02-10 | 京セラ株式会社 | 素子収納用パッケージおよびその製造方法 |
| JP3716173B2 (ja) * | 2000-11-27 | 2005-11-16 | 京セラ株式会社 | 回路基板およびそれを用いた半導体素子収納用パッケージ |
-
2002
- 2002-10-18 JP JP2002304717A patent/JP3878901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004140244A (ja) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3878901B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP4077770B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847239B2 (ja) | 半導体装置 | |
| JP4077769B2 (ja) | 半導体装置 | |
| JP3847247B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722796B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2004259769A (ja) | 半導体装置 | |
| JP3847249B2 (ja) | 半導体装置 | |
| JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4291113B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722793B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3780514B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4002540B2 (ja) | 半導体装置 | |
| JP3811460B2 (ja) | 半導体装置 | |
| JP3808423B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4303564B2 (ja) | 半導体装置 | |
| JP3847250B2 (ja) | 半導体装置の実装構造 | |
| JP3679090B2 (ja) | 半導体装置 | |
| JP3811459B2 (ja) | 半導体装置 | |
| JP3811447B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2003282784A (ja) | 配線基板 | |
| JP2005072287A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2005101210A (ja) | 半導体装置 | |
| JP2005150467A (ja) | 半導体装置 | |
| JP2004207523A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040812 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050829 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050906 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20051107 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060801 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060928 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20091110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |