JP4303564B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4303564B2
JP4303564B2 JP2003386955A JP2003386955A JP4303564B2 JP 4303564 B2 JP4303564 B2 JP 4303564B2 JP 2003386955 A JP2003386955 A JP 2003386955A JP 2003386955 A JP2003386955 A JP 2003386955A JP 4303564 B2 JP4303564 B2 JP 4303564B2
Authority
JP
Japan
Prior art keywords
pad
semiconductor element
wiring conductor
semiconductor device
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003386955A
Other languages
English (en)
Other versions
JP2005150465A (ja
Inventor
学 米倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003386955A priority Critical patent/JP4303564B2/ja
Publication of JP2005150465A publication Critical patent/JP2005150465A/ja
Application granted granted Critical
Publication of JP4303564B2 publication Critical patent/JP4303564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)

Description

本発明は高周波の電気信号を送受信する半導体素子を半導体素子収納用パッケージ内に気密に収容して成る半導体装置に関するものである。
近年、光通信や無線通信等の機器には多数の半導体装置が使用されており、かかる半導体装置は一般に、高周波の電気信号を送受信する半導体素子を半導体素子収納用パッケージ内に気密に収容することによって形成されている。
前記半導体素子収納用パッケージは、通常、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、該基体の搭載部に形成されている第1パッドおよび第2パッドと、該第1パッドより基体に設けた貫通孔を介し下面にかけて導出されている複数個のグランド配線導体および第1配線導体と、前記第2パッドより基体に設けた貫通孔を介し上面もしくは側面にかけて導出されている第2配線導体と、前記第2配線導体に電気的に接続されているコネクターとにより構成されている。
なお、前記第1パッド、第2パッド、グランド配線導体、第1配線導体および第2配線導体は、タングステン、モリブデン、マンガン、銅、銀等の金属材料で形成されている。
そして、かかる半導体素子収納用パッケージには、その搭載部に電気信号を送受信する半導体素子が搭載され、第1パッドおよび第2パッドに半導体素子の下面に形成されている電極を接続部材を介して電気的に接続するとともに必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
また前記半導体装置は基体の下面に導出されているグランド配線導体および第1配線導体を外部電気回路基板の回路導体に半田等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から第1配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第2配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第1配線導体を介して外部電気回路に伝送されることとなる。
また前記酸化アルミニウム質焼結体等から成る基体はその線膨張係数が約7.5×10−6/℃であるのに対し、半導体素子は一般にシリコンで形成されており、その線膨張係数は約4×10−6/℃程度であり、相違することから半導体素子の電極を第1パッドおよび第2パッドに半田等から成る接続部材を介して接続した後、基体と半導体素子に熱が作用すると基体と半導体素子の熱膨張量の相違に起因して大きな応力が発生しこの応力によって第1パッドおよび第2パッドが基体より剥離したり、半田等からなる接続部材に破断が発生して半導体素子と第1パッドおよび第2パッドとの間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は第1パッドおよび第2パッドを直径が0.25mm以上の円形形状(平面積が0.049mm以上の円形形状)とし基体と第1パッドおよび第2パッドとの接合強度を強くするとともに半導体素子の電極と第1パッドおよび第2パッドとを接続する半田等からなる接続部材の量を多くし破断が発生しないようにしている。
特開2002−164466号公報
しかしながら、この従来の半導体装置においては、基体の半導体素子が搭載される搭載部に形成されている円形形状の第1パッドおよび第2パッドの直径が0.25mm以上(平面積で0.049mm以上)であるのに対し、該第1パッドおよび第2パッドに接続される第1配線導体および第2配線導体のうち基体に設けた貫通孔領域での断面積が通常約0.01mm(直径が約0.1〜0.11mmの円形形状)であり大きく相違(第1パッドおよび第2パッドの平面積が第1配線導体および第2配線導体の断面積より約5倍大きい)することから、基体に設けた貫通孔領域での第1配線導体および第2配線導体のインピーダンスに比し、第1パッドおよび第2パッドのインピーダンスが非常に小さいものとなっている。そのため、第1パッドおよび第2パッドに半導体素子の電極を接続し、この第1パッドおよび第2パッドを介して半導体素子と第1配線導体および第2配線導体との間に5GHz以上の高周波の電気信号を出し入れ(第1パッドと第1配線導体には5〜10GHz、第2パッドと第2配線導体には40〜80GHzの電気信号が伝送される)した場合、インピーダンスが低い第1パッドおよび第2パッドで反射等を起こし、ノイズを発生して伝送特性が大きく劣化してしまうという欠点を有していた。
本発明は上記欠点に鑑み案出されたもので、その目的は半導体素子の電極が接続される第1パッドおよび第2パッドでの高周波の電気信号の反射等を有効に防止し、高周波の電気信号の伝送特性を大きく改善した半導体装置を提供することにある。
本発明は、半導体素子が搭載される搭載部を有する基体と、該基体の搭載部に形成されている第1パッドおよび第2パッドと、該第1パッドより基体下面にかけて導出されている複数個のグランド配線導体および第1配線導体と、前記第2パッドより基体上面もしくは側面にかけて導出されている第2配線導体と、前記第2配線導体に電気的に接続されているコネクターとから成る半導体素子収納用パッケージと、下面に電極を有し、40GHz乃至80GHzの電気信号を送受信する半導体素子とで構成され、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載するとともに第1パッドおよび第2パッドに半導体素子の下面に形成されている電極を接続部材を介して電気的に接続してなる半導体装置であって、前記第1配線導体及び前記第2配線導体は、断面の直径が0.1〜0.11mmであり、前記第1パッドおよび第2パッドの平面積が0.018mm以下であり、かつ前記接続部材がヤング率を500N/mm以下としたコア部材と、該コア部材の外表面に被着されている電気抵抗率を2×10−7Ω・m以下とした被覆材とから形成されていることを特徴とするものである。
また本発明の半導体装置は、前記接続部材のコア部材がジビニルベンゼン樹脂から成り、被覆材が銅、銀もしくはこれらの合金から成ることを特徴とするものである。
また本発明の半導体装置は、前記接続部材の被覆材がコア部材にめっき法により3μm乃至15μmの厚みに被着させて形成したことを特徴とするものである。
また本発明の半導体装置は、前記接続部材の被覆材の外表面に、半田が被着されていることを特徴とするものである。
本発明の半導体装置によれば、基体の半導体素子が搭載される搭載部に形成され、半導体素子の電極が接続される第1パッドおよび第2パッドの平面積を0.018mm以下とし、基体の貫通孔に形成され、前記第1パッドおよび第2パッドに接続されている第1配線導体および第2配線導体の断面積(約0.01mm:直径約0.1〜0.11mm)に近づけたことから高い周波数において第1パッドおよび第2パッドのインピーダンスと第1配線導体および第2配線導体のインピーダンスとを近似させることができ、その結果、第1パッドおよび第2パッドに半導体素子の電極を接続し、この第1パッドおよび第2パッドを介して半導体素子と第1配線導体および第2配線導体との間に5GHz以上の高周波の電気信号を出し入れ(第1パッドと第1配線導体には5〜10GHz、第2パッドと第2配線導体には40〜80GHzの電気信号が伝送される)した場合、第1パッドおよび第2パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
また本発明の半導体装置によれば、第1パッドおよび第2パッドと半導体素子の電極とを接続する接続部材をヤング率が500N/mm以下、具体的にはジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種で形成したコア部材と、該コア部材の外表面に被着され、電気抵抗率が2×10−7Ω・m以下、具体的には銅、銀、錫、白金、パラジウムの少なくとも一種で形成した被覆材とで構成したことから、半導体素子の電極を第1パッドおよび第2パッドに接続部材を介して接続した後、基体と半導体素子に熱が作用し、基体と半導体素子との間に両者の線膨張係数の相違に起因する熱応力が発生したとしても、その熱応力は接続部材のヤング率が500N/mm以下と低いコア部材を適度に変形させることによって効果的に吸収・緩和され、その結果、第1パッドおよび第2パッドが基体より剥離したり接続部材に破断が発生することはほとんどなく、これによって半導体素子の電極を第1パッドおよび第2パッドに確実に接続することができる。
また特に前記接続部材のコア部材をジビニルベンゼン樹脂で形成した場合、このジビニルベンゼン樹脂は分子構造が主鎖にベンゼン環を有し、側鎖にOH基等の極性基をもたない構造で、電子が局在しない構造であるため、コア部材を低誘電率(低ε)、低誘電損失(低tanδ)となし、これによってコア部材の表面に被着されている被覆材を伝って伝送される周波数の高い電気信号は減衰が極めて効果的に防止されて低損失で伝送することができる。
また前記コア部材の被覆材を銅、銀もしくはこれらの合金から成るものとした場合、第1パッドおよび第2パッドと半導体素子の電極とを間に接続部材を配すると共に半田を介して接続する際、半田が接続部材の被覆材の表面に良好に流れて、第1パッドおよび第2パッドと接続部材、半導体素子の電極と接続部材との半田を介しての電気的接続が確実、強固となり、第1パッドおよび第2パッドと半導体素子の電極との接続信頼性をより一層高いものとなすことができる。
また前記接続部材の被覆材をコア部材にめっき法により3μm乃至15μmの厚みに被着させて形成した場合には、被覆材をコア部材に、より効率的にかつ高い生産性をもって被着させることができ、接続部材をより一層効率よく形成することができる。また、被覆材が適度に薄いため、熱応力等の応力による被覆材の機械的な破壊、および被覆材自体のヤング率が増加することに起因する被覆材の機械的な破壊をより効果的に抑止して、被覆材をコア部材に、より一層高信頼性で被着させておくことができる。
また前記接続部材の被覆材の外表面に半田を被着させた場合には、第1パッドおよび第2パッドと半導体素子の電極とを間に接続部材を配すると共に半田を介して接続する際、半田がより一層接続部材の被覆材の表面に良好に流れて、第1パッドおよび第2パッドと接続部材、半導体素子の電極と接続部材との半田を介しての電気的接続が確実、強固となり、第1パッドおよび第2パッドと半導体素子の電極との接続信頼性が極めて高いものとなる。
次に、本発明を添付図面に基づき詳細に説明する。
図1は本発明の半導体装置の一実施例を示し、半導体素子収納用パッケージ8内に半導体素子9を収容して構成されている。
前記半導体素子収納用パッケージ8は、基体1、第1パッド2、第2パッド3、第1配線導体4a、グランド配線導体4b、入出力用パッド5a、グランド用パッド5b、第2配線導体6およびコネクター7により基本的に形成されている。
前記基体1は酸化アルミニウム質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート(セラミック生シート)を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約1600℃の高温で焼成することによって製作される。
また前記基体1はその上面に半導体素子9が搭載収容される搭載部1aを有しており、該搭載部1aには半導体素子9の電極10が接続部材11を介して電気的に接続される第1パッド2および第2パッド3が形成されている。
前記第1パッド2および第2パッド3はタングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、例えば、タングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面に所定パターンに印刷しておくことによって基体1の搭載部1aに形成される。
更に前記基体1には搭載部1aに形成した第1パッド2から基体1に設けた貫通孔を介し基体1下面に導出する第1配線導体4aおよびグランド配線導体4bが形成されており、該各配線導体4a、4bは半導体素子9の電極10が接続される第1パッド2を後述する基体1下面に被着形成されている入出力用パッド5aやグランド用パッド5bに接続するための導電路として作用する。
前記基体1にはまたその下面に入出力用パッド5aやグランド用パッド5bが被着形成されており、該入出力用パッド5aおよびグランド用パッド5bは、半導体素子の各電極を外部電気回路基板の回路導体の所定の信号用や接地用等の回路導体に接続する作用をなす。
なお、前記第1配線導体4aおよびグランド配線導体4b、入出力用パッド5aおよびグランド用パッド5bは、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面等に所定パターンに印刷しておくことにより形成される。
更に、前記基体1には搭載部1aに形成した第2パッド3から基体1に設けた貫通孔を介し基体1の上面もしくは側面に導出する第2配線導体6が形成されており、該第2配線導体6は半導体素子9の電極10をコネクター7の線材7aに接続するための導電路として作用する。
前記第2配線導体6は、上述の第1配線導体4a等と同様に、タングステン、モリブデン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤等を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面等にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
この第2配線導体6の基体1外表面側の一端はコネクター7の線材7aと電気的に接続しており、このコネクター7を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子9と外部機器との間で高周波信号の送受信が行われる。
前記コネクター7は、半導体素子収納用パッケージ8の第2配線導体6を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材7aの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体7bで取り囲んだ構造である。
前記線材7aと外囲体7bとから成るコネクター7は、例えば、鉄−ニッケル−コバルト合金から成る線材7aを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材7aの周囲に被着させることによって製作される。
かくして上述の半導体素子収納用パッケージ8によれば、基体1の搭載部1aに半導体素子9を搭載するとともに、半導体素子9の下面に形成されている電極10を第1パッド2および第2パッド3に接続部材11を介して接続し、最後に蓋体12を基体1の上面に封止材を介して接合させ、半導体素子9を気密に封止することによって半導体装置13となる。
この半導体装置13は基体1下面の入出力用パッド5aおよびグランド用パッド5bが外部電気回路基板14の所定の信号用や接地用等の回路導体15に半田等を介して接続され、これによって半導体素子9の電極10は外部電気回路基板14と電気的に接続される。
なお、入出力用パッド5aおよびグランド用パッド5bの、外部電気回路基板14の所定の信号用や接地用等の回路導体15への半田等を介しての接続は、あらかじめ半田等を入出力用パッド5aおよびグランド用パッド5bに接合しておくとともに、この半田を再溶融させることによって入出力用パッド5a等は外部電気回路基板14の所定の回路導体15に接続されることとなる。
また、この半導体装置13に取着されているコネクター7の線材7aに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子9の電極10が通信装置等の外部機器に接続される。
そしてかかる半導体装置13は、外部電気回路基板14から供給される5〜10GHzの複数の電気信号を入出力用パッド5a、第1配線導体4aおよび第1パッド2を介して半導体素子9に入力させ、半導体素子9でこれら入力された電気信号を合成して、40〜80GHzの電気信号とするとともにこれを第2パッド3および第2配線導体6を介してコネクター7に出力し、該コネクター7の線材7aを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された40〜80GHzの一つの電気信号をコネクター7の線材7a、第2配線導体6および第2パッド3を介して半導体素子9に入力し、半導体素子9で入力された40〜80GHzの電気信号を5〜10GHzの複数の電気信号に変換するとともにこれらの個々の電気信号を第1パッド2、第1配線導体4aおよび入出力用パッド5aを介して外部電気回路基板14に供給することとなる。
本発明の半導体装置においては、半導体素子9の電極10が接続部材11を介して接続される第1パッド2および第2パッド3の平面積を0.018mm以下としておくことが重要である。
前記第1パッド2および第2パッド3の平面積を0.018mm以下としておくと、第1パッド2および第2パッド3の平面積が、基体1の貫通孔に形成され前記第1パッド2および第2パッド3に接続されている第1配線導体4aおよび第2配線導体6の断面積(約0.01mm:直径約0.1〜0.11mm)に近づき、高い周波数において第1パッド2および第2パッド3のインピーダンスと第1配線導体4aおよび第2配線導体6のインピーダンスとが近似し、その結果、第1パッド2および第2パッド3に半導体素子9の電極10を接続し、この第1パッド2および第2パッド3を介して半導体素子9と第1配線導体4aおよび第2配線導体6との間に5GHz以上の高周波の電気信号を出し入れ(第1パッド2と第1配線導体4aには5〜10GHz、第2パッド3と第2配線導体6には40〜80GHzの電気信号が伝送される)した場合、第1パッド2および第2パッド3で大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
なお、前記第1パッド2および第2パッド3はその平面積が0.018mmを超えると半導体素子9の電極10を第1パッド2および第2パッド3に接続した後、第1パッド2および第2パッド3を介して半導体素子9と第1配線導体4aおよび第2配線導体6間に高周波の電気信号を伝送させた場合、第1パッド2および第2パッド3で電気信号に反射が発生し、伝送特性が大きく劣化してしまう。従って、前記第1パッド2および第2パッド3はその平面積が0.018mm以下のものに特定される。
また前記第1パッド2および第2パッド3の平面積を0.018mm以下にする方法としては、金属ペーストを基体1となるグリーンシートに印刷しておくことによって第1パッド2および第2パッド3を形成する際、スクリーン印刷におけるスクリーンマスクの開口を0.018mm以下としておくことによって行われる。
また本発明の半導体装置においては、図2に示すように、接続部材11を、ヤング率を500N/mm 以下としたコア部材11aと、該コア部材11aの外表面に被着されている電気抵抗率を2×10−7Ω・m以下とした被覆材11bとで形成しておくことが重要である。
前記接続部材11を、ヤング率が500N/mm 以下のコア部材11aと、該コア部材11aの外表面に被着されている電気抵抗率が2×10−7Ω・m以下の被覆材11bで形成すると、半導体素子9の電極10を第1パッド2および第2パッド3に接続部材11を介して接続した後、基体1と半導体素子9に熱が作用し、基体1と半導体素子9との間に両者の線膨張係数の相違に起因する熱応力が発生したとしても、その熱応力は、接続部材11のヤング率が500N/mm以下と低いコア部材11aを適度に変形させることによって効果的に吸収・緩和され、その結果、第1パッド2および第3パッド3が基体1より剥離したり接続部材11に破断が発生することはほとんどなく、これによって半導体素子9の電極10を第1パッド2および第2パッド3に確実に接続することができる。
また、この場合、被覆材11bの電気抵抗率を2×10−7Ω・m以下としたことから、高周波の電気信号を第1パッド2および第2パッド3から半導体素子9に良好に伝送させることができる。
なお、前記コア部材11aのヤング率が500N/mm を超えると、コア部材11aが高弾性になり、接続部材11が変形しにくくなる。そのため半導体素子9の電極10を第1パッド2および第2パッド3に接続部材11を介して接続した後、基体1と半導体素子9に熱が作用し、基体1と半導体素子9との間に両者の線膨張係数の相違に起因する熱応力が発生した際、その熱応力を効果的に吸収・緩和することができなくなり、その結果、第1パッド2および第2パッド3が基体1より剥離したり、接続部材11に破断が発生したりしてしまう。従って、前記コア部材11aは、そのヤング率を500N/mm 以下とする必要がある。
また、コア部材11aのヤング率が100N/mm 未満になると、変形しやすくなりすぎる傾向があり、半導体素子9の電極10と第1パッド2および第2パッド3に対する機械的な接続信頼性が低くなるおそれがあるため、コア部材11aのヤング率は、500N/mm以下かつ100N/mm 以上であることが好ましい。
更に前記被覆材11bの電気抵抗率が2×10−7Ω・mを超えると接続部材11を介して第1パッド2および第2パッド3と半導体素子9の電極10とを接続させた後、接続部材11の被覆材11bを通して第1パッド2および第2パッド3と半導体素子9の電極10との間に高周波の電気信号を伝送させた場合、被覆材11bで電気信号が大きく減衰し、高周波特性が大きく劣化してしまう。
したがって、被覆材11bの電気抵抗率は2×10−7Ω・m以下とする必要がある。
前記ヤング率が500N/mm 以下のコア部材11aとしてはジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種が好適に使用され、また電気抵抗率が2×10−7Ω・m以下の被覆材11bとしては銅、銀、錫、白金、パラジウムの少なくとも一種が好適に使用される。
また特に前記接続部材11のコア部材11aをジビニルベンゼン樹脂で形成した場合、このジビニルベンゼン樹脂は分子構造が主鎖にベンゼン環を有し、側鎖にOH基等の極性基をもたない構造で、電子が局在しない構造であるため、コア部材11aを低誘電率(低ε)、低誘電損失(低tanδ)となし、これによってコア部材11aの表面に被着されている被覆材11bを伝って伝送される高周波の電気信号は減衰が極めて効果的に防止されて低損失で伝送することができ、また被覆材11bを銅、銀もしくはこれらの合金から成るものとした場合、第1パッド2および第2パッド3と半導体素子9の電極10とを間に接続部材11を配すると共に半田16を介して接続する際、半田16が接続部材11の被覆材11bの表面に良好に流れて、第1パッド2および第2パッド3と接続部材11、半導体素子9の電極10と接続部材11との半田16を介しての電気的接続が確実、強固となり、第1パッド2および第2パッド3と半導体素子9の電極10との接続信頼性をより一層高いものとなすことができる。
また本発明の半導体装置においては、前記接続部材11の被覆材11bがコア部材11aにめっき法により3μm乃至15μmの厚みに被着させて形成されているものであることが好ましい。
前記被覆材11bをコア部材11aの表面にめっき法により被着させるには、例えば、球状等の所定の形状に成形した多数のコア部材11aの表面を化学的、機械的に粗化し、次にこの粗面に無電解法により一括してめっき層を被着させることによって行うことができる。この場合、被覆材11bがコア部材11aの表面に簡単、かつ均一、強固に被着させることができ、その結果、接続部材11をより効率的にかつ高い生産性をもって形成することができる。
また、このときの被覆材11bの厚みを3μm乃至15μmとしておくことにより、3μm以下で発生する被覆材11bの応力による破壊および15μm以上で発生する被覆材11b自体のヤング率が増加することに起因する破壊を抑止することができ、より一層長期にわたって第1パッド2および第2パッド3と半導体素子9の電極10との接続を維持することが可能となる。
この場合、被覆材11bの厚みが3μm未満では、被覆材11bが薄く機械的強度が小さいため、熱応力等の応力により、被覆材11bに機械的破壊が生じやすくなる傾向がある。
また被覆材11bの厚みが15μmを超えると、被覆材11b自体のヤング率が高くなるため、被覆材11bに内在する応力等による機械的破壊が生じやすくなる傾向がある。
また本発明の半導体装置においては、前記接続部材11の被覆材11bの外表面に、半田16が被着されていることが好ましい。
前記接続部材11の被覆材11bの外表面に半田16を被着させておくと、第1パッドおよび第2パッド3と半導体素子9の電極10とを間に接続部材11を配すると共に半田16を介して接続する際、半田16がより一層接続部材11の被覆材11bの表面に良好に流れて、第1パッド2および第2パッド3と接続部材11、半導体素子9の電極10と接続部材11との半田16を介しての電気的接続が確実、強固となり、第1パッド2および第2パッド3と半導体素子9の電極10との接続信頼性が極めて高いものとなる。
このような半田16としては、錫−鉛共晶半田、錫−銀系、錫−銀−銅系等の鉛フリー半田、鉛−錫系等の高融点半田等を用いることができる。
また、半田16を接続部材11の外表面に被着させる方法としては、接続部材11の外表面に半田ペーストを塗布した後、リフロー加熱する等の方法を用いることができる。
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
本発明の半導体装置の一実施例を示す断面図である。 図1に示す半導体装置の要部拡大断面図である。
符号の説明
1・・・・・基体
1a・・・・搭載部
2・・・・・第1パッド
3・・・・・第2パッド
4a・・・・第1配線導体
4b・・・・グランド配線導体
5a・・・・入出力用パッド
5b・・・・グランド用パッド
6・・・・・第2配線導体
7・・・・・コネクター
7a・・・・線材
7b・・・・外囲体
8・・・・・半導体素子収納用パッケージ
9・・・・・半導体素子
10・・・・電極
11・・・・接続部材
11a・・・コア部材
11b・・・被覆材
12・・・・蓋体
13・・・・半導体装置
14・・・・外部電気回路基板
15・・・・回路導体
16・・・・半田

Claims (4)

  1. 半導体素子が搭載される搭載部を有する基体と、該基体の搭載部に形成されている第1パッドおよび第2パッドと、該第1パッドより基体下面にかけて導出されている複数個のグランド配線導体および第1配線導体と、前記第2パッドより基体上面もしくは側面にかけて導出されている第2配線導体と、前記第2配線導体に電気的に接続されているコネクターとから成る半導体素子収納用パッケージと、下面に電極を有し、40GHz乃至80GHzの電気信号を送受信する半導体素子とで構成され、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載するとともに第1パッドおよび第2パッドに半導体素子の下面に形成されている電極を接続部材を介して電気的に接続してなる半導体装置であって、
    前記第1配線導体及び前記第2配線導体は、断面の直径が0.1〜0.11mmであり、前記第1パッドおよび第2パッドの平面積が0.018mm以下であり、かつ前記接続部材がヤング率を500N/mm以下としたコア部材と、該コア部材の外表面に被着されている電気抵抗率を2×10−7Ω・m以下とした被覆材とから形成されていることを特徴とする半導体装置。
  2. 前記接続部材のコア部材がジビニルベンゼン樹脂から成り、被覆材が銅、銀もしくはこれらの合金から成ることを特徴とする請求項1に記載の半導体装置。
  3. 前記接続部材の被覆材がコア部材にめっき法により3μm乃至15μmの厚みに被着させて形成したことを特徴とする請求項に記載の半導体装置。
  4. 前記接続部材の被覆材の外表面に、半田が被着されていることを特徴とする請求項1乃至に記載の半導体装置。
JP2003386955A 2003-11-17 2003-11-17 半導体装置 Expired - Fee Related JP4303564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003386955A JP4303564B2 (ja) 2003-11-17 2003-11-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003386955A JP4303564B2 (ja) 2003-11-17 2003-11-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2005150465A JP2005150465A (ja) 2005-06-09
JP4303564B2 true JP4303564B2 (ja) 2009-07-29

Family

ID=34694494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003386955A Expired - Fee Related JP4303564B2 (ja) 2003-11-17 2003-11-17 半導体装置

Country Status (1)

Country Link
JP (1) JP4303564B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220839A (ja) * 2006-02-16 2007-08-30 Sekisui Chem Co Ltd 回路基板および回路の電極接続構造体

Also Published As

Publication number Publication date
JP2005150465A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4077770B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4303564B2 (ja) 半導体装置
JP4349881B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847247B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4480390B2 (ja) 半導体装置の実装構造
JP3847250B2 (ja) 半導体装置の実装構造
JP3847248B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3780514B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847239B2 (ja) 半導体装置
JP2005150467A (ja) 半導体装置
JP3722796B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3808423B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3722793B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847249B2 (ja) 半導体装置
JP3811447B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4291113B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3811460B2 (ja) 半導体装置
JP4002540B2 (ja) 半導体装置
JP3847237B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3878901B2 (ja) 半導体素子収納用パッケージの製造方法
JP3679090B2 (ja) 半導体装置
JP4077769B2 (ja) 半導体装置
JP2005101210A (ja) 半導体装置
JP3808421B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2004259769A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees