JP4349881B2 - 半導体素子収納用パッケージおよびこれを用いた半導体装置 - Google Patents
半導体素子収納用パッケージおよびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP4349881B2 JP4349881B2 JP2003362985A JP2003362985A JP4349881B2 JP 4349881 B2 JP4349881 B2 JP 4349881B2 JP 2003362985 A JP2003362985 A JP 2003362985A JP 2003362985 A JP2003362985 A JP 2003362985A JP 4349881 B2 JP4349881 B2 JP 4349881B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor element
- wiring conductor
- ground
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
なお、前記第1配線導体5aおよびグランド配線導体5b、入出力用パッド6aおよびグランド配線パッド6bは、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面等に所定パターンに印刷しておくことにより形成される。
鉛フリー半田は、従来の錫−鉛半田に比べて第1パッド2等に対する濡れ性が低く、またその溶融温度が従来の錫−鉛半田等に比べて高く、半田付け時に流れやすいことから、上述のような接続部材12の高さの差に起因する接続不良や電気的短絡が発生しやすい傾向がある。これに対し、凸部1bを設けて、その接続部材12の高さの差を補うようにしておくことにより、接続部材12を鉛フリー半田で形成したような場合でも、より確実に、半導体素子10の電極11等に対する接続不良や、接続部材12間の電気的短絡等の不具合の発生を有効に防止することができる。
1a・・・・搭載部
1b・・・・凸部
2・・・・・第1パッド
3・・・・・第2パッド
4・・・・・グランド用パッド
5a・・・・第1配線導体
5b・・・・グランド配線導体
6a・・・・入出力用パッド
6b・・・・グランド配線パッド
7・・・・・第2配線導体
8・・・・・コネクター
8a・・・・線材
8b・・・・外囲体
9・・・・・半導体素子収納用パッケージ
10・・・・半導体素子
11・・・・電極
12・・・・接続部材
13・・・・蓋体
14・・・・半導体装置
15・・・・外部電気回路基板
16・・・・回路導体
17・・・・半田
Claims (3)
- 40GHz乃至80GHzの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の搭載部に形成されている第1パッド、第2パッドおよびグランド用パッドと、該第1パッドより導出されている複数個の第1配線導体と、前記第2パッドより導出されている第2配線導体と、前記グランド用パッドより導出されているグランド配線導体と、前記第2配線導体に電気的に接続されているコネクターとで形成されており、前記第1パッドおよび第2パッドは、その平面積が0.018mm2以下であるとともに前記搭載部の中央部領域に設けた凸部頂面に形成されており、前記グランド用パッドは、その平面積が0.049mm 2 以上であるとともに前記搭載部の外周部領域に形成されていることを特徴とする半導体素子収納用パッケージ。
- 前記凸部の厚さが0.05mm乃至0.1mmであることを特徴とする請求項1記載の半導体素子収納用パッケージ。
- 請求項1または請求項2に記載の半導体素子収納用パッケージと、40GHz乃至80GHzの電気信号を送受信する半導体素子とから成り、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第1配線導体および第2配線導体に電気的に接続したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362985A JP4349881B2 (ja) | 2003-10-23 | 2003-10-23 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362985A JP4349881B2 (ja) | 2003-10-23 | 2003-10-23 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005129681A JP2005129681A (ja) | 2005-05-19 |
JP4349881B2 true JP4349881B2 (ja) | 2009-10-21 |
Family
ID=34642437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003362985A Expired - Fee Related JP4349881B2 (ja) | 2003-10-23 | 2003-10-23 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4349881B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5261104B2 (ja) * | 2008-09-26 | 2013-08-14 | 京セラ株式会社 | 回路基板および電子装置 |
JP6940286B2 (ja) * | 2017-02-23 | 2021-09-22 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
-
2003
- 2003-10-23 JP JP2003362985A patent/JP4349881B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005129681A (ja) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006270082A (ja) | 配線基板及びそれを用いた電子装置 | |
JP4349881B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP4077770B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP4303564B2 (ja) | 半導体装置 | |
JP3847247B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP2005150467A (ja) | 半導体装置 | |
JP2005072287A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP3780514B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP4480390B2 (ja) | 半導体装置の実装構造 | |
JP3466398B2 (ja) | 配線基板とその製造方法 | |
JP3808423B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP3914764B2 (ja) | 光半導体装置 | |
JP3722793B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP3847250B2 (ja) | 半導体装置の実装構造 | |
JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP4077769B2 (ja) | 半導体装置 | |
JP3722796B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3847249B2 (ja) | 半導体装置 | |
JP3808421B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP4002540B2 (ja) | 半導体装置 | |
JP2005317597A (ja) | 配線基板 | |
JP3847239B2 (ja) | 半導体装置 | |
JP3811459B2 (ja) | 半導体装置 | |
JP4514597B2 (ja) | 電子部品実装用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
A977 | Report on retrieval |
Effective date: 20080116 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090324 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20090515 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20090624 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090721 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20130731 |
|
LAPS | Cancellation because of no payment of annual fees |