JP4349881B2 - 半導体素子収納用パッケージおよびこれを用いた半導体装置 - Google Patents

半導体素子収納用パッケージおよびこれを用いた半導体装置 Download PDF

Info

Publication number
JP4349881B2
JP4349881B2 JP2003362985A JP2003362985A JP4349881B2 JP 4349881 B2 JP4349881 B2 JP 4349881B2 JP 2003362985 A JP2003362985 A JP 2003362985A JP 2003362985 A JP2003362985 A JP 2003362985A JP 4349881 B2 JP4349881 B2 JP 4349881B2
Authority
JP
Japan
Prior art keywords
pad
semiconductor element
wiring conductor
ground
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003362985A
Other languages
English (en)
Other versions
JP2005129681A (ja
Inventor
幸喜 川畑
義信 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003362985A priority Critical patent/JP4349881B2/ja
Publication of JP2005129681A publication Critical patent/JP2005129681A/ja
Application granted granted Critical
Publication of JP4349881B2 publication Critical patent/JP4349881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
近年、光通信や無線通信等の機器には多数の半導体装置が使用されており、かかる半導体装置は一般に、高周波の電気信号を送受信する半導体素子を半導体素子収納用パッケージ内に気密に収容することによって形成されている。
前記半導体素子収納用パッケージは、通常、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、該基体の搭載部に形成されている第1パッド、第2パッドおよびグランド用パッドと、該第1パッドおよびグランド用パッドより基体に設けた貫通孔を介し下面にかけて導出されている複数個の第1配線導体およびグランド配線導体と、前記第2パッドより基体に設けた貫通孔を介し上面もしくは側面にかけて導出されている第2配線導体と、前記第2配線導体に電気的に接続されているコネクターとにより構成されている。
なお、前記第1パッド、第2パッド、グランド用パッド、第1配線導体、第2配線導体およびグランド配線導体は、タングステン、モリブデン、マンガン、銅、銀等の金属材料で形成されている。
そして、かかる半導体素子収納用パッケージには、その搭載部に電気信号を送受信する半導体素子が搭載され、第1パッド、第2パッドおよびグランド用パッドに半導体素子の下面に形成されている電極を接続部材を介して電気的に接続するとともに必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
また前記半導体装置は基体の下面に導出されているグランド配線導体および第1配線導体を外部電気回路基板の回路導体に半田等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から第1配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第2配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第1配線導体を介して外部電気回路に伝送されることとなる。
また前記酸化アルミニウム質焼結体等から成る基体はその線膨張係数が約7.5×10−6/℃であるのに対し、半導体素子は一般にシリコンで形成されており、その線膨張係数は約4×10−6/℃程度であり、相違することから半導体素子の電極を第1パッドおよび第2パッドに半田等から成る接続部材を介して接続した後、基体と半導体素子に熱が作用すると基体と半導体素子の熱膨張量の相違に起因して大きな応力が発生しこの応力によって第1パッドおよび第2パッドが基体より剥離したり、半田等からなる接続部材に破断が発生して半導体素子と第1パッドおよび第2パッドとの間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は第1パッドおよび第2パッドを直径が0.25mm以上の円形形状(平面積が0.049mm以上の円形形状)とし基体と第1パッドおよび第2パッドとの接合強度を強くするとともに半導体素子の電極と第1パッドおよび第2パッドとを接続する半田等からなる接続部材の量を多くし破断が発生しないようにしている。
特開2002−164466号公報
しかしながら、この従来の半導体素子収納用パッケージおよびこれを用いて成る半導体装置においては、基体の半導体素子が搭載される搭載部に形成されている円形形状の第1パッドおよび第2パッドの直径が0.25mm以上(平面積で0.049mm以上)であるのに対し、該第1パッドおよび第2パッドに接続される第1配線導体および第2配線導体のうち基体に設けた貫通孔領域での断面積が通常約0.01mm(直径が約0.1〜0.11mmの円形形状)であり相違(第1パッドおよび第2パッドの平面積が第1配線導体および第2配線導体の断面積より約5倍大きい)することから、基体に設けた貫通孔領域での第1配線導体および第2配線導体のインピーダンスに比し、第1パッドおよび第2パッドのインピーダンスが非常に小さいものとなっている。そのため、第1パッドおよび第2パッドに半導体素子の電極を接続し、この第1パッドおよび第2パッドを介して半導体素子と第1配線導体および第2配線導体との間に5GHz以上の高周波の電気信号を出し入れ(第1パッドと第1配線導体には5〜10GHz、第2パッドと第2配線導体には40〜80GHzの電気信号が伝送される)した場合、インピーダンスが低い第1パッドおよび第2パッドで反射等を起こし、ノイズを発生して伝送特性が大きく劣化してしまうという欠点を有していた。
本発明は上記欠点に鑑み案出されたもので、その目的は半導体素子の電極が接続される第1パッドおよび第2パッドでの高周波の電気信号の反射等を有効に防止し、高周波の電気信号の伝送特性を大きく改善した半導体素子収納用パッケージおよび半導体装置を提供することにある。
本発明の半導体素子収納用パッケージは、40GHz乃至80GHzの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の搭載部に形成されている第1パッド、第2パッドおよびグランド用パッドと、該第1パッドより導出されている複数個の第1配線導体と、前記第2パッドより導出されている第2配線導体と、前記グランド用パッドより導出されているグランド配線導体と、前記第2配線導体に電気的に接続されているコネクターとで形成されており、前記第1パッドおよび第2パッドは、その平面積が0.018mm以下であるとともに前記搭載部の中央部領域に設けた凸部頂面に形成されており、前記グランド用パッドは、前記第1パッドおよび第2パッドよりも平面積が大きく、前記搭載部の外周部領域に形成されていることを特徴とするものである。
また、本発明の半導体素子収納用パッケージは、前記グランド用パッドの平面積が0.049mm 以上であり、前記凸部の厚さが0.05mm乃至0.1mmであることを特徴とするものである。
また、本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、40GHz乃至80GHzの電気信号を送受信する半導体素子とから成り、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第1配線導体および第2配線導体に電気的に接続したことを特徴とするものである。
本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の半導体素子が搭載される搭載部に形成され、半導体素子の電極が接続されるとともに高い周波数の電気信号が通る第1パッドおよび第2パッドの平面積を0.018mm以下とし、基体の貫通孔に形成され、前記第1パッドおよび第2パッドに接続されている第1配線導体および第2配線導体の断面積(約0.01mm:直径約0.1mm〜0.11mm)に近づけたことから高い周波数において第1パッドおよび第2パッドのインピーダンスと第1配線導体および第2配線導体のインピーダンスとを近似させることができ、その結果、第1パッドおよび第2パッドに半導体素子の電極を接続し、この第1パッドおよび第2パッドを介して半導体素子と第1配線導体および第2配線導体との間に5GHz以上の高周波の電気信号を出し入れ(第1パッドと第1配線導体には5〜10GHz、第2パッドと第2配線導体には40〜80GHzの電気信号が伝送される)した場合、第1パッドおよび第2パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
また、本発明の半導体素子収納用パッケージおよび半導体装置によれば、前記第1パッドおよび第2パッドを搭載部の中央部領域に形成したことから、第1パッドおよび第2パッドに半導体素子の電極を半田等の接続部材を介して接続した後、基体や半導体素子に熱が作用し、基体と半導体素子との間に異なる大きさの熱膨張を発生したとしても、第1パッドおよび第2パッドは基体と半導体素子との間に発生する熱膨張差が小さい基体の搭載部の中央部領域に形成されているため、前記熱膨張差に起因する応力によって第1パッドや第2パッドが基体より剥離したり接続部材に破断を生じることはほとんどなく、これによって半導体素子と半導体素子収納用パッケージとの接続の信頼性を極めて高いものとなすことができる。
また本発明の半導体素子収納用パッケージおよび半導体装置において、前記グランド用パッドの平面積を0.049mm以上とするともに前記搭載部の外周部領域に形成し、前記第1パッドおよび第2パッドを、前記搭載部に設けた厚さ0.05mm乃至0.1mmの凸部頂面に形成するようにしておくと、上述の熱膨張差に起因する応力が大きく作用する搭載部の外周部領域において半導体素子の接続を効果的に補強することができるとともに、例えば、第1パッドおよび第2パッドの平面積(0.018mm以下)と、グランド用パッドの平面積(0.049mm以上)との違いに起因して接続部材の量に差が生じ、この量の差に応じて接続部材の高さに差が生じたとしても、その高さの差を凸部の高さにより補うことができ、第1パッドおよび第2パッドに接続した接続部材の下端部と、グランド用パッドに接続した接続部材の下端部とを、ほぼ同じ高さに確実に揃えることができる。その結果、半導体素子の電極と半導体素子収納用パッケージの第1パッド、第2パッドおよびグランド用パッドとの接続の信頼性をより一層高いものとなすことができる。
次に、本発明を添付図面に基づき詳細に説明する。
図1は本発明の半導体素子収納用パッケージおよび半導体装置の一実施例を示し、半導体素子収納用パッケージ9内に半導体素子10を収容することにより半導体装置が構成されている。
前記半導体素子収納用パッケージ9は、基体1、第1パッド2、第2パッド3、グランド用パッド4、第1配線導体5a、グランド配線導体5b、入出力用パッド6a、グランド配線パッド6b、第2配線導体7およびコネクター8により基本的に形成されている。
前記基体1は酸化アルミニウム質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート(セラミック生シート)を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約1600℃の高温で焼成することによって製作される。
また前記基体1はその上面に半導体素子10が搭載収容される搭載部1aを有しており、該搭載部1aには半導体素子10の電極11が接続部材12を介して電気的に接続される第1パッド2、第2パッド3およびグランド用パッド4が形成されている。
前記第1パッド2、第2パッド3およびグランド用パッド4はタングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、例えば、タングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面に所定パターンに印刷しておくことによって基体1の搭載部1aに形成される。
更に前記基体1には搭載部1aに形成した第1パッド2から基体1に設けた貫通孔を介し基体1下面に導出する第1配線導体5aおよびグランド配線導体5bが形成されており、該各配線導体5a、5bは半導体素子10の電極11が接続される第1パッド2を後述する基体1下面に被着形成されている入出力用パッド6aやグランド配線パッド6bに接続するための導電路として作用する。
前記基体1にはまたその下面に入出力用パッド6aやグランド用パッド6bが被着形成されており、該入出力用パッド6aおよびグランド用パッド6bは、半導体素子10の各電極11を外部電気回路基板の回路導体の所定の信号用や接地用等の回路導体に接続する作用をなす。
なお、前記第1配線導体5aおよびグランド配線導体5b、入出力用パッド6aおよびグランド配線パッド6bは、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面等に所定パターンに印刷しておくことにより形成される。
更に、前記基体1には搭載部1aに形成した第2パッド3から基体1に設けた貫通孔を介し基体1の上面もしくは側面に導出する第2配線導体7が形成されており、該第2配線導体7は半導体素子10の電極11をコネクター8の線材8aに接続するための導電路として作用する。
前記第2配線導体7は、上述の第1配線導体5a等と同様に、タングステン、モリブデン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤等を添加して成る金属ペーストを基体1となるセラミックグリーンシートの表面等にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
この第2配線導体7の基体1外表面側の一端はコネクター8の線材8aと電気的に接続しており、このコネクター8を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子10と外部機器との間で高周波信号の送受信が行われる。
前記コネクター8は、半導体素子収納用パッケージ9の第2配線導体7を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材8aの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体8bで取り囲んだ構造である。
前記線材8aと外囲体8bとから成るコネクター8は、例えば、鉄−ニッケル−コバルト合金から成る線材8aを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材8aの周囲に被着させることによって製作される。
かくして上述の半導体素子収納用パッケージ9によれば、基体1の搭載部1aに半導体素子10を搭載するとともに、半導体素子10の下面に形成されている電極11を第1パッド2、第2パッド3およびグランド用パッド4に接続部材12を介して接続し、最後に蓋体13を基体1の上面に封止材を介して接合させ、半導体素子10を気密に封止することによって半導体装置14となる。
この半導体装置14は基体1下面の入出力用パッド6aおよびグランド配線パッド6bが外部電気回路基板15の所定の信号用や接地用等の回路導体16に半田17等を介して接続され、これによって半導体素子10の電極11は外部電気回路基板15と電気的に接続される。
なお、入出力用パッド6aおよびグランド用パッド6bの、外部電気回路基板15の所定の信号用や接地用等の回路導体16への半田等を介しての接続は、あらかじめ半田等を入出力用パッド6aおよびグランド用パッド6bに接合しておくとともに、この半田を再溶融させることによって入出力用パッド6a等は外部電気回路基板15の所定の回路導体16に接続されることとなる。
また、この半導体装置14に取着されているコネクター8の線材8aに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子10の電極11が通信装置等の外部機器に接続される。
そしてかかる半導体装置14は、外部電気回路基板15から供給される5〜10GHzの複数の電気信号を入出力用パッド6a、第1配線導体5aおよび第1パッド2を介して半導体素子10に入力させ、半導体素子10でこれら入力された電気信号を合成して、40〜80GHzの電気信号とするとともにこれを第2パッド3および第2配線導体7を介してコネクター8に出力し、該コネクター8の線8aを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された40〜80GHzの一つの電気信号をコネクター8の線材8a、第2配線導体7および第2パッド3を介して半導体素子10に入力し、半導体素子10で入力された40〜80GHzの電気信号を5〜10GHzの複数の電気信号に変換するとともにこれらの個々の電気信号を第1パッド2、第1配線導体5aおよび入出力用パッド6aを介して外部電気回路基板14に供給することとなる。
本発明の半導体素子収納用パッケージ9および半導体装置14においては、半導体素子10の電極11が接続部材12を介して接続されるとともに周波数の高い信号が通る第1パッド2および第2パッド3の平面積を0.018mm以下としておくことが重要である。
前記第1パッド2および第2パッド3の平面積を0.018mm以下としておくと、第1パッド2および第2パッド3の平面積が、基体1の貫通孔に形成され前記第1パッド2および第2パッド3に接続されている第1配線導体5aおよび第2配線導体7の断面積(約0.01mm:直径約0.1mm〜0.11mm)に近づき、高い周波数において第1パッド2および第2パッド3のインピーダンスと第1配線導体5aおよび第2配線導体7のインピーダンスとが近似し、その結果、第1パッド2および第2パッド3に半導体素子10の電極11を接続し、この第1パッド2および第2パッド3を介して半導体素子10と第1配線導体5aおよび第2配線導体7との間に5GHz以上の高周波の電気信号を出し入れ(第1パッド2と第1配線導体5aには5〜10GHz、第2パッド3と第2配線導体7には40〜80GHzの電気信号が伝送される)した場合、第1パッド2および第2パッド3で大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
なお、前記第1パッド2および第2パッド3はその平面積が0.018mmを超えると半導体素子9の電極10を第1パッド2および第2パッド3に接続した後、第1パッド2および第2パッド3を介して半導体素子9と第1配線導体4aおよび第2配線導体6間に高周波の電気信号を伝送させた場合、第1パッド2および第2パッド3で電気信号に反射が発生し、伝送特性が大きく劣化してしまう。従って、前記第1パッド2および第2パッド3はその平面積が0.018mm以下のものに特定される。
また前記第1パッド2および第2パッド3の平面積を0.018mm以下にする方法としては、金属ペーストを基体1となるグリーンシートに印刷しておくことによって第1パッド2および第2パッド3を形成する際、スクリーン印刷におけるスクリーンマスクの開口を0.018mm以下としておくことによって行われる。
また、本発明の半導体素子収納用パッケージおよび半導体装置においては、図2に示すように、第1パッド2および第2パッド3を搭載部1aの中央部領域に形成しておくことが重要である。
前記第1パッド2および第2パッド3を搭載部1aの中央部領域に形成しておくと、第1パッド2および第2パッド3に半導体素子10の電極11を半田等の接続部材12を介して接続した後、基体1や半導体素子10に熱が作用し、基体1と半導体素子10との間に異なる大きさの熱膨張を発生したとしても、第1パッド2および第2パッド3は基体1と半導体素子10との間に発生する熱膨張差が小さい基体1の搭載部1aの中央部領域に形成されているため、前記熱膨張差に起因する応力によって第1パッド2や第2パッド3が基体1より剥離したり接続部材12に破断を生じることはほとんどなく、これによって半導体素子10と半導体素子収納用パッケージ9との接続の信頼性を極めて高いものとなすことができる。
また本発明の半導体素子収納用パッケージ9および半導体装置14において、前記グランド用パッド4の平面積を0.049mm以上とするともに前記搭載部1aの外周部領域に形成し、前記第1パッド2および第2パッド3を、前記搭載部1aに設けた厚さ0.05mm乃至0.1mmの凸部1b頂面に形成するようにしておくと、基体1と半導体素子10との熱膨張差に起因する応力が大きく作用する搭載部1aの外周部領域において半導体素子10の接続を効果的に補強することができるとともに、例えば、第1パッド2および第2パッド3の平面積(0.018mm以下)と、グランド用パッド4の平面積(0.049mm以上)との違いに起因して接続部材12の量に差が生じ、この量の差に応じて接続部材12の高さに差が生じたとしても、その高さの差を凸部1bの高さにより補うことができ、第1パッド2および第2パッド3に接続した接続部材12の下端部と、グランド用パッド4に接続した接続部材12の下端部とを、ほぼ同じ高さに確実に揃えることができる。その結果、半導体素子10の電極11と半導体素子収納用パッケージ9の第1パッド2、第2パッド3およびグランド用パッド4との接続の信頼性をより一層高いものとなすことができる。
従って、本発明の半導体素子収納用パッケージ9および半導体装置14においては、前記グランド用パッド4の平面積を0.049mm以上とするともに前記搭載部1aの外周部領域に形成し、前記第1パッド2および第2パッド3を、前記搭載部1aに設けた厚さ0.05mm乃至0.1mmの凸部1b頂面に形成するようにしておくことが好ましい。
この場合、凸部1bは、その高さが0.05mm未満では、第1パッド2および第2パッド3とグランド用パッド4との平面積の差に起因する、接続部材12の高さを効果的に補うことが困難となり、接続部材12の高さが低くなりやすい第1パッド2や第2パッド3において、部分的に半導体素子10の電極11との接続不良が発生したり、接続部材12の量が多いグランド用パッド4において、接続部材12を形成する半田等が横方向にはみ出して隣接する接続部材12間で電気的短絡を生じたりする危険性がある。また、高さが0.1mmを超えると、第1パッド2や第2パッド3と半導体素子10の電極11との間の距離が短くなりすぎ、第1パッド2や第2パッド3に接続された接続部材12を形成する半田等が横方向にはみ出して隣接する接続部材12間で電気的短絡を生じる危険性がある。従って、凸部1bは、その高さを0.05mm乃至0.1mmの範囲としておくことが好ましい。
特に、近時、半導体素子10の電極11と、第1パッド2や第2パッド3、グランド用パッド4等と接続する接続部材として、従来の錫−鉛半田等に代わり、錫−銀系や錫−銀‐銅系等のいわゆる鉛フリー半田が多用されるようになってきており、このような鉛フリー半田を接続部材12として用いる場合に上記構成は特に有効なものとなる。
すなわち、
鉛フリー半田は、従来の錫−鉛半田に比べて第1パッド2等に対する濡れ性が低く、またその溶融温度が従来の錫−鉛半田等に比べて高く、半田付け時に流れやすいことから、上述のような接続部材12の高さの差に起因する接続不良や電気的短絡が発生しやすい傾向がある。これに対し、凸部1bを設けて、その接続部材12の高さの差を補うようにしておくことにより、接続部材12を鉛フリー半田で形成したような場合でも、より確実に、半導体素子10の電極11等に対する接続不良や、接続部材12間の電気的短絡等の不具合の発生を有効に防止することができる。
このような凸部1bは、酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、通常は、基体1と同様の材料により形成される。
例えば、基体1および凸部1bが酸化アルミニウム質焼結体から成る場合、基体1となるセラミックグリーンシートの下面中央部に、所定の凸部1bが形成されるような寸法に切断したセラミックグリーンシート(基体1となるセラミックグリーンシートと同様のもの)を積層し、この積層体を一体焼成することにより形成される。
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
本発明の半導体素子収納用パッケージおよび半導体装置の一実施例を示す断面図である。 図1に示す半導体素子収納用パッケージおよび半導体装置の要部拡大平面図である。
符号の説明
1・・・・・基体
1a・・・・搭載部
1b・・・・凸部
2・・・・・第1パッド
3・・・・・第2パッド
4・・・・・グランド用パッド
5a・・・・第1配線導体
5b・・・・グランド配線導体
6a・・・・入出力用パッド
6b・・・・グランド配線パッド
7・・・・・第2配線導体
8・・・・・コネクター
8a・・・・線材
8b・・・・外囲体
9・・・・・半導体素子収納用パッケージ
10・・・・半導体素子
11・・・・電極
12・・・・接続部材
13・・・・蓋体
14・・・・半導体装置
15・・・・外部電気回路基板
16・・・・回路導体
17・・・・半田

Claims (3)

  1. 40GHz乃至80GHzの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の搭載部に形成されている第1パッド、第2パッドおよびグランド用パッドと、該第1パッドより導出されている複数個の第1配線導体と、前記第2パッドより導出されている第2配線導体と、前記グランド用パッドより導出されているグランド配線導体と、前記第2配線導体に電気的に接続されているコネクターとで形成されており、前記第1パッドおよび第2パッドは、その平面積が0.018mm以下であるとともに前記搭載部の中央部領域に設けた凸部頂面に形成されており、前記グランド用パッドは、その平面積が0.049mm 以上であるとともに前記搭載部の外周部領域に形成されていることを特徴とする半導体素子収納用パッケージ。
  2. 記凸部の厚さが0.05mm乃至0.1mmであることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 請求項1または請求項2に記載の半導体素子収納用パッケージと、40GHz乃至80GHzの電気信号を送受信する半導体素子とから成り、前記半導体素子収納用パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第1配線導体および第2配線導体に電気的に接続したことを特徴とする半導体装置。

JP2003362985A 2003-10-23 2003-10-23 半導体素子収納用パッケージおよびこれを用いた半導体装置 Expired - Fee Related JP4349881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003362985A JP4349881B2 (ja) 2003-10-23 2003-10-23 半導体素子収納用パッケージおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003362985A JP4349881B2 (ja) 2003-10-23 2003-10-23 半導体素子収納用パッケージおよびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2005129681A JP2005129681A (ja) 2005-05-19
JP4349881B2 true JP4349881B2 (ja) 2009-10-21

Family

ID=34642437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003362985A Expired - Fee Related JP4349881B2 (ja) 2003-10-23 2003-10-23 半導体素子収納用パッケージおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4349881B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261104B2 (ja) * 2008-09-26 2013-08-14 京セラ株式会社 回路基板および電子装置
JP6940286B2 (ja) * 2017-02-23 2021-09-22 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置

Also Published As

Publication number Publication date
JP2005129681A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP4349881B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4077770B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4303564B2 (ja) 半導体装置
JP3847247B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2005150467A (ja) 半導体装置
JP2005072287A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3780514B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4480390B2 (ja) 半導体装置の実装構造
JP3466398B2 (ja) 配線基板とその製造方法
JP3808423B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3914764B2 (ja) 光半導体装置
JP3722793B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847250B2 (ja) 半導体装置の実装構造
JP3847248B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4077769B2 (ja) 半導体装置
JP3722796B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3847249B2 (ja) 半導体装置
JP3808421B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP4002540B2 (ja) 半導体装置
JP2005317597A (ja) 配線基板
JP3847239B2 (ja) 半導体装置
JP3811459B2 (ja) 半導体装置
JP4514597B2 (ja) 電子部品実装用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Effective date: 20080116

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080318

A131 Notification of reasons for refusal

Effective date: 20090324

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090515

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090624

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090721

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20130731

LAPS Cancellation because of no payment of annual fees