JP4077770B2 - 半導体素子収納用パッケージおよびこれを用いた半導体装置 - Google Patents
半導体素子収納用パッケージおよびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP4077770B2 JP4077770B2 JP2003183148A JP2003183148A JP4077770B2 JP 4077770 B2 JP4077770 B2 JP 4077770B2 JP 2003183148 A JP2003183148 A JP 2003183148A JP 2003183148 A JP2003183148 A JP 2003183148A JP 4077770 B2 JP4077770 B2 JP 4077770B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- input
- wiring conductor
- core member
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン等の金属材料から成り、基体の半導体素子搭載部から基体に設けた貫通孔を介し下面にかけて被着導出された複数の入出力配線導体（第１配線導体）およびグランド配線導体と、この各配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力配線導体（第２配線導体）と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力配線導体（第２配線導体）に接続され、他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力配線導体（第１配線導体）、グランド配線導体および出入力配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等から成る接続端子を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から入出力用パッド及び第１配線導体を介して入力される５〜１０ＧＨｚの複数の電気信号は半導体素子で合成されて４０〜８０ＧＨｚの一つの電気信号となり、この４０〜８０ＧＨｚの電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された４０〜８０ＧＨｚの電気信号は半導体素子で５〜１０ＧＨｚの複数の電気信号に変換され、各々の５〜１０ＧＨｚの電気信号は第１配線導体及び入出力用パッドを介して外部電気回路に伝送されることとなる。
【０００６】
また前記酸化アルミニウム質焼結体やムライト質焼結体等から成る基体はその線膨張係数が４×１０−６／℃〜７．５×１０−６／℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂材で形成されており、その線膨張係数は約１５×１０−６／℃程度であり、大きく相違することから外部電気回路基板の回路導体に入出力用パッドを半田バンプ等から成る接続端子を介して接続した後、基体と外部電気回路基板に熱が作用すると基体と外部電気回路基板の熱膨張量の相違に起因して大きな応力が発生しこの応力によって入出力用パッドが基体より剥離したり、半田バンプ等からなる接続端子に破断が発生して半導体素子と外部電気回路との間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は入出力用パッドを直径が１ｍｍ以上の円形形状（平面積が０．７８５ｍｍ２以上の円形形状）とし基体と入出力用パッドとの接合強度を強くするとともに外部電気回路基板の回路導体と入出力用パッドとを接続する半田バンプ等からなる接続端子の量を多くし破断が発生しないようにしている。
【０００７】
【特許文献１】
特開２００２−１６４４６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、基体の下面に形成されている円形形状の入出力パッドの直径が１ｍｍ以上（平面積で０．７８５ｍｍ２以上）であるのに対し、該入出力パッドに接続される第１配線導体のうち基体に設けた貫通孔領域での断面積が通常約０．０７ｍｍ２（直径が０．３ｍｍの円形形状）であり大きく相違（入出力用パッドの平面積が第１配線導体の断面積より１０倍大きい）することから、基体に設けた貫通孔領域での第１配線導体のインピーダンスに比し、入出力パッドのインピーダンスが非常に小さいものとなっている。そのためこの入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの電気信号を伝送させた場合、５〜１０ＧＨｚの電気信号は高周波信号であるためインピーダンスが低い入出力用パッドで反射等を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は入出力用パッドでの高周波の電気信号の反射等を有効に防止し、外部電気回路と半導体素子とを接続する第１配線導体および入出力用パッドでの電気信号の伝送特性を改善した半導体素子収納用パッケージおよび半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、４０ＧＨｚ乃至８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より基体に設けた貫通孔を介し下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続し、かつ外部電気回路に接続端子を介して接続される複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続されているコネクターとを備え、前記コネクターは、前記基体の上面と側面との間の切り欠きに配置されるとともに、前記外囲体の下部が前記基体に当接され、前記下部に対向する前記外囲体の上部が露出しており、前記入出力用パッドの平面積が０．１９６ｍｍ２以下であり、かつ前記接続端子がヤング率を５００ＭＰａ以下としたコア部材と、該コア部材の外表面に被着されている電気抵抗率を２×１０−７Ω・ｍ以下とした被覆材とから形成されていることを特徴とするものである。
【００１１】
また本発明の半導体素子収納用パッケージは、前記接続端子のコア部材がジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種より成り、被覆材が銅、銀、錫、白金、パラジウムの少なくとも一種より成ることを特徴とするものである。
【００１２】
また本発明の半導体素子収納用パッケージは、前記接続端子のコア部材がジビニルベンゼン樹脂から成り、被覆材が銅、銀もしくはこれらの合金から成ることを特徴とするものである。
【００１３】
また本発明の半導体素子収納用パッケージは、前記接続端子の被覆材がコア部材にめっき法により３μｍ乃至１５μｍの厚みに被着させて形成したことを特徴とするものである。
【００１４】
また本発明の半導体素子収納用パッケージは、前記接続端子の被覆材の外表面に、半田が被着されていることを特徴とするものである。
【００１５】
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
【００１６】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の下面に形成される入出力用パッドの平面積を０．１９６ｍｍ２以下とし、基体の貫通孔に形成される第１配線導体の断面積（約０．０７ｍｍ２：直径０．３ｍｍ）に近づけたことから高い周波数において入出力用パッドのインピーダンスと第１配線導体のインピーダンスを近似させることができ、その結果、入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００１７】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、入出力用パッドと外部電気回路とを接続する接続端子をヤング率が５００ＭＰa 以下、具体的にはジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種で形成したコア部材と、該コア部材の外表面に被着され、電気抵抗率が２×１０−７Ω・ｍ以下、具体的には銅、銀、錫、白金、パラジウムの少なくとも一種で形成した被覆材とで構成したことから、外部電気回路基板の回路導体に入出力用パッドを接続端子を介して接続した後、基体と外部電気回路基板に熱が作用し、基体と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生したとしても、その熱応力は接続端子のヤング率が５００ＭＰａ以下と低いコア部材を適度に変形させることによって効果的に吸収・緩和され、その結果、入出力用パッドが基体より剥離したり接続端子に破断が発生することはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を高いものとなすことができる。
【００１８】
また特に前記接続端子のコア部材をジビニルベンゼン樹脂で形成した場合、このジビニルベンゼン樹脂は分子構造が主鎖にベンゼン環を有し、側鎖にＯＨ基等の極性基をもたない構造で、電子が局在しない構造であるため、コア部材を低誘電率（低ε）、低誘電損失（低ｔａｎδ）となし、これによってコア部材の表面に被着されている被覆層を伝って伝送される５〜１０ＧＨｚの高周波の電気信号は減衰が極めて効果的に防止されて低損失で伝送することができる。
【００１９】
また前記端子部材の被覆材を銅、銀もしくはこれらの合金から成るものとした場合、入出力用パッドやグランド用パッドと外部電気回路基板の回路導体とを間に接続端子を配すると共に半田を介して接続する際、半田が接続端子の被覆層の表面に良好に流れて、入出力用パッドやグランド用パッドと接続端子、外部電気回路基板の回路導体と接続端子との半田を介して電気的接続が確実、強固となり、入出力用パッドと外部電気回路基板の回路導体との接続信頼性をより一層高いものとなすことができる。
【００２０】
また前記接続端子の被覆材をコア部材にめっき法により３μｍ乃至１５μｍの厚みに被着させて形成した場合には、被覆材をコア部材に、より効率的にかつ高い生産性をもって被着させることができ、接続端子をより一層効率よく形成することができる。また、被覆材が適度に薄いため、熱応力等の応力による被覆材の機械的な破壊、および被覆材自体のヤング率が増加することに起因する被覆材の機械的な破壊をより効果的に抑止して、被覆材をコア部材に、より一層高信頼性で被着させておくことができ、より外部接続の信頼性を高いものとすることができる。
【００２１】
また前記接続端子の被覆材の外表面に半田を被着させた場合には、入出力用パッドやグランド用パッドと外部電気回路基板の回路導体とを間に接続端子を配すると共に半田を介して接続する際、半田がより一層接続端子の被覆層の表面に良好に流れて、入出力用パッドやグランド用パッドと接続端子、外部電気回路基板の回路導体と接続端子との半田を介して電気的接続が確実、強固となり、入出力用パッドと外部電気回路基板の回路導体との接続信頼性が極めて高いものとなる。
【００２２】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【００２３】
図１は本発明の半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００２４】
前記基体１は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用しシート状に形成してセラミックグリーンシート（セラミック生シート）を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１６００℃の高温で焼成することによって製作される。
【００２５】
また前記基体１は、半導体素子６の搭載部１ａから基体１に設けた貫通孔を介して下面にかけて複数個の第１配線導体２ａおよびグランド配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子６の入出力電極および、接地電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の入出力電極および、接地電極が導電性接続材を介して電気的に接続される。
【００２６】
前記第１配線導体２ａおよびグランド配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、タングステン、モリブデン、マンガン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２７】
更に前記第１配線導体２ａおよびグランド配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路基板１４の所定の信号用や接地用等の回路導体１５に、間に接続端子１２を介し半田１３で接続することにより、半導体素子６の入出力電極および、接地電極が外部電気回路基板１４の回路導体１５と電気的に接続される。
【００２８】
また更に前記基体１は、半導体素子６の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２９】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、タングステン、モリブデン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
【００３０】
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００３１】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材５ａの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体５ｂで取り囲んだ構造である。
【００３２】
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
【００３３】
かくして上述の半導体素子収納用パッケージ７によれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の入出力電極および接地電極を第１配線導体２ａおよびグランド配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００３４】
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板１４の所定の信号用や接地用等の回路導体１５に後述するような接続端子１２を介して接続され、これによって半導体素子６の入出力電極および接地電極は外部電気回路基板１４と電気的に接続される。
【００３５】
なお、入出力用パッド３ａおよびグランド用パッド３ｂの、外部電気回路基板１４の所定の信号用や接地用等の回路導体１５への接続端子１２を介しての接続は、あらかじめ接続端子１２を入出力用パッド３ａおよびグランド用パッド３ｂに半田１３を介して接合しておくとともに、この半田１３を介して接続端子１２を外部電気回路基板１４の回路導体１５に接続することにより行われる。
【００３６】
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００３７】
そしてかかる半導体装置１１は、外部電気回路基板１４から供給される５〜１０ＧＨｚの複数電気信号を入出力用パッド３ａ及び第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、４０〜８０ＧＨｚの電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された４０〜８０ＧＨｚの一つの電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された４０〜８０ＧＨｚの電気信号を５〜１０ＧＨｚの複数の電気信号に変換するとともにこれらの個々の電気信号を第１配線導体２ａ及び入出力用パッド３ａを介して外部電気回路基板１４に供給することとなる。
【００３８】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第１配線導体２ａと外部電気回路基板１４の回路導体１５を接続する入出力用パッド３ａの平面積を０．１９６ｍｍ２以下としておくことが重要である。
【００３９】
前記入出力用パッド３ａの平面積を０．１９６ｍｍ２以下としておくと高い周波数において入出力用パッド３ａのインピーダンスと第１配線導体２ａのインピーダンスが近似し、その結果、入出力用パッド３ａを介して第１配線導体２ａと外部電気回路基板１４の回路導体１５とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッド３ａで大きな反射等を起こすことはなく、伝送特性が極めて優れたものとなすことができる。
【００４０】
なお、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ２を超えると第１配線導体２ａと外部電気回路基板１４の回路導体１５とを入出力用パッド３ａを介して接続した後、５〜１０ＧＨｚの高周波の電気信号が伝送された場合、入出力用パッド３ａで電気信号に反射が発生し伝送特性が大きく劣化してしまう。従って、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ２以下のものに特定される。
【００４１】
また前記入出力用パッド３ａの平面積を０．１９６ｍｍ２以下にする方法としては、金属ペーストを基体１となるグリーンシートに印刷しておくことによって入出力用パッド３ａを形成する際、スクリーン印刷におけるスクリーンマスクの開口を０．１９６ｍｍ２以下としておくことによって行われる。
【００４２】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、図２に示すように、接続端子１２を、ヤング率を５００ＭＰa 以下としたコア部材１２ａと、該コア部材１２ａの外表面に被着されている電気抵抗率を２×１０−７Ω・ｍ以下とした被覆材１２ｂとで形成しておくことが重要である。
【００４３】
前記接続端子１２を、ヤング率が５００ＭＰa 以下のコア部材１２ａと、該コア部材１２ａの外表面に被着されている電気抵抗率が２×１０−７Ω・ｍ以下の被覆材１２ｂで形成すると、外部電気回路基板１４の回路導体１５に入出力用パッド３ａ、グランド用パッド３ｂを間に接続端子１２を介して接続した後、基体１と外部電気回路基板１４に熱が作用し、基体１と外部電気回路基板１４との間に両者の線膨張係数の相違に起因する大きな熱応力が発生したとしても、その熱応力は、接続端子１２を適度に変形させることによって効果的に吸収・緩和され、入出力用パッド３ａの平面積が０．１９６ｍｍ２以下と小さくても、入出力用パッド３ａが基体１より剥離したりすることはほとんどなく、同時に接続端子１２に破断が発生することもなく、これによって半導体素子６と外部電気回路基板１４との接続の信頼性を極めて高いものとなすことができる。このような接続端子１２の変形は、ヤング率が５００ＭＰa以下と低く、変形しやすい部材をコア部材１２ａとしたことにより可能となっている。
【００４４】
また、この場合、被覆材１２ｂの電気抵抗率を２×１０−７Ω・ｍ以下としたことから、電気信号を入出力用パッド３ａから外部電気回路基板１４の回路導体１５に良好に伝送させることができる。
【００４５】
なお、前記コア部材１２ａのヤング率が５００ＭＰa を超えると、コア部材１２ａが高弾性になり、接続端子１２が変形しにくくなる。そのため外部電気回路基板１４の回路導体１５に入出力用パッド３ａ、グランド用パッド３ｂを間に接続端子１２を介して接続した後、基体１と外部電気回路基板１４に熱が作用し、基体１と外部電気回路基板１４との間に両者の線膨張係数の相違に起因する大きな熱応力が発生した際に、その熱応力を効果的に吸収・緩和することができなくなり、その結果、入出力用パッド３ａが基体１より剥離したり、接続端子１２に破断が発生したりして半導体装置１１の外部電気回路基板１４との接続に破壊が生じてしまう。したがって、コア部材１２ａのヤング率は５００ＭＰa 以下とする必要がある。
【００４６】
また、コア部材１２ａのヤング率が１００ＭＰa 未満になると、変形しやすくなりすぎる傾向があり、半導体装置１１の外部電気回路基板１４に対する機械的な接続信頼性が低くなるおそれがあるため、コア部材１２ａのヤング率は、５００ＭＰa以下かつ１００ＭＰa 以上であることが好ましい。
【００４７】
更に前記被覆材１２ｂの電気抵抗率が２×１０−７Ω・ｍを超えると接続端子１２を介して入出力用パッド３ａと外部電気回路基板１４の回路導体１５とを接続させた後、接続端子１２の被覆材１２ｂを通して入出力用パッド３ａと回路導体１５の間に５〜１０ＧＨｚの高周波の電気信号を伝送させた場合、被覆材１２ｂで電気信号が大きく減衰し、高周波特性が大きく劣化してしまう。
【００４８】
したがって、被覆材１２ｂの電気抵抗率は２×１０−７Ω・ｍ以下とする必要がある。
【００４９】
前記ヤング率が５００ＭＰa 以下のコア部材１２ａとしてはジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種が好適に使用され、また電気抵抗率が２×１０−７Ω・ｍ以下の被覆材１２ｂとしては銅、銀、錫、白金、パラジウムの少なくとも一種が好適に使用される。
【００５０】
また特に前記接続端子１２のコア部材１２ａをジビニルベンゼン樹脂で形成した場合、このジビニルベンゼン樹脂は分子構造が主鎖にベンゼン環を有し、側鎖にＯＨ基等の極性基をもたない構造で、電子が局在しない構造であるため、コア部材１２ａを低誘電率（低ε）、低誘電損失（低ｔａｎδ）となし、これによってコア部材１２ａの表面に被着されている被覆層１２ｂを伝って伝送される５〜１０ＧＨｚの高周波の電気信号は減衰が極めて効果的に防止されて低損失で伝送することができ、また被覆材１２ｂを銅、銀もしくはこれらの合金から成るものとした場合、入出力用パッド３ａやグランド用パッド３ｂと外部電気回路基板１４の回路導体１５とを間に接続端子１２を配すると共に半田１３を介して接続する際、半田１３が接続端子１２の被覆層１２ｂの表面に良好に流れて、入出力用パッド３ａやグランド用パッド３ｂと接続端子１２、外部電気回路基板１４の回路導体１５と接続端子１２との半田１３を介して電気的接続が確実、強固となり、入出力用パッド３ａ等と外部電気回路基板１４の回路導体１５との接続信頼性をより一層高いものとなすことができる。
【００５１】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、前記接続端子１２の被覆材１２ｂがコア部材１２ａにめっき法により３μｍ乃至１５μｍの厚みに被着させて形成されているものであることが好ましい。
【００５２】
前記被覆材１２ｂをコア部材１２ａの表面にめっき法により被着させるには、例えば、球状等の所定の形状に成形した多数のコア部材１２ａの表面を化学的、機械的に粗化し、次ぎにこの粗面に無電解法により一括してめっき層を被着させることによって行うことができる。この場合、被覆材１２ｂがコア部材１２ａの表面に簡単、かつ均一、強固に被着させることができ、その結果、接続端子１２をより効率的にかつ高い生産性をもって形成することができる。
【００５３】
また、このときの被覆層１２ｂの厚みを３μｍ乃至１５μｍとしておくことにより、３μｍ以下で発生する被覆材１２ｂの応力による破壊および１５μｍ以上で発生する被覆材１２ｂ自体のヤング率が増加することに起因する破壊を抑止することができ、より一層長期にわたって入出力用パッド３ａと外部電気回路基板１４の回路導体１５との接続を維持することが可能な、外部接続の信頼性に極めて優れた接続端子１２となすことができる。
【００５４】
この場合、被覆材１２ｂの厚みが３μｍ未満では、被覆材１２ｂが薄く機械的強度が小さいため、熱応力等の応力により、被覆材１２ｂに機械的破壊が生じやすくなる傾向がある。
【００５５】
また被覆材１２ｂの厚みが１５μｍを超えると、被覆材１２ｂ自体のヤング率が高くなるため、被覆材１２ｂに内在する応力等による機械的破壊が生じやすくなる傾向がある。
【００５６】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、前記接続端子１２の被覆材１２ｂの外表面に、半田１３が被着されていることが好ましい。
【００５７】
前記接続端子１２の被覆材１２ｂの外表面に、半田１３を被着させておくと、この半田１３により、接続端子１２を入出力用パッド３ａおよびグランド用パッド３ｂに容易かつ強固に接合させておくことができるとともに、この半田１３を介して、接続端子１２を外部電気回路基板１４に容易かつ確実に接続することができ、入出力用パッド３ａと外部電気回路基板１４の回路導体１５との接続をより一層強固なものとし、半導体素子収納用パッケージおよび半導体装置として、より一層外部接続等の信頼性に優れた、高信頼性のものとすることができる。
【００５８】
このような半田１３としては、錫−鉛共昌半田、錫−銀系、錫−銀−銅系等の鉛フリー半田、鉛−錫系等の高融点半田等を用いることができる。
【００５９】
また、半田１３を接続端子１２の外表面に被着させる方法としては、半田ペーストを塗布した後、リフロー加熱する等の方法を用いることができる。
【００６０】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００６１】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の下面に形成される入出力用パッドの平面積を０．１９６ｍｍ２以下とし、基体の貫通孔に形成される第１配線導体の断面積（約０．０７ｍｍ２：直径０．３ｍｍ）に近づけたことから高い周波数において入出力用パッドのインピーダンスと第１配線導体のインピーダンスを近似させることができ、その結果、入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００６２】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、入出力用パッドと外部電気回路とを接続する接続端子をヤング率が５００ＭＰa 以下、具体的にはジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種で形成したコア部材と、該コア部材の外表面に被着され、電気抵抗率が２×１０−７Ω・ｍ以下、具体的には銅、銀、錫、白金、パラジウムの少なくとも一種で形成した被覆材とで構成したことから、外部電気回路基板の回路導体に入出力用パッドを接続端子を介して接続した後、基体と外部電気回路基板に熱が作用し、基体と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生したとしても、その熱応力は接続端子のヤング率が５００ＭＰａ以下と低いコア部材を適度に変形させることによって効果的に吸収・緩和され、その結果、入出力用パッドが基体より剥離したり接続端子に破断が発生することはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を高いものとなすことができる。
【００６３】
また特に前記接続端子のコア部材をジビニルベンゼン樹脂で形成した場合、このジビニルベンゼン樹脂は分子構造が主鎖にベンゼン環を有し、側鎖にＯＨ基等の極性基をもたない構造で、電子が局在しない構造であるため、コア部材を低誘電率（低ε）、低誘電損失（低ｔａｎδ）となし、これによってコア部材の表面に被着されている被覆層を伝って伝送される５〜１０ＧＨｚの高周波の電気信号は減衰が極めて効果的に防止されて低損失で伝送することができる。
【００６４】
また前記端子部材の被覆材を銅、銀もしくはこれらの合金から成るものとした場合、入出力用パッドやグランド用パッドと外部電気回路基板の回路導体とを間に接続端子を配すると共に半田を介して接続する際、半田が接続端子の被覆層の表面に良好に流れて、入出力用パッドやグランド用パッドと接続端子、外部電気回路基板の回路導体と接続端子との半田を介して電気的接続が確実、強固となり、入出力用パッドと外部電気回路基板の回路導体との接続信頼性をより一層高いものとなすことができる。
【００６５】
また前記接続端子の被覆材をコア部材にめっき法により３μｍ乃至１５μｍの厚みに被着させて形成した場合には、被覆材をコア部材に、より効率的にかつ高い生産性をもって被着させることができ、接続端子をより一層効率よく形成することができる。また、被覆材が適度に薄いため、熱応力等の応力による被覆材の機械的な破壊、および被覆材自体のヤング率が増加することに起因する被覆材の機械的な破壊をより効果的に抑止して、被覆材をコア部材に、より一層高信頼性で被着させておくことができ、より外部接続の信頼性を高いものとすることができる。
【００６６】
また前記接続端子の被覆材の外表面に半田を被着させた場合には、入出力用パッドやグランド用パッドと外部電気回路基板の回路導体とを間に接続端子を配すると共に半田を介して接続する際、半田がより一層接続端子の被覆層の表面に良好に流れて、入出力用パッドやグランド用パッドと接続端子、外部電気回路基板の回路導体と接続端子との半田を介して電気的接続が確実、強固となり、入出力用パッドと外部電気回路基板の回路導体との接続信頼性が極めて高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の要部拡大断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
１２・・・・接続端子
１２ａ・・・コア部材
１２ｂ・・・被覆材
１３・・・・半田
１４・・・・外部電気回路基板
１５・・・・回路導体
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン等の金属材料から成り、基体の半導体素子搭載部から基体に設けた貫通孔を介し下面にかけて被着導出された複数の入出力配線導体（第１配線導体）およびグランド配線導体と、この各配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力配線導体（第２配線導体）と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力配線導体（第２配線導体）に接続され、他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力配線導体（第１配線導体）、グランド配線導体および出入力配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等から成る接続端子を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から入出力用パッド及び第１配線導体を介して入力される５〜１０ＧＨｚの複数の電気信号は半導体素子で合成されて４０〜８０ＧＨｚの一つの電気信号となり、この４０〜８０ＧＨｚの電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された４０〜８０ＧＨｚの電気信号は半導体素子で５〜１０ＧＨｚの複数の電気信号に変換され、各々の５〜１０ＧＨｚの電気信号は第１配線導体及び入出力用パッドを介して外部電気回路に伝送されることとなる。
【０００６】
また前記酸化アルミニウム質焼結体やムライト質焼結体等から成る基体はその線膨張係数が４×１０−６／℃〜７．５×１０−６／℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂材で形成されており、その線膨張係数は約１５×１０−６／℃程度であり、大きく相違することから外部電気回路基板の回路導体に入出力用パッドを半田バンプ等から成る接続端子を介して接続した後、基体と外部電気回路基板に熱が作用すると基体と外部電気回路基板の熱膨張量の相違に起因して大きな応力が発生しこの応力によって入出力用パッドが基体より剥離したり、半田バンプ等からなる接続端子に破断が発生して半導体素子と外部電気回路との間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は入出力用パッドを直径が１ｍｍ以上の円形形状（平面積が０．７８５ｍｍ２以上の円形形状）とし基体と入出力用パッドとの接合強度を強くするとともに外部電気回路基板の回路導体と入出力用パッドとを接続する半田バンプ等からなる接続端子の量を多くし破断が発生しないようにしている。
【０００７】
【特許文献１】
特開２００２−１６４４６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、基体の下面に形成されている円形形状の入出力パッドの直径が１ｍｍ以上（平面積で０．７８５ｍｍ２以上）であるのに対し、該入出力パッドに接続される第１配線導体のうち基体に設けた貫通孔領域での断面積が通常約０．０７ｍｍ２（直径が０．３ｍｍの円形形状）であり大きく相違（入出力用パッドの平面積が第１配線導体の断面積より１０倍大きい）することから、基体に設けた貫通孔領域での第１配線導体のインピーダンスに比し、入出力パッドのインピーダンスが非常に小さいものとなっている。そのためこの入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの電気信号を伝送させた場合、５〜１０ＧＨｚの電気信号は高周波信号であるためインピーダンスが低い入出力用パッドで反射等を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は入出力用パッドでの高周波の電気信号の反射等を有効に防止し、外部電気回路と半導体素子とを接続する第１配線導体および入出力用パッドでの電気信号の伝送特性を改善した半導体素子収納用パッケージおよび半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、４０ＧＨｚ乃至８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より基体に設けた貫通孔を介し下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続し、かつ外部電気回路に接続端子を介して接続される複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続されているコネクターとを備え、前記コネクターは、前記基体の上面と側面との間の切り欠きに配置されるとともに、前記外囲体の下部が前記基体に当接され、前記下部に対向する前記外囲体の上部が露出しており、前記入出力用パッドの平面積が０．１９６ｍｍ２以下であり、かつ前記接続端子がヤング率を５００ＭＰａ以下としたコア部材と、該コア部材の外表面に被着されている電気抵抗率を２×１０−７Ω・ｍ以下とした被覆材とから形成されていることを特徴とするものである。
【００１１】
また本発明の半導体素子収納用パッケージは、前記接続端子のコア部材がジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種より成り、被覆材が銅、銀、錫、白金、パラジウムの少なくとも一種より成ることを特徴とするものである。
【００１２】
また本発明の半導体素子収納用パッケージは、前記接続端子のコア部材がジビニルベンゼン樹脂から成り、被覆材が銅、銀もしくはこれらの合金から成ることを特徴とするものである。
【００１３】
また本発明の半導体素子収納用パッケージは、前記接続端子の被覆材がコア部材にめっき法により３μｍ乃至１５μｍの厚みに被着させて形成したことを特徴とするものである。
【００１４】
また本発明の半導体素子収納用パッケージは、前記接続端子の被覆材の外表面に、半田が被着されていることを特徴とするものである。
【００１５】
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
【００１６】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の下面に形成される入出力用パッドの平面積を０．１９６ｍｍ２以下とし、基体の貫通孔に形成される第１配線導体の断面積（約０．０７ｍｍ２：直径０．３ｍｍ）に近づけたことから高い周波数において入出力用パッドのインピーダンスと第１配線導体のインピーダンスを近似させることができ、その結果、入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００１７】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、入出力用パッドと外部電気回路とを接続する接続端子をヤング率が５００ＭＰa 以下、具体的にはジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種で形成したコア部材と、該コア部材の外表面に被着され、電気抵抗率が２×１０−７Ω・ｍ以下、具体的には銅、銀、錫、白金、パラジウムの少なくとも一種で形成した被覆材とで構成したことから、外部電気回路基板の回路導体に入出力用パッドを接続端子を介して接続した後、基体と外部電気回路基板に熱が作用し、基体と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生したとしても、その熱応力は接続端子のヤング率が５００ＭＰａ以下と低いコア部材を適度に変形させることによって効果的に吸収・緩和され、その結果、入出力用パッドが基体より剥離したり接続端子に破断が発生することはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を高いものとなすことができる。
【００１８】
また特に前記接続端子のコア部材をジビニルベンゼン樹脂で形成した場合、このジビニルベンゼン樹脂は分子構造が主鎖にベンゼン環を有し、側鎖にＯＨ基等の極性基をもたない構造で、電子が局在しない構造であるため、コア部材を低誘電率（低ε）、低誘電損失（低ｔａｎδ）となし、これによってコア部材の表面に被着されている被覆層を伝って伝送される５〜１０ＧＨｚの高周波の電気信号は減衰が極めて効果的に防止されて低損失で伝送することができる。
【００１９】
また前記端子部材の被覆材を銅、銀もしくはこれらの合金から成るものとした場合、入出力用パッドやグランド用パッドと外部電気回路基板の回路導体とを間に接続端子を配すると共に半田を介して接続する際、半田が接続端子の被覆層の表面に良好に流れて、入出力用パッドやグランド用パッドと接続端子、外部電気回路基板の回路導体と接続端子との半田を介して電気的接続が確実、強固となり、入出力用パッドと外部電気回路基板の回路導体との接続信頼性をより一層高いものとなすことができる。
【００２０】
また前記接続端子の被覆材をコア部材にめっき法により３μｍ乃至１５μｍの厚みに被着させて形成した場合には、被覆材をコア部材に、より効率的にかつ高い生産性をもって被着させることができ、接続端子をより一層効率よく形成することができる。また、被覆材が適度に薄いため、熱応力等の応力による被覆材の機械的な破壊、および被覆材自体のヤング率が増加することに起因する被覆材の機械的な破壊をより効果的に抑止して、被覆材をコア部材に、より一層高信頼性で被着させておくことができ、より外部接続の信頼性を高いものとすることができる。
【００２１】
また前記接続端子の被覆材の外表面に半田を被着させた場合には、入出力用パッドやグランド用パッドと外部電気回路基板の回路導体とを間に接続端子を配すると共に半田を介して接続する際、半田がより一層接続端子の被覆層の表面に良好に流れて、入出力用パッドやグランド用パッドと接続端子、外部電気回路基板の回路導体と接続端子との半田を介して電気的接続が確実、強固となり、入出力用パッドと外部電気回路基板の回路導体との接続信頼性が極めて高いものとなる。
【００２２】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【００２３】
図１は本発明の半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００２４】
前記基体１は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用しシート状に形成してセラミックグリーンシート（セラミック生シート）を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１６００℃の高温で焼成することによって製作される。
【００２５】
また前記基体１は、半導体素子６の搭載部１ａから基体１に設けた貫通孔を介して下面にかけて複数個の第１配線導体２ａおよびグランド配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子６の入出力電極および、接地電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の入出力電極および、接地電極が導電性接続材を介して電気的に接続される。
【００２６】
前記第１配線導体２ａおよびグランド配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、タングステン、モリブデン、マンガン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２７】
更に前記第１配線導体２ａおよびグランド配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路基板１４の所定の信号用や接地用等の回路導体１５に、間に接続端子１２を介し半田１３で接続することにより、半導体素子６の入出力電極および、接地電極が外部電気回路基板１４の回路導体１５と電気的に接続される。
【００２８】
また更に前記基体１は、半導体素子６の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２９】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、タングステン、モリブデン等の金属材料から成り、例えばタングステンから成る場合であれば、タングステン粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
【００３０】
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００３１】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材５ａの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体５ｂで取り囲んだ構造である。
【００３２】
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
【００３３】
かくして上述の半導体素子収納用パッケージ７によれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の入出力電極および接地電極を第１配線導体２ａおよびグランド配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００３４】
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板１４の所定の信号用や接地用等の回路導体１５に後述するような接続端子１２を介して接続され、これによって半導体素子６の入出力電極および接地電極は外部電気回路基板１４と電気的に接続される。
【００３５】
なお、入出力用パッド３ａおよびグランド用パッド３ｂの、外部電気回路基板１４の所定の信号用や接地用等の回路導体１５への接続端子１２を介しての接続は、あらかじめ接続端子１２を入出力用パッド３ａおよびグランド用パッド３ｂに半田１３を介して接合しておくとともに、この半田１３を介して接続端子１２を外部電気回路基板１４の回路導体１５に接続することにより行われる。
【００３６】
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００３７】
そしてかかる半導体装置１１は、外部電気回路基板１４から供給される５〜１０ＧＨｚの複数電気信号を入出力用パッド３ａ及び第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、４０〜８０ＧＨｚの電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された４０〜８０ＧＨｚの一つの電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された４０〜８０ＧＨｚの電気信号を５〜１０ＧＨｚの複数の電気信号に変換するとともにこれらの個々の電気信号を第１配線導体２ａ及び入出力用パッド３ａを介して外部電気回路基板１４に供給することとなる。
【００３８】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第１配線導体２ａと外部電気回路基板１４の回路導体１５を接続する入出力用パッド３ａの平面積を０．１９６ｍｍ２以下としておくことが重要である。
【００３９】
前記入出力用パッド３ａの平面積を０．１９６ｍｍ２以下としておくと高い周波数において入出力用パッド３ａのインピーダンスと第１配線導体２ａのインピーダンスが近似し、その結果、入出力用パッド３ａを介して第１配線導体２ａと外部電気回路基板１４の回路導体１５とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッド３ａで大きな反射等を起こすことはなく、伝送特性が極めて優れたものとなすことができる。
【００４０】
なお、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ２を超えると第１配線導体２ａと外部電気回路基板１４の回路導体１５とを入出力用パッド３ａを介して接続した後、５〜１０ＧＨｚの高周波の電気信号が伝送された場合、入出力用パッド３ａで電気信号に反射が発生し伝送特性が大きく劣化してしまう。従って、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ２以下のものに特定される。
【００４１】
また前記入出力用パッド３ａの平面積を０．１９６ｍｍ２以下にする方法としては、金属ペーストを基体１となるグリーンシートに印刷しておくことによって入出力用パッド３ａを形成する際、スクリーン印刷におけるスクリーンマスクの開口を０．１９６ｍｍ２以下としておくことによって行われる。
【００４２】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、図２に示すように、接続端子１２を、ヤング率を５００ＭＰa 以下としたコア部材１２ａと、該コア部材１２ａの外表面に被着されている電気抵抗率を２×１０−７Ω・ｍ以下とした被覆材１２ｂとで形成しておくことが重要である。
【００４３】
前記接続端子１２を、ヤング率が５００ＭＰa 以下のコア部材１２ａと、該コア部材１２ａの外表面に被着されている電気抵抗率が２×１０−７Ω・ｍ以下の被覆材１２ｂで形成すると、外部電気回路基板１４の回路導体１５に入出力用パッド３ａ、グランド用パッド３ｂを間に接続端子１２を介して接続した後、基体１と外部電気回路基板１４に熱が作用し、基体１と外部電気回路基板１４との間に両者の線膨張係数の相違に起因する大きな熱応力が発生したとしても、その熱応力は、接続端子１２を適度に変形させることによって効果的に吸収・緩和され、入出力用パッド３ａの平面積が０．１９６ｍｍ２以下と小さくても、入出力用パッド３ａが基体１より剥離したりすることはほとんどなく、同時に接続端子１２に破断が発生することもなく、これによって半導体素子６と外部電気回路基板１４との接続の信頼性を極めて高いものとなすことができる。このような接続端子１２の変形は、ヤング率が５００ＭＰa以下と低く、変形しやすい部材をコア部材１２ａとしたことにより可能となっている。
【００４４】
また、この場合、被覆材１２ｂの電気抵抗率を２×１０−７Ω・ｍ以下としたことから、電気信号を入出力用パッド３ａから外部電気回路基板１４の回路導体１５に良好に伝送させることができる。
【００４５】
なお、前記コア部材１２ａのヤング率が５００ＭＰa を超えると、コア部材１２ａが高弾性になり、接続端子１２が変形しにくくなる。そのため外部電気回路基板１４の回路導体１５に入出力用パッド３ａ、グランド用パッド３ｂを間に接続端子１２を介して接続した後、基体１と外部電気回路基板１４に熱が作用し、基体１と外部電気回路基板１４との間に両者の線膨張係数の相違に起因する大きな熱応力が発生した際に、その熱応力を効果的に吸収・緩和することができなくなり、その結果、入出力用パッド３ａが基体１より剥離したり、接続端子１２に破断が発生したりして半導体装置１１の外部電気回路基板１４との接続に破壊が生じてしまう。したがって、コア部材１２ａのヤング率は５００ＭＰa 以下とする必要がある。
【００４６】
また、コア部材１２ａのヤング率が１００ＭＰa 未満になると、変形しやすくなりすぎる傾向があり、半導体装置１１の外部電気回路基板１４に対する機械的な接続信頼性が低くなるおそれがあるため、コア部材１２ａのヤング率は、５００ＭＰa以下かつ１００ＭＰa 以上であることが好ましい。
【００４７】
更に前記被覆材１２ｂの電気抵抗率が２×１０−７Ω・ｍを超えると接続端子１２を介して入出力用パッド３ａと外部電気回路基板１４の回路導体１５とを接続させた後、接続端子１２の被覆材１２ｂを通して入出力用パッド３ａと回路導体１５の間に５〜１０ＧＨｚの高周波の電気信号を伝送させた場合、被覆材１２ｂで電気信号が大きく減衰し、高周波特性が大きく劣化してしまう。
【００４８】
したがって、被覆材１２ｂの電気抵抗率は２×１０−７Ω・ｍ以下とする必要がある。
【００４９】
前記ヤング率が５００ＭＰa 以下のコア部材１２ａとしてはジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種が好適に使用され、また電気抵抗率が２×１０−７Ω・ｍ以下の被覆材１２ｂとしては銅、銀、錫、白金、パラジウムの少なくとも一種が好適に使用される。
【００５０】
また特に前記接続端子１２のコア部材１２ａをジビニルベンゼン樹脂で形成した場合、このジビニルベンゼン樹脂は分子構造が主鎖にベンゼン環を有し、側鎖にＯＨ基等の極性基をもたない構造で、電子が局在しない構造であるため、コア部材１２ａを低誘電率（低ε）、低誘電損失（低ｔａｎδ）となし、これによってコア部材１２ａの表面に被着されている被覆層１２ｂを伝って伝送される５〜１０ＧＨｚの高周波の電気信号は減衰が極めて効果的に防止されて低損失で伝送することができ、また被覆材１２ｂを銅、銀もしくはこれらの合金から成るものとした場合、入出力用パッド３ａやグランド用パッド３ｂと外部電気回路基板１４の回路導体１５とを間に接続端子１２を配すると共に半田１３を介して接続する際、半田１３が接続端子１２の被覆層１２ｂの表面に良好に流れて、入出力用パッド３ａやグランド用パッド３ｂと接続端子１２、外部電気回路基板１４の回路導体１５と接続端子１２との半田１３を介して電気的接続が確実、強固となり、入出力用パッド３ａ等と外部電気回路基板１４の回路導体１５との接続信頼性をより一層高いものとなすことができる。
【００５１】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、前記接続端子１２の被覆材１２ｂがコア部材１２ａにめっき法により３μｍ乃至１５μｍの厚みに被着させて形成されているものであることが好ましい。
【００５２】
前記被覆材１２ｂをコア部材１２ａの表面にめっき法により被着させるには、例えば、球状等の所定の形状に成形した多数のコア部材１２ａの表面を化学的、機械的に粗化し、次ぎにこの粗面に無電解法により一括してめっき層を被着させることによって行うことができる。この場合、被覆材１２ｂがコア部材１２ａの表面に簡単、かつ均一、強固に被着させることができ、その結果、接続端子１２をより効率的にかつ高い生産性をもって形成することができる。
【００５３】
また、このときの被覆層１２ｂの厚みを３μｍ乃至１５μｍとしておくことにより、３μｍ以下で発生する被覆材１２ｂの応力による破壊および１５μｍ以上で発生する被覆材１２ｂ自体のヤング率が増加することに起因する破壊を抑止することができ、より一層長期にわたって入出力用パッド３ａと外部電気回路基板１４の回路導体１５との接続を維持することが可能な、外部接続の信頼性に極めて優れた接続端子１２となすことができる。
【００５４】
この場合、被覆材１２ｂの厚みが３μｍ未満では、被覆材１２ｂが薄く機械的強度が小さいため、熱応力等の応力により、被覆材１２ｂに機械的破壊が生じやすくなる傾向がある。
【００５５】
また被覆材１２ｂの厚みが１５μｍを超えると、被覆材１２ｂ自体のヤング率が高くなるため、被覆材１２ｂに内在する応力等による機械的破壊が生じやすくなる傾向がある。
【００５６】
また本発明の半導体素子収納用パッケージおよび半導体装置においては、前記接続端子１２の被覆材１２ｂの外表面に、半田１３が被着されていることが好ましい。
【００５７】
前記接続端子１２の被覆材１２ｂの外表面に、半田１３を被着させておくと、この半田１３により、接続端子１２を入出力用パッド３ａおよびグランド用パッド３ｂに容易かつ強固に接合させておくことができるとともに、この半田１３を介して、接続端子１２を外部電気回路基板１４に容易かつ確実に接続することができ、入出力用パッド３ａと外部電気回路基板１４の回路導体１５との接続をより一層強固なものとし、半導体素子収納用パッケージおよび半導体装置として、より一層外部接続等の信頼性に優れた、高信頼性のものとすることができる。
【００５８】
このような半田１３としては、錫−鉛共昌半田、錫−銀系、錫−銀−銅系等の鉛フリー半田、鉛−錫系等の高融点半田等を用いることができる。
【００５９】
また、半田１３を接続端子１２の外表面に被着させる方法としては、半田ペーストを塗布した後、リフロー加熱する等の方法を用いることができる。
【００６０】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００６１】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、基体の下面に形成される入出力用パッドの平面積を０．１９６ｍｍ２以下とし、基体の貫通孔に形成される第１配線導体の断面積（約０．０７ｍｍ２：直径０．３ｍｍ）に近づけたことから高い周波数において入出力用パッドのインピーダンスと第１配線導体のインピーダンスを近似させることができ、その結果、入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００６２】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、入出力用パッドと外部電気回路とを接続する接続端子をヤング率が５００ＭＰa 以下、具体的にはジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種で形成したコア部材と、該コア部材の外表面に被着され、電気抵抗率が２×１０−７Ω・ｍ以下、具体的には銅、銀、錫、白金、パラジウムの少なくとも一種で形成した被覆材とで構成したことから、外部電気回路基板の回路導体に入出力用パッドを接続端子を介して接続した後、基体と外部電気回路基板に熱が作用し、基体と外部電気回路基板との間に両者の線膨張係数の相違に起因する大きな熱応力が発生したとしても、その熱応力は接続端子のヤング率が５００ＭＰａ以下と低いコア部材を適度に変形させることによって効果的に吸収・緩和され、その結果、入出力用パッドが基体より剥離したり接続端子に破断が発生することはほとんどなく、これによって半導体素子と外部電気回路との接続の信頼性を高いものとなすことができる。
【００６３】
また特に前記接続端子のコア部材をジビニルベンゼン樹脂で形成した場合、このジビニルベンゼン樹脂は分子構造が主鎖にベンゼン環を有し、側鎖にＯＨ基等の極性基をもたない構造で、電子が局在しない構造であるため、コア部材を低誘電率（低ε）、低誘電損失（低ｔａｎδ）となし、これによってコア部材の表面に被着されている被覆層を伝って伝送される５〜１０ＧＨｚの高周波の電気信号は減衰が極めて効果的に防止されて低損失で伝送することができる。
【００６４】
また前記端子部材の被覆材を銅、銀もしくはこれらの合金から成るものとした場合、入出力用パッドやグランド用パッドと外部電気回路基板の回路導体とを間に接続端子を配すると共に半田を介して接続する際、半田が接続端子の被覆層の表面に良好に流れて、入出力用パッドやグランド用パッドと接続端子、外部電気回路基板の回路導体と接続端子との半田を介して電気的接続が確実、強固となり、入出力用パッドと外部電気回路基板の回路導体との接続信頼性をより一層高いものとなすことができる。
【００６５】
また前記接続端子の被覆材をコア部材にめっき法により３μｍ乃至１５μｍの厚みに被着させて形成した場合には、被覆材をコア部材に、より効率的にかつ高い生産性をもって被着させることができ、接続端子をより一層効率よく形成することができる。また、被覆材が適度に薄いため、熱応力等の応力による被覆材の機械的な破壊、および被覆材自体のヤング率が増加することに起因する被覆材の機械的な破壊をより効果的に抑止して、被覆材をコア部材に、より一層高信頼性で被着させておくことができ、より外部接続の信頼性を高いものとすることができる。
【００６６】
また前記接続端子の被覆材の外表面に半田を被着させた場合には、入出力用パッドやグランド用パッドと外部電気回路基板の回路導体とを間に接続端子を配すると共に半田を介して接続する際、半田がより一層接続端子の被覆層の表面に良好に流れて、入出力用パッドやグランド用パッドと接続端子、外部電気回路基板の回路導体と接続端子との半田を介して電気的接続が確実、強固となり、入出力用パッドと外部電気回路基板の回路導体との接続信頼性が極めて高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の要部拡大断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
１２・・・・接続端子
１２ａ・・・コア部材
１２ｂ・・・被覆材
１３・・・・半田
１４・・・・外部電気回路基板
１５・・・・回路導体
Claims (6)
- ４０ＧＨｚ乃至８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より基体に設けた貫通孔を介し下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続し、かつ外部電気回路に接続端子を介して接続される複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続されているコネクターとを備え、前記コネクターは、前記基体の上面と側面との間の切り欠きに配置されるとともに、前記外囲体の下部が前記基体に当接され、前記下部に対向する前記外囲体の上部が露出しており、前記入出力用パッドの平面積が０．１９６ｍｍ２以下であり、前記接続端子がヤング率を５００ＭＰａ以下としたコア部材と、該コア部材の外表面に被着されている電気抵抗率を２×１０−７Ω・ｍ以下とした被覆材とから形成されていることを特徴とする半導体素子収納用パッケージ。
- 前記接続端子のコア部材がジビニルベンゼン樹脂、シリコン樹脂、エポキシ樹脂の少なくとも一種より成り、被覆材が銅、銀、錫、白金、パラジウムの少なくとも一種より成ることを特徴とする請求項１に記載の半導体素子収納用パッケージ。
- 前記接続端子のコア部材がジビニルベンゼン樹脂から成り、被覆材が銅、銀もしくはこれらの合金から成ることを特徴とする請求項１に記載の半導体素子収納用パッケージ。
- 前記接続端子の被覆材がコア部材にめっき法により３μｍ乃至１５μｍ の厚みに被着させて形成したことを特徴とする請求項３に記載の半導体素子収納用パッケージ。
- 前記接続端子の被覆材の外表面に、半田が被着されていることを特徴とする請求項１乃至４に記載の半導体素子収納用パッケージ。
- 請求項１乃至５に記載の半導体素子収納用パッケージと、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183148A JP4077770B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183148A JP4077770B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019729A JP2005019729A (ja) | 2005-01-20 |
| JP4077770B2 true JP4077770B2 (ja) | 2008-04-23 |
Family
ID=34183331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003183148A Expired - Fee Related JP4077770B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4077770B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5527722B2 (ja) * | 2009-05-13 | 2014-06-25 | エスアイアイ・クリスタルテクノロジー株式会社 | 電子装置 |
| TW201110275A (en) * | 2009-05-13 | 2011-03-16 | Seiko Instr Inc | Electronic component, manufacturing method for electronic component, and electronic device |
| SG11201703892PA (en) | 2014-12-09 | 2017-06-29 | Intel Corp | Microelectronic substrates having copper alloy conductive route structures |
| JP7308660B2 (ja) * | 2019-05-27 | 2023-07-14 | 東京エレクトロン株式会社 | 中間接続部材及び検査装置 |
-
2003
- 2003-06-26 JP JP2003183148A patent/JP4077770B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005019729A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652466A (en) | Package for a semiconductor element | |
| JP2003068928A (ja) | 高周波用配線基板の実装構造 | |
| JP4077770B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4303564B2 (ja) | 半導体装置 | |
| JP3847247B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3780514B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847239B2 (ja) | 半導体装置 | |
| JP4349881B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4480390B2 (ja) | 半導体装置の実装構造 | |
| JP3847250B2 (ja) | 半導体装置の実装構造 | |
| JP3722796B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722793B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4291113B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847249B2 (ja) | 半導体装置 | |
| JP3811460B2 (ja) | 半導体装置 | |
| JP3808423B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4077769B2 (ja) | 半導体装置 | |
| JP3679090B2 (ja) | 半導体装置 | |
| JP3878901B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP4002540B2 (ja) | 半導体装置 | |
| JP3811447B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2004259769A (ja) | 半導体装置 | |
| JP3808421B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847237B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |