JP2003068928A - 高周波用配線基板の実装構造 - Google Patents

高周波用配線基板の実装構造

Info

Publication number
JP2003068928A
JP2003068928A JP2001258376A JP2001258376A JP2003068928A JP 2003068928 A JP2003068928 A JP 2003068928A JP 2001258376 A JP2001258376 A JP 2001258376A JP 2001258376 A JP2001258376 A JP 2001258376A JP 2003068928 A JP2003068928 A JP 2003068928A
Authority
JP
Japan
Prior art keywords
wiring board
frequency
high frequency
conductive connecting
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001258376A
Other languages
English (en)
Inventor
Takayuki Shirasaki
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001258376A priority Critical patent/JP2003068928A/ja
Priority to US10/228,163 priority patent/US6664874B2/en
Publication of JP2003068928A publication Critical patent/JP2003068928A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 導電性接続部材と高周波用配線基板の内部の
接地層との浮遊容量を低減するために導電性接続部材を
小さくすると、導電性接続部材の高周波用配線基板の下
面に平行な断面方向においては誘導成分が著しく増加
し、インピーダンスが急激に変化する結果、特に30ＧＨ
ｚ以上の高周波信号の伝送特性が劣化するという問題点
があった。 【解決手段】 高周波用配線基板１の高周波信号用電極
パッド４ａに接続される導電性接続部材３ａと、これに
隣接する接地用電極パッド４ｂに接続された導電性接続
部材３ｂとの間隔をＡとし、これら導電性接続部材３の
高周波用配線基板１の下面に平行な断面における直径を
ＢとしたときＡ／Ｂ≧２であり、かつ高周波用配線基板
１の下面と外部電気回路基板６の上面との間隔Ｌ１が高
周波半導体素子２が処理する高周波信号の波長の16分の
１以下である高周波用配線基板１の実装構造である。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、30ＧＨｚ以上のミ
リ波帯の高周波信号を伝送する高周波用配線基板の実装
構造に関し、特に外部電気回路基板との接続部における
高周波信号の伝送特性を改善した高周波用配線基板の実
装構造に関するものである。
【０００２】
【従来の技術】従来、高周波信号を伝送する高周波用配
線基板の実装構造は、外部電気回路基板との電気的接続
をリード端子で行なうタイプが主流であったが、高周波
信号のさらなる高周波化に対し接続部での伝送損失を少
なくするために、外部電気回路基板との接続部の長さを
より短くすることが必要になり、そのためリード端子に
代えて高周波用配線基板の下面に電極パッドを設け、こ
れを半田等の導電性接続部材を用いて外部電気回路基板
の上面の接続パッドと接続する表面実装型のチップスケ
ールパッケージ（ＣＳＰ）やボールグリッドアレイ（Ｂ
ＧＡ）タイプのパッケージの採用が進められている。
【０００３】これら表面実装型の実装構造を有する高周
波用配線基板は、例えば酸化アルミニウム質焼結体やガ
ラスセラミックス焼結体等から成る絶縁基板とタングス
テンや銅等の金属材料から成る配線導体とから構成さ
れ、その高周波用配線基板の上面および／または下面に
高周波半導体素子をワイヤボンディング実装法やフリッ
プチップ実装法等を用いて搭載し、高周波用配線基板の
配線導体と高周波半導体素子の電極とを電気的に接続さ
せることにより半導体装置と成る。
【０００４】この高周波用配線基板は内部に配線導体を
有し、その配線導体は、高周波用配線基板の上面および
／または下面に形成された高周波半導体素子用電極パッ
ドから高周波用配線基板の下面に形成された電極パッド
まで配設される。そして、この半導体装置は、高周波用
配線基板の下面に形成された電極パッドが導電性接続部
材を用いて外部電気回路基板の接続パッドと物理的およ
び電気的に接合されることにより、外部電気回路基板に
実装される。
【０００５】この高周波用配線基板の実装構造において
は、通常、安定した電気導通を確保し、また同様に安定
した物理的接続を確保するために、できるだけ大きな直
径をもつ電極パッドおよび導電性接続部材が必要とされ
る。その大きさは、高周波用配線基板の大きさと電極パ
ッド数から規定される電極パッドの間隔、すなわち、高
周波信号用電極パッドに接続される導電性接続部材と、
これに隣接する接地用電極パッドに接続された導電性接
続部材との間隔とも関連があり、一般的に、電極パッド
の間隔が1.0ｍｍの場合は電極パッドの直径は0.7ｍｍ、
導電性接続部材の高周波用配線基板の下面に平行な断面
における直径は0.8ｍｍであり、また電極パッド間隔が
0.8ｍｍの場合は電極パッドの直径は0.5ｍｍ、導電性接
続部材の高周波用配線基板の下面に平行な断面における
直径は0.6ｍｍである。
【０００６】従来、高周波半導体素子の周波数は10ＧＨ
ｚ未満が主流であったが、近年、高周波半導体素子の動
作速度の高速化・高周波化に伴い、10ＧＨｚ以上の高周
波信号を効率良く伝送する高周波用配線基板の実装構造
が求められている。
【０００７】これに対し、上記従来の高周波用配線基板
の実装構造では、高周波用配線基板がその内部に有する
接地層と表面の電極パッドとの間での高い浮遊容量によ
ってインピーダンスが急激に変化し、その結果、周波数
が高くなるに従って伝送特性が著しく劣化するという問
題点があった。
【０００８】そこで、高周波用配線基板の実装部におけ
る浮遊容量を低減する技術として、例えば、電極パッド
を小さくすることにより、浮遊容量を低減して伝送特性
を改善できるというものが提案されている（特開平９−
306917号公報参照）。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の高周波用配線基板の実装構造においては、電極パッ
ドのみを小さくしたものの場合には、導電性接続部材と
接地層との間の浮遊容量によってインピーダンスが変化
し、その結果、周波数が高くなるに従って伝送特性が劣
化し、特に30ＧＨｚ以上のミリ波帯の高周波信号の伝送
特性が劣化するという問題点があった。
【００１０】また、導電性接続部材と接地層との浮遊容
量を低減するために、導電性接続部材を小さくしたもの
の場合には、導電性接続部材の高周波用配線基板の下面
に平行な断面方向においては誘導成分が著しく増加して
インピーダンスが急激に変化し、その結果、周波数が高
くなるに従って伝送特性が劣化し、特に30ＧＨｚ以上の
ミリ波帯の高周波信号の伝送特性が劣化するという問題
点があった。
【００１１】本発明は上記従来の技術における問題点に
鑑みて案出されたものであり、その目的は、高周波用配
線基板を導電性接続部材を介して外部電気回路基板上へ
実装した高周波用配線基板と外部電気回路基板との接続
部において30ＧＨｚ以上のミリ波帯の高周波信号を伝送
できる高周波用配線基板の実装構造を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の高周波用配線基
板の実装構造は、上面および／または下面に高周波半導
体素子を搭載した高周波用配線基板を、下面に形成され
た多数の電極パッドを導電性接続部材を介して外部電気
回路基板の上面に形成された接続パッドにそれぞれ対向
させて接続した高周波用配線基板の実装構造であって、
高周波信号用電極パッドに接続された導電性接続部材と
これに隣接する接地用電極パッドに接続された導電性接
続部材との間隔をＡとし、これら導電性接続部材の前記
高周波用配線基板の下面に平行な断面における直径をＢ
としたときＡ／Ｂ≧２であり、かつ前記高周波用配線基
板の下面と前記外部電気回路基板の上面との間隔が前記
高周波半導体素子が処理する高周波信号の波長の16分の
１以下であることを特徴とするものである。
【００１３】本発明の高周波用配線基板の実装構造によ
れば、上記の構成により、導電性接続部材と高周波用配
線基板の内部に形成された接地層との間の浮遊容量を低
減することができ、かつ、導電性接続部材の高周波用配
線基板の下面に平行な断面方向における誘導成分をも低
減することができる。その結果、インピーダンス変化が
少なく、良好な高周波信号の伝送特性が実現できる。
【００１４】また、本発明の高周波用配線基板の実装構
造は、上記構成において、前記外部電気回路基板の上面
に高周波信号用接続パッドから引き出された伝送線路が
形成されており、この伝送線路上に前記高周波用配線基
板が重なっている長さが前記高周波信号の波長の２分の
１以下であることを特徴とするものである。
【００１５】このような構成により、外部電気回路基板
の上面の伝送線路と高周波用配線基板との間での電磁界
干渉によるインピーダンスの変化や電磁波の放射を抑制
することができる。その結果、より良好な高周波信号の
伝送特性が実現できる。
【００１６】
【発明の実施の形態】以下、本発明の高周波用配線基板
の実装構造を図面に基づいて説明する。
【００１７】図１は本発明の高周波用配線基板の実装構
造の実施の形態の一例を示す断面図であり、図２は図１
におけるＸ−Ｘ矢視断面図である。図１および図２にお
いて、１は高周波用配線基板、２は高周波半導体素子、
３は導電性接続部材、４は電極パッド、５は接続パッ
ド、６は外部電気回路基板を示す。
【００１８】高周波用配線基板１を構成する絶縁基板１
ａは、酸化アルミニウム質焼結体・窒化アルミニウム質
焼結体・ムライト質焼結体・炭化珪素質焼結体・ガラス
セラミックス焼結体等の電気絶縁材料から成る略四角形
状の板体であり、その内部に配線導体１ｂを有してお
り、またその上面中央部には、高周波半導体素子２を搭
載するための半導体素子搭載部１ｃを有している。
【００１９】この半導体素子搭載部１ｃ上にエポキシ樹
脂や金属ロウ材等を用いて高周波半導体素子２を搭載
し、この高周波半導体素子２上の電極と高周波用配線基
板１の上面に配線された配線導体１ｂとを金やアルミニ
ウム等の金属細線７で電気的に接続した後、銅やアルミ
ニウム等からなる金属製または酸化アルミニウム質焼結
体等からなるセラミック製の蓋体８をエポキシ等の樹脂
や金属ロウ材等による封着、または溶接によって取着
し、内部に高周波半導体素子２を封止することによって
半導体装置と成る。
【００２０】そして、絶縁基板１ａの下面に形成され
た、配線導体１ｂの導出部である電極パッド４と外部電
気回路基板６の上面に形成された接続パッド５とを銅ボ
ールや半田ボール等の導電性接続部材３で接続すること
により、高周波半導体素子２と外部電気回路基板６とが
金属細線７・配線導体１ｂ・電極パッド４・導電性接続
部材３および接続パッド５を介して電気的に接続され
る。
【００２１】そして、本発明の高周波用配線基板の実装
構造においては、図１および図２に示すように、高周波
信号用電極パッド４ａに接続された導電性接続部材３ａ
と、これに隣接する接地用電極パッド４ｂに接続された
導電性接続部材３ｂとの間隔をＡとし、これら導電性接
続部材３ａおよび３ｂの高周波用配線基板１（絶縁基板
１ａ）の下面に平行な断面における直径をＢとしたと
き、Ａ／Ｂ≧２であり、かつ高周波用配線基板１の下面
と外部電気回路基板６の上面との間隔Ｌ１が高周波半導
体素子２が処理する高周波信号の波長の16分の１以下で
あることを特徴としている。
【００２２】そして、このような構成により、30ＧＨｚ
以上のミリ波帯の高周波信号において問題になる導電性
接続部材３ａと導電性接続部材３ｂおよび高周波用配線
基板１がその内部に有する接地層との間の浮遊容量や導
電性接続部材３の高周波用配線基板１の下面に平行な断
面方向における誘導成分を、浮遊容量については導電性
接続部材３ａと導電性接続部材３ｂおよび高周波用配線
基板１がその内部に有する接地層との距離を離すことに
より、また誘導成分については導電性接続部材３の高さ
を低くすることにより低減することができ、その結果、
インピーダンス変化が少なく、良好な高周波信号の伝送
特性が実現できる。
【００２３】さらに、外部電気回路基板６の上面に高周
波信号用の接続パッド５から引き出されて形成された伝
送線路６ａの伝送特性を向上させるには、図１に示すよ
うに、この伝送線路６ａ上に高周波用配線基板１（絶縁
基板１ａ）が重なっている長さＬ２が高周波半導体素子
２が処理する高周波信号の波長の２分の１以下であるこ
とが好ましい。このように伝送線路６ａ上に高周波用配
線基板１が重なっている長さＬ２を高周波信号の波長の
２分の１以下とすることにより、伝送線路６ａが高周波
用配線基板１の絶縁基板１ａの誘電率や高周波用配線基
板１がその内部に有する接地層の影響を受けることがな
く、伝送線路６ａと高周波用配線基板１や高周波用配線
基板１がその内部に有する接地層との電磁界干渉による
伝送線路６ａのインピーダンスの変化や伝送線路６ａか
ら高周波用配線基板１への電磁波の放射を抑制すること
ができる。よって、高周波配線基板１と外部電気回路基
板６との間で、より良好な高周波信号の伝送特性を得る
には、伝送線路６ａ上に高周波用配線基板１が重なって
いる長さＬ２が高周波信号の波長の２分の１以下である
ことが好ましい。
【００２４】高周波用配線基板１における絶縁基板１ａ
および外部電気回路基板６の材料としては、アルミナ
（Ａｌ2Ｏ3）セラミックス，ムライト（３Ａｌ2Ｏ3・２
ＳｉＯ 2）セラミックス等のセラミックス材料やガラス
セラミックス等の無機系材料、四ふっ化エチレン樹脂
（ポリテトラフルオロエチレン；ＰＴＦＥ），四ふっ化
エチレン−エチレン共重合樹脂（テトラフルオロエチレ
ン−エチレン共重合樹脂；ＥＴＦＥ），四ふっ化エチレ
ン−パーフルオロアルコキシエチレン共重合樹脂（テト
ラフルオロエチレン−パーフルオロアルキルビニルエー
テル共重合樹脂；ＰＦＡ）等のフッ素樹脂，ガラスエポ
キシ樹脂，ポリフェニレンエーテル樹脂，液晶ポリエス
テル，ポリイミド等の樹脂系材料などが用いられる。ま
た、高周波用配線基板１および外部電気回路基板６の形
状・寸法（厚み・幅・長さ）は、使用される高周波信号
の周波数や特性インピーダンスなどに応じて設定され
る。
【００２５】配線導体１ｂは、高周波信号伝送用として
適した金属材料の導体層から成り、例えばＣｕ層，Ｍｏ
−Ｍｎ層，Ｗ層，Ｍｏ−Ｍｎメタライズ層上にＮｉメッ
キ層およびＡｕメッキ層を被着させたもの，Ｗメタライ
ズ層上にＮｉメッキ層およびＡｕメッキ層を被着させた
もの，Ｃｒ−Ｃｕ合金層，Ｃｒ−Ｃｕ合金層上にＮｉメ
ッキ層およびＡｕメッキ層を被着させたもの，Ｔａ2Ｎ
層上にＮｉ−Ｃｒ合金層およびＡｕメッキ層を被着させ
たもの，Ｔｉ層上にＰｔ層およびＡｕメッキ層を被着さ
せたもの，またはＮｉ−Ｃｒ合金層上にＰｔ層およびＡ
ｕメッキ層を被着させたものから成り、厚膜印刷法ある
いは各種の薄膜形成法やメッキ処理法などにより形成さ
れる。その厚みや幅も伝送される高周波信号の周波数や
特性インピーダンスなどに応じて設定される。
【００２６】導電性接続部材３としては、銅，鉛錫共晶
半田や鉛高含有の鉛錫半田または鉛フリー半田が用いら
れる。
【００２７】電極パッド４は、例えば配線導体１ｂと同
様の材料を用いて同様の方法により被着形成すればよ
い。なお、導体層として形成する場合の他に、他の導電
性部材、例えば金属板や金属ブロックを取着することに
より形成してもよい。また、電極パッド４の周囲に絶縁
基板１ａと同様の材料などを用いて縁取りのようにコー
ティングを施す、もしくは同電位の電極パッド４におい
て、複数の同電位電極パッドをカバーするように導体層
を設け、絶縁基板１ａと同様の材料などを用いてコーテ
ィングを施すことにより電極パッド４を形成することに
よって、高周波用配線基板１の絶縁基板１ａと電極パッ
ド４との接続を強固にすることができる。さらに、その
表面にニッケルや金等の良導電性で耐蝕性および導電性
接続部材３との濡れ性が良好な金属をメッキ法により0.
01〜20μｍの厚みに被着させておくと、電極パッド４の
酸化腐食を有効に防止することができるとともに導電性
接続部材３による高周波用配線基板１と外部電気回路基
板６との接続を強固となすことができる。
【００２８】高周波用配線基板１の作製にあたっては、
例えば絶縁基板１ａがガラスセラミックスからなる場合
であれば、まず絶縁基板１ａとなるガラスセラミックス
のグリーンシートを準備し、これに所定の打ち抜き加工
やスクリーン印刷法によりＣｕやＡｇなどの導体ペース
トを塗布する。次に1000℃で焼成を行ない、最後に各導
体層上にＮｉメッキおよびＡｕメッキを施す。
【００２９】本発明の高周波用配線基板の実装構造にお
いて、30ＧＨｚ未満の周波数において波長の16分の１は
0.6ｍｍ以上であり、伝送線路６ａと高周波用配線基板
１や高周波用配線基板１がその内部に有する接地層との
電磁界干渉による伝送線路６ａのインピーダンスの変化
や伝送線路６ａから高周波用配線基板１への電磁波の放
射が起こりにくいことから、高周波信号の好ましい周波
数範囲は30ＧＨｚ以上である。また、高周波信号の周波
数範囲の上限については特に限定するものではないが、
昨今の加工技術および昨今の要求に応えるミリ波無線通
信用としての用途を考慮した場合、90ＧＨｚ以下が実用
的である。その場合に上記本発明の効果が90ＧＨｚまで
の広帯域にわたって得られるものとなる。
【００３０】
【実施例】本発明の高周波用配線基板の実装構造の実施
例を以下に説明する。
【００３１】高周波用配線基板１には、比誘電率が６の
ガラスセラミックスからなり、外寸法が８ｍｍ×８ｍ
ｍ、厚みがそれぞれ0.2ｍｍの２層の絶縁体層を積層し
てなる絶縁基板１ａを用いた。この絶縁基板１ａの上下
面および内層にはＣｕメタライズにより配線導体１ｂを
それぞれ形成し、また上下面のＣｕメタライズには、そ
れぞれＮｉメッキ層およびＡｕメッキ層を順次被着させ
ることにより、配線導体１ｂおよび電極パッド４を形成
した。電極パッド４は直径を0.3ｍｍとし、0.8ｍｍ間隔
で図２に示すような配置で形成した。
【００３２】また、外部電気回路基板６として、ガラス
クロスにフッ素樹脂を含浸させて形成した絶縁層の上面
に銅の配線導体６ａを形成し、それらの絶縁層を積層し
たのちプレスして積層一体化したものを形成した。外部
電気回路基板６の上面には、高周波用配線基板１に形成
された電極パッド４に対向するように、直径が0.3ｍｍ
の接続パッド５を0.8ｍｍ間隔で形成した。
【００３３】そして、高周波用配線基板１は、実装後の
導電性接続部材３の高周波用配線基板１の下面に平行な
断面における直径Ｂが0.3ｍｍ、高周波用配線基板１の
下面と外部電気回路基板６の上面との間隔Ｌ１が0.25ｍ
ｍとなるような錫37重量％／鉛63重量％である半田ボー
ルを用いて、外部電気回路基板６と接続した。これによ
り本発明の高周波用配線基板の実装構造を有した試料Ａ
を得た。
【００３４】一方、比較例として、図５に図１と同様の
断面図で示すように、試料Ａと同様にして、高周波用配
線基板11、外部電気回路基板16、導電性接続部材13を形
成した試料を作製した。ただし、実装後の導電性接続部
材13の高周波用配線基板11の下面に平行な断面における
直径Ｂが0.6ｍｍ、高周波用配線基板11の下面と外部電
気回路基板16の上面との間隔Ｌ１が0.5ｍｍとなるよう
な錫37重量％／鉛63重量％である半田ボールを用いて、
高周波用配線基板11と外部電気回路基板16とを接続し
た。これにより、従来の高周波用配線基板の実装構造を
有した試料Ｂを得た。
【００３５】これら本発明および比較例の高周波用配線
基板の実装構造を有した試料ＡおよびＢについて、ウェ
ハープローブを用いてネットワークアナライザに接続
し、高周波信号に対する反射損失および伝送損失の測定
を行なった。反射特性の結果を図３に示し、伝送損失の
結果を図４に示す。
【００３６】図３は、試料Ａおよび試料Ｂにおける反射
損失を示すグラフであり、横軸は周波数（単位：ＧＨ
ｚ）を、縦軸は反射損失（単位：ｄＢ）を表している。
また、特性曲線のうち実線は試料Ａの、破線は試料Ｂの
反射損失の周波数特性をそれぞれ示している。
【００３７】図３の結果より、本発明の実施例である試
料Ａにおいては、周波数60ＧＨｚ迄、反射損失が−15ｄ
Ｂ以下の良好な周波数特性を実現していることが分か
る。これに対し、比較例の試料Ｂにおいては30ＧＨｚ以
上の周波数で反射損失が増大し、その値は−５ｄＢを超
えている。本発明の実施例である試料Ａにおいては、図
示した周波数範囲においてそのような特性劣化は見られ
ず、良好な特性が得られた。
【００３８】一方、図４は試料Ａおよび試料Ｂにおける
伝送損失を示すグラフであり、横軸は周波数（単位：Ｇ
Ｈｚ）を、縦軸は伝送損失（単位：ｄＢ）を表してい
る。また、特性曲線のうち実線は試料Ａの、破線は試料
Ｂの伝送損失の周波数特性をそれぞれ示している。
【００３９】図４の結果より、比較例である試料Ｂにお
いては30ＧＨｚ付近から伝送損失が急激に増加するが、
本発明の実施例である試料Ａにおいては、広帯域にわた
って良好かつ平坦な特性が得られていることが分かる。
【００４０】従って、本発明の高周波用配線基板の実装
構造によれば、高周波信号用電極パッド４に接続された
導電性接続部材３と、これに隣接する接地用電極パッド
４に接続された導電性接続部材３との間隔をＡとし、こ
れら導電性接続部材３の高周波用配線基板１の下面に平
行な断面における直径をＢとしたとき、Ａ／Ｂ≧２であ
り、かつ高周波用配線基板１の下面と外部電気回路基板
６の上面との間隔が高周波信号の波長の16分の１以下で
あるものとしたことにより、30ＧＨｚ以上のミリ波帯の
高周波信号においてもインピーダンスの変化が少なく、
広帯域にわたって良好な伝送特性が実現できることを確
認できた。
【００４１】さらに、外部電気回路基板６の上面に高周
波信号用の接続パッド５から引き出された伝送線路６ａ
が形成されており、この伝送線路６ａ上に高周波用配線
基板１が重なっている長さを高周波信号の波長の２分の
１以下としたところ、反射損失が−20ｄＢ以下の良好な
周波数特性であった。
【００４２】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、上記実施例
では、導電性接続部材３として半田ボールを用いた例を
示したが、電極パッド４と接続パッド５とを電気的に接
続する導電性部材であれば、半田ボールの他にも銅ボー
ル・金バンプ・半田ペーストでもかまわない。
【００４３】
【発明の効果】本発明の高周波用配線基板の実装構造に
よれば、高周波信号用電極パッドに接続された導電性接
続部材とこれに隣接する接地用電極パッドに接続された
導電性接続部材との間隔をＡとし、これら導電性接続部
材の高周波用配線基板の下面に平行な断面における直径
をＢとしたときＡ／Ｂ≧２であり、かつ高周波用配線基
板の下面と外部電気回路基板の上面との間隔が高周波半
導体素子が処理する高周波信号の波長の１６分の１以下
であることから、導電性接続部材と高周波用配線基板の
内部に形成された接地層との間の浮遊容量を低減するこ
とができ、かつ、導電性接続部材の高周波用配線基板の
下面に平行な断面方向における誘導成分をも低減するこ
とができ、その結果、インピーダンス変化が少なく、良
好な高周波信号の伝送特性が実現できる。
【００４４】また、本発明の高周波用配線基板の実装構
造によれば、外部電気回路基板の上面に高周波信号用接
続パッドから引き出された伝送線路が形成されており、
この伝送線路上に高周波用配線基板が重なっている長さ
が高周波信号の波長の２分の１以下であるものとしたと
きには、外部電気回路基板の上面の伝送線路と高周波用
配線基板との間での電磁界干渉によるインピーダンスの
変化や電磁波の放射を抑制することができ、その結果、
より良好な高周波信号の伝送特性が実現できる。
【００４５】以上により、本発明によれば、高周波用配
線基板を導電性接続部材を介して外部電気回路基板上へ
実装した高周波用配線基板と外部電気回路基板との接続
部において30ＧＨｚ以上のミリ波帯の高周波信号を伝送
できる高周波用配線基板の実装構造を提供することがで
きた。
【図面の簡単な説明】
【図１】本発明の高周波用配線基板の実装構造について
実施の形態の例を示す断面図である。
【図２】図１におけるＸ−Ｘ矢視断面図である。
【図３】本発明の実施例および比較例の高周波用配線基
板の実装構造について高周波信号の反射損失を示すグラ
フである。
【図４】本発明の実施例および比較例の高周波用配線基
板の実装構造について高周波信号の伝送損失を示すグラ
フである。
【図５】従来の高周波用配線基板の実装構造の例を示す
断面図である。
【符号の説明】
１：高周波用配線基板 １ａ：絶縁基板 １ｂ：配線導体 １ｃ：半導体素子搭載部 ２：高周波半導体素子 ３：導電性接続部材 ４：電極パッド ５：接続パッド ６：外部電気回路基板 ６ａ：伝送線路

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 上面および／または下面に高周波半導体
    素子を搭載した高周波用配線基板を、下面に形成された
    多数の電極パッドを導電性接続部材を介して外部電気回
    路基板の上面に形成された接続パッドにそれぞれ対向さ
    せて接続した高周波用配線基板の実装構造であって、高
    周波信号用電極パッドに接続される導電性接続部材とこ
    れに隣接する接地用電極パッドに接続された導電性接続
    部材との間隔をＡとし、これら導電性接続部材の前記高
    周波用配線基板の下面に平行な断面における直径をＢと
    したときＡ／Ｂ≧２であり、かつ前記高周波用配線基板
    の下面と前記外部電気回路基板の上面との間隔が前記高
    周波半導体素子が処理する高周波信号の波長の１６分の
    １以下であることを特徴とする高周波用配線基板の実装
    構造。
  2. 【請求項２】 前記外部電気回路基板の上面に高周波信
    号用接続パッドから引き出された伝送線路が形成されて
    おり、該伝送線路上に前記高周波用配線基板が重なって
    いる長さが前記高周波信号の波長の２分の１以下である
    ことを特徴とする請求項１記載の高周波用配線基板の実
    装構造。
JP2001258376A 2001-08-28 2001-08-28 高周波用配線基板の実装構造 Pending JP2003068928A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001258376A JP2003068928A (ja) 2001-08-28 2001-08-28 高周波用配線基板の実装構造
US10/228,163 US6664874B2 (en) 2001-08-28 2002-08-26 Mounting structure of high-frequency wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001258376A JP2003068928A (ja) 2001-08-28 2001-08-28 高周波用配線基板の実装構造

Publications (1)

Publication Number Publication Date
JP2003068928A true JP2003068928A (ja) 2003-03-07

Family

ID=19085911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001258376A Pending JP2003068928A (ja) 2001-08-28 2001-08-28 高周波用配線基板の実装構造

Country Status (2)

Country Link
US (1) US6664874B2 (ja)
JP (1) JP2003068928A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199198A (ja) * 2007-02-09 2008-08-28 New Japan Radio Co Ltd ガンダイオード発振器
JP2009260117A (ja) * 2008-04-18 2009-11-05 Tohoku Univ 炭化珪素基板、半導体装置、配線基板及び炭化珪素の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE312417T1 (de) * 2000-10-06 2005-12-15 Nokia Corp Selbstausrichtender uebergang zwischen einer uebertragungsleitung und einem modul
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
JP4159778B2 (ja) * 2001-12-27 2008-10-01 三菱電機株式会社 Ｉｃパッケージ、光送信器及び光受信器
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7724109B2 (en) * 2005-11-17 2010-05-25 Cts Corporation Ball grid array filter
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
US20090294411A1 (en) * 2007-11-09 2009-12-03 Khakhalev Alexander D System for and method of projection weld-bonding workpieces
US9179548B2 (en) * 2012-05-31 2015-11-03 Corning Cable Systems Llc Controlled-impedance out-of-substrate package structures employing electrical devices, and related assemblies, components, and methods
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
CN107405929B (zh) * 2015-03-27 2019-06-28 京瓷株式会社 热敏头、热敏打印机以及热敏头的制造方法
KR20210039149A (ko) 2019-10-01 2021-04-09 삼성전자주식회사 연성 회로 기판을 포함하는 전자 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP3583862B2 (ja) 1996-05-13 2004-11-04 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199198A (ja) * 2007-02-09 2008-08-28 New Japan Radio Co Ltd ガンダイオード発振器
JP2009260117A (ja) * 2008-04-18 2009-11-05 Tohoku Univ 炭化珪素基板、半導体装置、配線基板及び炭化珪素の製造方法
US8465719B2 (en) 2008-04-18 2013-06-18 National University Corporation Tohoku University Silicon carbide substrate, semiconductor device, wiring substrate, and silicon carbide manufacturing method

Also Published As

Publication number Publication date
US20030043558A1 (en) 2003-03-06
US6664874B2 (en) 2003-12-16

Similar Documents

Publication Publication Date Title
US8043896B2 (en) Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package including an inclined via hole
JPH10501102A (ja) Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ
JP2003068928A (ja) 高周波用配線基板の実装構造
US6936921B2 (en) High-frequency package
JPS62196853A (ja) パツケ−ジ
JP3935082B2 (ja) 高周波用パッケージ
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002190540A (ja) 半導体素子収納用パッケージ
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4077770B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3725983B2 (ja) 高周波回路用パッケージ
JP4518664B2 (ja) 配線基板の実装構造および半導体装置
JP3827623B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP4272570B2 (ja) 高周波用伝送線路
JP4303564B2 (ja) 半導体装置
JP3987659B2 (ja) 高周波半導体装置
JP2006093325A (ja) 配線基板
JP2004055570A (ja) 高周波用パッケージ
JP3838888B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2962846B2 (ja) 配線基板
JP3840131B2 (ja) 半導体素子収納用パッケージ
JP3780503B2 (ja) 配線基板
JP2002184889A (ja) 半導体素子収納用パッケージ
JP2004356342A (ja) 半導体素子収納用パッケージおよび半導体装置