JP3827623B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3827623B2 JP3827623B2 JP2002217643A JP2002217643A JP3827623B2 JP 3827623 B2 JP3827623 B2 JP 3827623B2 JP 2002217643 A JP2002217643 A JP 2002217643A JP 2002217643 A JP2002217643 A JP 2002217643A JP 3827623 B2 JP3827623 B2 JP 3827623B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- base
- mounting
- input
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Semiconductor Lasers (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、電界効果型トランジスタ(Field Effect Transistor:FET)等の半導体素子を収納するための半導体素子収納用パッケージであって、半導体素子の作動性を良好とし得るものに関する。
【0002】
【従来の技術】
従来の半導体素子収納用パッケージ(以下、半導体パッケージともいう)を図3に分解斜視図で示す。この半導体パッケージは、上面に半導体素子16がセラミック製の載置用基台15を介して載置される載置部11bを有し、半導体素子16の作動時に発生する熱を外部に効率良く伝達し得る金属製の基体11と、基体11の上面の外周部に載置部11bを囲繞するようにして取着され、リード端子14取付用の切欠きが形成されたセラミックス製の枠体12とを有する。また半導体パッケージは、リード端子14取付用の切欠きの部位に、枠体12の内外を導通するように側部を貫通して被着形成されたメタライズ配線層12bと、半導体パッケージ内の半導体素子16と外部電気回路(図示せず)との間で高周波信号を伝送させるリード端子14とを有する。
【0003】
なお、枠体12の側部に、メタライズ配線層12bを有し、半導体素子16に高周波信号の入出力を行う入出力部12aが形成されている。
【0004】
また、載置部11bには、半導体素子16とメタライズ配線層12bとの高周波信号の入出力時にボンディングワイヤ等に余計なインダクタンスが発生するのを抑制するとともにそのインダクタンスのバラツキを低減させるための高さ調整用のものであって、半導体素子16と基体11とを電気的に絶縁するとともに半導体素子16の熱を効率良く基体11に伝達するためのセラミック製の載置用基台15が、金(Au)−ゲルマニウム(Ge)半田等のロウ材を介して接合される。この載置用基台15の上面や側面に、半導体素子16がAu−Si(シリコン)半田等の低温ロウ材を介して固定される。
【0005】
そして、半導体素子16とメタライズ配線層12bとをAu等から成るボンディングワイヤ(図示せず)で電気的に接続することにより、半導体素子16と外部電気回路とがリード端子14とボンディングワイヤとを介して電気的に接続されることになる。さらに、入出力部12aの上面にセラミック製または金属製の蓋体18を錫(Sn)−鉛(Pb)半田等の半田を介して接合することにより、半導体パッケージ内部の半導体素子16が気密に封止された半導体装置となる。
【0006】
また、入出力部12aを有する枠体12は、基体11の上面の外周部に載置部11bを囲繞するようにして銀(Ag)ロウ等のロウ材を介して接合されており、載置用基台15は載置部11bのロウ材が流れ込まない中心部に接合される。これは、載置部11bのロウ材が流れ込んだ部位に載置用基台15を接合すると、ロウ材によって載置用基台15が傾いて接合されたり、載置用基台15に接合されない箇所が発生するためである。例えば、載置用基台15が傾いて接合された場合、半導体素子16とメタライズ配線層12bとの高さが異なることになり、ボンディングワイヤに生じるインダクタンスを抑制すること、およびそのインダクタンスのバラツキの低減化を行なうことが困難になる。また、載置用基台15に接合されない箇所が発生した場合、半導体素子16の熱を載置用基台15を介して効率良く基体11に伝達するのが困難になる。
【0007】
また、枠体12は、異種材料から成る基体11との熱膨張係数差による熱歪みによって基体11に反りが発生するのを防止し、載置用基台15を基体11の平坦な上面に接合させ得るように、幅や高さを大きなものとして剛性を確保している。
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子収納用パッケージにおいては、基体11と枠体12とを接合するロウ材の載置部11bへの流れ出しを制御するのは非常に困難である。すなわち、基体11は金属製であるため、ロウ材が載置部11bの載置用基台15が接合される部位に流れ込みやすくなっている。
【0009】
そこで、ロウ材のボリュームや溶融温度等の溶融条件を制御することが考えられる。しかし、実際の半導体パッケージの製造においては、その大きさが異なるもの、すなわち熱容量の異なるものが数多くあるため、それぞれの大きさに合わせてロウ材のボリュームや溶融条件を制御するのは非常に困難である。
【0010】
また、たとえそれぞれの大きさの半導体パッケージについてロウ材のボリュームやロウ材溶融条件を制御しても、載置部11bの少なくとも外周部にはわずかながらもロウ材の流れ込みが発生する。そのため、載置用基台15は載置部11bのロウ材が流れ込まない中央部に接合する必要があることから、メタライズ配線層12bと載置用基台15との間隔が広くなり、メタライズ配線層12bと半導体素子16間のボンディングワイヤの長さが長くなる。その結果、ボンディングワイヤに生じるインダクタンスが大きくなり高周波信号の伝送特性が劣化していた。
【0011】
また、近時、半導体パッケージは小型軽量化の方向に進んでおり、一つの対策として基体11のサイズおよび枠体12の幅や高さを小さくすることが考えられる。この場合、載置用基台15が接合される部位にロウ材が流れ込まないようにできたとしても、半導体素子16の熱が基体11から枠体12に伝わった際に、小型化および薄型化された基体11と幅や高さを小さくした枠体12との熱膨張係数差による熱歪みにより、基体11に反り変形が発生したり、基体11と枠体12との間に剥がれやクラック等の破損が発生し易い。その結果、半導体素子16の熱の熱伝達性および放熱性、半導体装置の気密性が劣化し、半導体素子16の作動性が劣化するという問題点があった。
【0012】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、ロウ材のボリュームやロウ材の溶融条件を制御することなくロウ材の載置部への流れ込みを有効に防止し、メタライズ配線層と半導体素子との間のボンディングワイヤ等に発生するインダクタンスを低減することである。また、半導体パッケージを小型軽量にするために基体のサイズおよび枠体の幅や高さを小さくした場合においても、半導体素子の熱により基体の反り変形や基体と枠体との間の剥がれやクラック等の破損を発生させないことである。これにより、半導体素子の作動性を非常に良好とし得る半導体パッケージを提供することにある。
【0013】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置用基台を介して載置される載置部を有する金属製の基体と、該基体の上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層が形成された入出力部が設けられているセラミック製の枠体とを具備した半導体素子収納用パッケージにおいて、前記基体は、上面に前記外周部よりも前記載置部が高くなるようにして前記載置部と前記外周部との間に全周にわたって段差が形成されており、前記枠体は、前記入出力部が設けられている部位の下面と内面との間に前記段差に噛み合うように切欠き部が形成されていることを特徴とする。
【0014】
本発明の半導体素子収納用パッケージは、基体はその上面に外周部よりも載置部が高くなるようにして載置部と外周部との間に全周にわたって段差が形成されており、枠体は入出力部が設けられている部位の下面と内面との間に段差に噛み合うように切欠き部が形成されていることから、大きさの異なる半導体素子収納用パッケージごとにロウ材のボリュームや溶融条件を制御する必要が無く、種々の大きさの半導体素子収納用パッケージにおいて載置部へのロウ材の流れ込みを有効に防ぐことができる。その結果、載置用基台および半導体素子をメタライズ配線層の極めて近傍に配置でき、半導体素子とメタライズ配線層とを接続するボンディングワイヤの長さをきわめて短くでき、ボンディングワイヤで発生するインダクタンスを大幅に低減できる。従って、高周波信号の伝送特性を非常に良好とし得る。また、半導体素子から枠体への熱伝達を良好なものとすることができるため、半導体素子の熱に起因する作動性の劣化を有効に防止できる。
【0015】
本発明の半導体素子収納用パッケージは、好ましくは、前記切欠き部は、前記枠体の前記入出力部が設けられている部位の下面に略平行な面の幅が0.2乃至0.5mmとされ、前記下面に略直交する面の幅が0.2乃至1mmとされており、前記段差は、高さが前記切欠き部の前記下面に略直交する面の幅と略同じとされていることを特徴とする。
【0016】
本発明の半導体素子収納用パッケージは、切欠き部は、枠体の入出力部が設けられている部位の下面に略平行な面の幅が0.2乃至0.5mmとされ、下面に略直交する面の幅が0.2乃至1mmとされており、段差は、高さが切欠き部の下面に略直交する面の幅と略同じとされていることから、ロウ材が載置部に流れ込むのをより有効に阻止でき、半導体素子と外部電気回路との高周波信号の伝送特性および半導体素子の気密性を良好に保持でき、半導体素子の作動性を長期にわたり良好なものとし得る。
【0017】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部に載置固定された載置用基台の上面または側面に固定されるとともに前記入出力部の前記メタライズ配線層に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0018】
本発明の半導体装置は、上記の構成により、本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【0019】
【発明の実施の形態】
本発明の半導体素子収納用パッケージ以下に詳細に説明する。図1、図2は本発明の半導体パッケージについて実施の形態の例であり、図1は半導体パッケージの分解斜視図、図2は図1のX−Y線における断面図である。
【0020】
これらの図において、1は、上面の半導体素子6が載置される載置部1bと外周部との間に段差1aが形成されている金属製の基体、2は、基体1の上面の外周部にロウ付けされたセラミック製の枠体、2aは、枠体2の側部に設けられ、下面に段差1aの角部に噛み合わされるように切欠き部2cが形成された入出力部である。この入出力部2aは、側部の内外を導通するようにメタライズ配線層2bが貫通して形成されており、メタライズ配線層2bよりも上側の幅が小さくなっている。また、入出力部2aは枠体2の対向する一対の側部に設けられている。また、3は、基体1と枠体2とを接合するロウ材、4は、入出力部2の枠体2外側のメタライズ配線層2bの上面に接合されるリード端子である。これら基体1,入出力部2,リード端子4とで半導体素子6を収容するための容器が主に構成される。
【0021】
本発明の半導体素子収納用パッケージは、上面に半導体素子6が載置用基台5を介して載置される載置部1bを有する金属製の基体1と、基体1の上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層2bが形成された入出力部2aが設けられているセラミック製の枠体2とを具備し、基体1は、上面に外周部よりも載置部1bが高くなるようにして載置部1bと外周部との間に全周にわたって段差1aが形成されており、枠体2は、入出力部2aが設けられている部位の下面と内面との間に段差1aに噛み合うように切欠き部2cが形成されている。
【0022】
本発明の基体1は、略四角形の金属板からなり、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属からなる。また、その上面の載置部1bと外周部との間に段差1aが設けられており、段差1aより上面の中央部は半導体素子6が載置用基台5を介して載置固定される載置部1bである。この基体1は、半導体素子6の熱を効率良く外部に伝える放熱板として機能するとともに、半導体素子6を支持(載置固定)する支持部材として機能する。
【0023】
また基体1は、その金属材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工を施すことによって所定形状に製作される。また、基体1の表面には、耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層とをメッキ法により順次被着させておくのが良い。その場合、基体1が酸化腐食するのを有効に防止し得るとともに載置部1bに半導体素子6を強固に載置固定できる。
【0024】
基体1の段差1aの高さは0.2〜1mmが好ましく、0.2mm未満の場合、ロウ材3を段差1aで阻止するのが難しく、ロウ材3が載置部1bに流れ込み易くなる。1mmを超える場合、メタライズ配線層2bの枠体2内側の端部とその直下の段差1a付近の載置部1bとの間の間隔が小さくなり、メタライズ配線層2bで伝送される高周波信号に伴なう電磁波が枠体2内側の端部で反射されて反射損失が大きくなり、伝送損失が大きくなり易い。
【0025】
また、半導体素子6と外部電気回路との間で高周波信号の入出力を行なう入出力部2aが設けられた枠体2は、その下面に被着されたメタライズ層を介して載置部1bを囲繞するようにしてロウ材3で取着される。
【0026】
本発明の枠体2aは、アルミナ(Al2O3)質焼結体(アルミナセラミックス)や窒化アルミニウム(AlN)質焼結体等の絶縁材料からなり、その原料粉末に適当な有機バインダや溶剤等を添加混合しスラリーとなし、このスラリーをドクターブレード法やカレンダーロール法によってセラミックグリーンシートとなし、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約1600℃の高温で焼成することによって製作される。
【0027】
また、入出力部2aに形成されたメタライズ配線層2bは、半導体素子6と外部電気回路との間で高周波信号の伝送を行うためのものであり、ボンディングワイヤやリード端子4との接合を容易かつ強固なものとするために、その表面に厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層とがメッキ法により順次被着されている。その結果、半導体素子6はボンディングワイヤを介してメタライズ配線層2bに強固に接合され、また外部電気回路はリード端子4を介してメタライズ配線層2bに強固に接合されて、高周波信号の伝達が良好となる。
【0028】
このメタライズ配線層2bは、W、モリブデン(Mo)、マンガン(Mn)等の高融点金属粉末により形成されている。即ち、メタライズ配線層2bは、W、Mo、Mn等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得られた金属ペーストを、枠体2aとなるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布し、焼成することによって枠体2aに形成される。
【0029】
一方、入出力部2の下面に被着されたメタライズ層は、基体1の上面の段差1aよりも外周部にロウ材3を介して接合される。そして、ロウ材3が外周部から段差1aを経て載置部1b側に流れ込んできた場合であっても、入出力部2aの下面に切欠き部2cが段差1aに噛み合うように形成されているため、ロウ材3が段差1aおよび切欠き部2cで阻止されて、載置部1bの載置用基台5が接合される中央部までは流れ込まない。その結果、載置用基台5をメタライズ配線層2bの極めて近傍に設置でき、載置用基台5の上面や側面にロウ付け等で固定される半導体素子6とメタライズ配線層2bとの距離がきわめて小さくなり、ボンディングワイヤの長さを非常に短くできる。従って、メタライズ配線層2bと半導体素子6との間のボンディングワイヤに発生するインダクタンスを大幅に低減でき、高周波信号の伝送特性が非常に良好となる。
【0030】
また、入出力部2aの下面の切欠き部2cは、半導体パッケージを小型軽量化するために枠体2aの幅や高さを小さくした場合であっても、半導体素子6の熱を入出力部2aに直接的に伝えないようにすることができる。すなわち、半導体素子6の熱は、載置部1bから主にロウ材3を介して外部に伝熱され、入出力部2aには直接的に伝わらない。その結果、半導体素子6の熱によって、小型化された枠体2と基体1との間で熱歪みを発生させず、基体1の反り変形や基体1と枠体2aとの間の剥がれ等を有効に防止し得る。従って、半導体素子6から外部への熱伝達効率および半導体パッケージの気密性を良好とでき、半導体素子6の作動性を良好とし得る。
【0031】
本発明において、切欠き部2cは、枠体の入出力部2aが設けられた部位の下面P(図2)に略平行な面の幅が0.2〜0.5mmとされ、下面Pに略直交する面の幅が0.2〜1mmとされており、段差1aは、高さが切欠き部2cの下面Pに略直交する面の幅と略同じとされていることが好ましい。
【0032】
切欠き部2cの下面Pに略平行な面の幅が0.2mm未満では、ロウ材3が載置部1bの中央部にまで流れ込んでき易くなり、載置部1bの平坦性が劣化し易くなる。そのため、載置用基台5を載置部1bに良好に接合し難くなり、半導体素子6とメタライズ配線層2bとの間のボンディングワイヤに生じるインダクタンスを抑制するのが困難になるとともにそのインダクタンスのバラツキを低減することが困難になり、また、載置用基台5から基体1に伝わる半導体素子6の熱の伝達効率が劣化し易くなる。
【0033】
切欠き部2cの下面Pに略直交する面の幅が0.2mm未満では、ロウ材3を阻止する効果がほとんどなくなり、1mmを超える場合、メタライズ配線層2bで伝送される高周波信号の反射損失が大きくなる傾向がある。
【0034】
なお、切欠き部2cの内面、特に少なくとも下面Pに略直交する面には、メタライズ層が被着されないほうが良い。切欠き部2cの内面にメタライズ層が被着された場合、そのメタライズ層とメタライズ配線層2bとの間に浮遊容量が発生し、これによりメタライズ層とメタライズ配線層2bとの間で発生する高周波信号の共振の共振点が低下し、高周波回路が低周波数域で作動しなくなるといった問題が発生し易くなる。また、切欠き部2cの内面にメタライズ層が被着された場合、メタライズ層にロウ材が濡れて、ロウ材が載置部1b側へ流れ込み易くなる。
【0035】
また、切欠き部2cの内面にメタライズ層を形成する場合であれば、切欠き部2cの内面の下面Pに略平行な面にメタライズ層を形成し、かつ下面Pに略直交する面にメタライズ層を形成しないのがよい。この場合、浮遊容量は発生するが、切欠き部2cの内面の下面Pに略平行な面のメタライズ層にロウ材3が濡れて、表面張力によってロウ材3が載置部1bの中心部に流れ出すのを抑えることができる。
【0036】
本発明において、切欠き部2cの直下の段差1aの角部は、円弧状等の曲面状や直線状に面取り加工されているのがよい。また、切欠き部2cの角部は、円弧状等の曲面状でさらに凹んでいることがよい。段差1aの角部および切欠き部2cの角部が上記の構成とされていることにより、ロウ材3がそれらの角部に溜り、載置部1b側へ流れ込むのを有効に阻止できる。また、基体1と枠体2との熱膨張係数差による熱歪みが上記角部に集中するのを防いで、上記角部にクラック等が発生するのを抑えることができる。
【0037】
入出力部2のメタライズ配線層2bの枠体外側の上面には、外部電気回路と入出力部2との電気的な接続を行うためのリード端子4がロウ材を介して接合される。このリード端子4は、Fe−Ni−Co合金やFe−Ni合金等の金属からなり、例えばFe−Ni−Co合金のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0038】
かくして、本発明の半導体パッケージは、載置部1bへのロウ材3の流れ込みを有効に防ぐことができる。その結果、載置用基台5および半導体素子6をメタライズ配線層2bの極めて近傍に配置でき、半導体素子6とメタライズ配線層2bとを接続するボンディングワイヤの長さをきわめて短くでき、ボンディングワイヤで発生するインダクタンスを大幅に低減できる。従って、高周波信号の伝送特性を非常に良好とし得る。また、半導体素子6から枠体2への熱伝達を良好なものとすることができるため、半導体素子6の熱に起因する作動性の劣化を有効に防止できる。
【0039】
また、本発明の半導体装置は、上記本発明の半導体パッケージと、載置部1bに載置固定された載置用基台5の上面または側面に固定されるとともに入出力部2aのメタライズ配線層2bに電気的に接続された半導体素子6と、枠体2の上面に接合された蓋体8とを具備している。この蓋体8は、アルミナセラミックス等のセラミック、Fe−Ni−Co合金等の金属から成り、枠体2の上面に形成されたメタライズ層にロウ付けされるか、またはFe−Ni−Co合金等から成るシールリングを介してロウ付けされる。
【0040】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【0041】
図1、図2に示した半導体パッケージを以下のように構成した。Fe−Ni−Co合金から成り、厚さ1.2mm×縦12mm×横10mmの略四角形の基体1の上面の外周部に、アルミナセラミックスから成り、高さ3mm×枠部の幅1.5mmの枠体2を、Agロウ(JIS Z 3261)により接合した。枠体2の対向する一対の側部には入出力部2aが形成されており、入出力部2aには側部を貫通するようにWから成るメタライズ配線層2bが形成されている。
【0042】
枠体2の入出力部2aが設けられた部位の下面Pに形成された切欠き部2cにおいて、その下面Pに略平行な面の幅a(図2)を0.1,0.2,0.3,0.4,0.5,0.6(mm)とし、下面Pに略直交する面の幅b(図2)および段差1aの高さを0.75mmとした6種のサンプルを各10個ずつ作製した。これらのサンプルについて、ロウ付け時におけるロウ材3の載置部1bへの流れ込みの発生状況、高周波信号(10GHz)の反射損失を評価した。高周波信号の反射損失は、メタライズ配線層2bの部位について、ネットワークアナライザを用いて評価した。その結果を表1に示す。
【0043】
なお、各種サンプルにおいて1個でも載置部1bにロウ材3の流れ込みが観察された場合には×印を、10個全てにおいてロウ材3の流れ込みが観察されない場合には○印を記載した。また、高周波信号の反射損失が−15dBよりもその絶対値が大きい場合は反射損失大とし、小さければ反射損失小とした。
【0044】
【表1】
【0045】
表1より、切欠き部2cの幅aが0.2mmより小さい場合、ロウ材3の流れ出しが発生した。また、幅aが0.5mmよりも大きいと、高周波信号の反射損失が大きくなり、高周波信号の伝送特性が劣化した。
【0046】
次に、切欠き部2cの幅aを0.3mmとし、幅bおよび段差1aの高さを0.8,0.9,1,1.1,1.2(mm)として高周波信号の反射損失の大きさを評価した。このとき、上記と同様に−15dBを基準として、絶対値が−15dBよりも小さい場合を○、絶対値が−15dBよりも大きい場合を×とした。このとき、上記と同様に−15dBを基準として、その絶対値が15よりも小さい場合を○、絶対値が15よりも大きい場合を×とした。その結果を表2に示す。
【0047】
【表2】
【0048】
表2より、入出力部2において、切欠き部2cの幅bが1mmを超えると高周波信号の反射損失が大きくなることが判明した。また、幅bが0.2mm未満では、ロウ材3が載置部1bの中心部に流れ出してしまうことが判った。
【0049】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置用基台を介して載置される載置部を有する金属製の基体と、基体の上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層が形成された入出力部が設けられているセラミック製の枠体とを具備し、基体は、上面に外周部よりも載置部が高くなるようにして載置部と外周部との間に全周にわたって段差が形成されており、枠体は、入出力部が設けられている部位の下面と内面との間に段差に噛み合うように切欠き部が形成されていることにより、大きさの異なる半導体素子収納用パッケージごとにロウ材のボリュームや溶融条件を制御する必要が無く、種々の大きさの半導体素子収納用パッケージにおいて載置部へのロウ材の流れ込みを有効に防ぐことができる。その結果、載置用基台および半導体素子をメタライズ配線層の極めて近傍に配置でき、半導体素子とメタライズ配線層とを接続するボンディングワイヤの長さをきわめて短くでき、ボンディングワイヤで発生するインダクタンスを大幅に低減できる。従って、高周波信号の伝送特性を非常に良好とし得る。また、半導体素子から枠体への熱伝達を良好なものとすることができるため、半導体素子の熱に起因する作動性の劣化を有効に防止できる。
【0050】
本発明の半導体素子収納用パッケージは、好ましくは、切欠き部は、枠体の入出力部が設けられている部位の下面に略平行な面の幅が0.2乃至0.5mmとされ、下面に略直交する面の幅が0.2乃至1mmとされており、段差は、高さが切欠き部の下面に略直交する面の幅と略同じとされていることにより、ロウ材が載置部に流れ込むのをより有効に阻止でき、半導体素子と外部電気回路との高周波信号の伝送特性および半導体素子の気密性を良好に保持でき、半導体素子の作動性を長期にわたり良好なものとし得る。
【0051】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定された載置用基台の上面または側面に固定されるとともに入出力部のメタライズ配線層に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す分解斜視図である。
【図2】図1のX−Y線における断面図である。
【図3】従来の半導体素子収納用パッケージの例の分解斜視図である。
【符号の説明】
1:基体
1a:段差
1b:載置部
2:入出力部
2c:切欠き部
3:ロウ材
5:載置用基台
6:半導体素子
Claims (3)
- 上面に半導体素子が載置用基台を介して載置される載置部を有する金属製の基体と、該基体の上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層が形成された入出力部が設けられているセラミック製の枠体とを具備した半導体素子収納用パッケージにおいて、前記基体は、上面に前記外周部よりも前記載置部が高くなるようにして前記載置部と前記外周部との間に全周にわたって段差が形成されており、前記枠体は、前記入出力部が設けられている部位の下面と内面との間に前記段差に噛み合うように切欠き部が形成されていることを特徴とする半導体素子収納用パッケージ。
- 前記切欠き部は、前記枠体の前記入出力部が設けられている部位の下面に略平行な面の幅が0.2乃至0.5mmとされ、前記下面に略直交する面の幅が0.2乃至1mmとされており、前記段差は、高さが前記切欠き部の前記下面に略直交する面の幅と略同じとされていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
- 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置固定された載置用基台の上面または側面に固定されるとともに前記入出力部の前記メタライズ配線層に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217643A JP3827623B2 (ja) | 2002-07-26 | 2002-07-26 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217643A JP3827623B2 (ja) | 2002-07-26 | 2002-07-26 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063613A JP2004063613A (ja) | 2004-02-26 |
JP3827623B2 true JP3827623B2 (ja) | 2006-09-27 |
Family
ID=31939045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002217643A Expired - Fee Related JP3827623B2 (ja) | 2002-07-26 | 2002-07-26 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3827623B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6092614B2 (ja) * | 2012-12-26 | 2017-03-08 | 京セラ株式会社 | 電子部品収納用パッケージおよびそれを用いた電子装置 |
JP6224322B2 (ja) * | 2013-01-30 | 2017-11-01 | 京セラ株式会社 | 電子部品収納用パッケージおよびそれを用いた電子装置 |
JP6767204B2 (ja) * | 2016-08-25 | 2020-10-14 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
-
2002
- 2002-07-26 JP JP2002217643A patent/JP3827623B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004063613A (ja) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003068928A (ja) | 高周波用配線基板の実装構造 | |
JP3827623B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4009169B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4373831B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2002190540A (ja) | 半導体素子収納用パッケージ | |
JP3784346B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
JP7196249B2 (ja) | 半導体素子用パッケージおよび半導体装置 | |
JP3696817B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP4272570B2 (ja) | 高周波用伝送線路 | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2005285872A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3850344B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP3652255B2 (ja) | 半導体素子収納用パッケージ | |
JP4127390B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP6744103B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3840131B2 (ja) | 半導体素子収納用パッケージ | |
JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2003068900A (ja) | 電子部品収納用パッケージ | |
JP3652257B2 (ja) | 半導体素子収納用パッケージ | |
JP2001342081A (ja) | セラミック部材と金属部材との接合構造および静電チャック並びに半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |