JP2004063613A

JP2004063613A - 半導体素子収納用パッケージおよび半導体装置

Info

Publication number: JP2004063613A
Application number: JP2002217643A
Authority: JP
Inventors: Yoshiaki Ueda; 植田　義明
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2004-02-26
Anticipated expiration: 2022-07-26
Also published as: JP3827623B2

Abstract

【課題】ロウ材のボリュームや溶融条件を制御することなくロウ材の載置部への流れ込みを有効に防止し、メタライズ配線層と半導体素子との間のボンディングワイヤ等に発生するインダクタンスを低減し、また、半導体素子の熱により基体の反り変形や基体と枠体との間の剥がれやクラック等を発生させないこと。
【解決手段】半導体素子収納用パッケージは、上面に半導体素子６が載置用基台５を介して載置される載置部１ｂを有する金属製の基体１と、その上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層２ｂが形成された入出力部２ａが設けられたセラミック製の枠体２とを具備し、基体１は上面に外周部より載置部１ｂが高くなるように載置部１ｂと外周部との間に全周に亘って段差１ａが形成されており、枠体２は入出力部２ａが設けられている部位の下面と内面との間に段差１ａに噛み合うように切欠き部２ｃが形成されている。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電界効果型トランジスタ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）等の半導体素子を収納するための半導体素子収納用パッケージであって、半導体素子の作動性を良好とし得るものに関する。
【０００２】
【従来の技術】
従来の半導体素子収納用パッケージ（以下、半導体パッケージともいう）を図３に分解斜視図で示す。この半導体パッケージは、上面に半導体素子１６がセラミック製の載置用基台１５を介して載置される載置部１１ｂを有し、半導体素子１６の作動時に発生する熱を外部に効率良く伝達し得る金属製の基体１１と、基体１１の上面の外周部に載置部１１ｂを囲繞するようにして取着され、リード端子１４取付用の切欠きが形成されたセラミックス製の枠体１２とを有する。また半導体パッケージは、リード端子１４取付用の切欠きの部位に、枠体１２の内外を導通するように側部を貫通して被着形成されたメタライズ配線層１２ｂと、半導体パッケージ内の半導体素子１６と外部電気回路（図示せず）との間で高周波信号を伝送させるリード端子１４とを有する。
【０００３】
なお、枠体１２の側部に、メタライズ配線層１２ｂを有し、半導体素子１６に高周波信号の入出力を行う入出力部１２ａが形成されている。
【０００４】
また、載置部１１ｂには、半導体素子１６とメタライズ配線層１２ｂとの高周波信号の入出力時にボンディングワイヤ等に余計なインダクタンスが発生するのを抑制するとともにそのインダクタンスのバラツキを低減させるための高さ調整用のものであって、半導体素子１６と基体１１とを電気的に絶縁するとともに半導体素子１６の熱を効率良く基体１１に伝達するためのセラミック製の載置用基台１５が、金（Ａｕ）−ゲルマニウム（Ｇｅ）半田等のロウ材を介して接合される。この載置用基台１５の上面や側面に、半導体素子１６がＡｕ−Ｓｉ（シリコン）半田等の低温ロウ材を介して固定される。
【０００５】
そして、半導体素子１６とメタライズ配線層１２ｂとをＡｕ等から成るボンディングワイヤ（図示せず）で電気的に接続することにより、半導体素子１６と外部電気回路とがリード端子１４とボンディングワイヤとを介して電気的に接続されることになる。さらに、入出力部１２ａの上面にセラミック製または金属製の蓋体１８を錫（Ｓｎ）−鉛（Ｐｂ）半田等の半田を介して接合することにより、半導体パッケージ内部の半導体素子１６が気密に封止された半導体装置となる。
【０００６】
また、入出力部１２ａを有する枠体１２は、基体１１の上面の外周部に載置部１１ｂを囲繞するようにして銀（Ａｇ）ロウ等のロウ材を介して接合されており、載置用基台１５は載置部１１ｂのロウ材が流れ込まない中心部に接合される。これは、載置部１１ｂのロウ材が流れ込んだ部位に載置用基台１５を接合すると、ロウ材によって載置用基台１５が傾いて接合されたり、載置用基台１５に接合されない箇所が発生するためである。例えば、載置用基台１５が傾いて接合された場合、半導体素子１６とメタライズ配線層１２ｂとの高さが異なることになり、ボンディングワイヤに生じるインダクタンスを抑制すること、およびそのインダクタンスのバラツキの低減化を行なうことが困難になる。また、載置用基台１５に接合されない箇所が発生した場合、半導体素子１６の熱を載置用基台１５を介して効率良く基体１１に伝達するのが困難になる。
【０００７】
また、枠体１２は、異種材料から成る基体１１との熱膨張係数差による熱歪みによって基体１１に反りが発生するのを防止し、載置用基台１５を基体１１の平坦な上面に接合させ得るように、幅や高さを大きなものとして剛性を確保している。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子収納用パッケージにおいては、基体１１と枠体１２とを接合するロウ材の載置部１１ｂへの流れ出しを制御するのは非常に困難である。すなわち、基体１１は金属製であるため、ロウ材が載置部１１ｂの載置用基台１５が接合される部位に流れ込みやすくなっている。
【０００９】
そこで、ロウ材のボリュームや溶融温度等の溶融条件を制御することが考えられる。しかし、実際の半導体パッケージの製造においては、その大きさが異なるもの、すなわち熱容量の異なるものが数多くあるため、それぞれの大きさに合わせてロウ材のボリュームや溶融条件を制御するのは非常に困難である。
【００１０】
また、たとえそれぞれの大きさの半導体パッケージについてロウ材のボリュームやロウ材溶融条件を制御しても、載置部１１ｂの少なくとも外周部にはわずかながらもロウ材の流れ込みが発生する。そのため、載置用基台１５は載置部１１ｂのロウ材が流れ込まない中央部に接合する必要があることから、メタライズ配線層１２ｂと載置用基台１５との間隔が広くなり、メタライズ配線層１２ｂと半導体素子１６間のボンディングワイヤの長さが長くなる。その結果、ボンディングワイヤに生じるインダクタンスが大きくなり高周波信号の伝送特性が劣化していた。
【００１１】
また、近時、半導体パッケージは小型軽量化の方向に進んでおり、一つの対策として基体１１のサイズおよび枠体１２の幅や高さを小さくすることが考えられる。この場合、載置用基台１５が接合される部位にロウ材が流れ込まないようにできたとしても、半導体素子１６の熱が基体１１から枠体１２に伝わった際に、小型化および薄型化された基体１１と幅や高さを小さくした枠体１２との熱膨張係数差による熱歪みにより、基体１１に反り変形が発生したり、基体１１と枠体１２との間に剥がれやクラック等の破損が発生し易い。その結果、半導体素子１６の熱の熱伝達性および放熱性、半導体装置の気密性が劣化し、半導体素子１６の作動性が劣化するという問題点があった。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、ロウ材のボリュームやロウ材の溶融条件を制御することなくロウ材の載置部への流れ込みを有効に防止し、メタライズ配線層と半導体素子との間のボンディングワイヤ等に発生するインダクタンスを低減することである。また、半導体パッケージを小型軽量にするために基体のサイズおよび枠体の幅や高さを小さくした場合においても、半導体素子の熱により基体の反り変形や基体と枠体との間の剥がれやクラック等の破損を発生させないことである。これにより、半導体素子の作動性を非常に良好とし得る半導体パッケージを提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置用基台を介して載置される載置部を有する金属製の基体と、該基体の上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層が形成された入出力部が設けられているセラミック製の枠体とを具備した半導体素子収納用パッケージにおいて、前記基体は、上面に前記外周部よりも前記載置部が高くなるようにして前記載置部と前記外周部との間に全周にわたって段差が形成されており、前記枠体は、前記入出力部が設けられている部位の下面と内面との間に前記段差に噛み合うように切欠き部が形成されていることを特徴とする。
【００１４】
本発明の半導体素子収納用パッケージは、基体はその上面に外周部よりも載置部が高くなるようにして載置部と外周部との間に全周にわたって段差が形成されており、枠体は入出力部が設けられている部位の下面と内面との間に段差に噛み合うように切欠き部が形成されていることから、大きさの異なる半導体素子収納用パッケージごとにロウ材のボリュームや溶融条件を制御する必要が無く、種々の大きさの半導体素子収納用パッケージにおいて載置部へのロウ材の流れ込みを有効に防ぐことができる。その結果、載置用基台および半導体素子をメタライズ配線層の極めて近傍に配置でき、半導体素子とメタライズ配線層とを接続するボンディングワイヤの長さをきわめて短くでき、ボンディングワイヤで発生するインダクタンスを大幅に低減できる。従って、高周波信号の伝送特性を非常に良好とし得る。また、半導体素子から枠体への熱伝達を良好なものとすることができるため、半導体素子の熱に起因する作動性の劣化を有効に防止できる。
【００１５】
本発明の半導体素子収納用パッケージは、好ましくは、前記切欠き部は、前記枠体の前記入出力部が設けられている部位の下面に略平行な面の幅が０．２乃至０．５ｍｍとされ、前記下面に略直交する面の幅が０．２乃至１ｍｍとされており、前記段差は、高さが前記切欠き部の前記下面に略直交する面の幅と略同じとされていることを特徴とする。
【００１６】
本発明の半導体素子収納用パッケージは、切欠き部は、枠体の入出力部が設けられている部位の下面に略平行な面の幅が０．２乃至０．５ｍｍとされ、下面に略直交する面の幅が０．２乃至１ｍｍとされており、段差は、高さが切欠き部の下面に略直交する面の幅と略同じとされていることから、ロウ材が載置部に流れ込むのをより有効に阻止でき、半導体素子と外部電気回路との高周波信号の伝送特性および半導体素子の気密性を良好に保持でき、半導体素子の作動性を長期にわたり良好なものとし得る。
【００１７】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部に載置固定された載置用基台の上面または側面に固定されるとともに前記入出力部の前記メタライズ配線層に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１８】
本発明の半導体装置は、上記の構成により、本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【００１９】
【発明の実施の形態】
本発明の半導体素子収納用パッケージ以下に詳細に説明する。図１、図２は本発明の半導体パッケージについて実施の形態の例であり、図１は半導体パッケージの分解斜視図、図２は図１のＸ−Ｙ線における断面図である。
【００２０】
これらの図において、１は、上面の半導体素子６が載置される載置部１ｂと外周部との間に段差１ａが形成されている金属製の基体、２は、基体１の上面の外周部にロウ付けされたセラミック製の枠体、２ａは、枠体２の側部に設けられ、下面に段差１ａの角部に噛み合わされるように切欠き部２ｃが形成された入出力部である。この入出力部２ａは、側部の内外を導通するようにメタライズ配線層２ｂが貫通して形成されており、メタライズ配線層２ｂよりも上側の幅が小さくなっている。また、入出力部２ａは枠体２の対向する一対の側部に設けられている。また、３は、基体１と枠体２とを接合するロウ材、４は、入出力部２の枠体２外側のメタライズ配線層２ｂの上面に接合されるリード端子である。これら基体１，入出力部２，リード端子４とで半導体素子６を収容するための容器が主に構成される。
【００２１】
本発明の半導体素子収納用パッケージは、上面に半導体素子６が載置用基台５を介して載置される載置部１ｂを有する金属製の基体１と、基体１の上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層２ｂが形成された入出力部２ａが設けられているセラミック製の枠体２とを具備し、基体１は、上面に外周部よりも載置部１ｂが高くなるようにして載置部１ｂと外周部との間に全周にわたって段差１ａが形成されており、枠体２は、入出力部２ａが設けられている部位の下面と内面との間に段差１ａに噛み合うように切欠き部２ｃが形成されている。
【００２２】
本発明の基体１は、略四角形の金属板からなり、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）合金等の金属からなる。また、その上面の載置部１ｂと外周部との間に段差１ａが設けられており、段差１ａより上面の中央部は半導体素子６が載置用基台５を介して載置固定される載置部１ｂである。この基体１は、半導体素子６の熱を効率良く外部に伝える放熱板として機能するとともに、半導体素子６を支持（載置固定）する支持部材として機能する。
【００２３】
また基体１は、その金属材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工を施すことによって所定形状に製作される。また、基体１の表面には、耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層とをメッキ法により順次被着させておくのが良い。その場合、基体１が酸化腐食するのを有効に防止し得るとともに載置部１ｂに半導体素子６を強固に載置固定できる。
【００２４】
基体１の段差１ａの高さは０．２〜１ｍｍが好ましく、０．２ｍｍ未満の場合、ロウ材３を段差１ａで阻止するのが難しく、ロウ材３が載置部１ｂに流れ込み易くなる。１ｍｍを超える場合、メタライズ配線層２ｂの枠体２内側の端部とその直下の段差１ａ付近の載置部１ｂとの間の間隔が小さくなり、メタライズ配線層２ｂで伝送される高周波信号に伴なう電磁波が枠体２内側の端部で反射されて反射損失が大きくなり、伝送損失が大きくなり易い。
【００２５】
また、半導体素子６と外部電気回路との間で高周波信号の入出力を行なう入出力部２ａが設けられた枠体２は、その下面に被着されたメタライズ層を介して載置部１ｂを囲繞するようにしてロウ材３で取着される。
【００２６】
本発明の枠体２ａは、アルミナ（Ａｌ_２Ｏ_３）質焼結体（アルミナセラミックス）や窒化アルミニウム（ＡｌＮ）質焼結体等の絶縁材料からなり、その原料粉末に適当な有機バインダや溶剤等を添加混合しスラリーとなし、このスラリーをドクターブレード法やカレンダーロール法によってセラミックグリーンシートとなし、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約１６００℃の高温で焼成することによって製作される。
【００２７】
また、入出力部２ａに形成されたメタライズ配線層２ｂは、半導体素子６と外部電気回路との間で高周波信号の伝送を行うためのものであり、ボンディングワイヤやリード端子４との接合を容易かつ強固なものとするために、その表面に厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層とがメッキ法により順次被着されている。その結果、半導体素子６はボンディングワイヤを介してメタライズ配線層２ｂに強固に接合され、また外部電気回路はリード端子４を介してメタライズ配線層２ｂに強固に接合されて、高周波信号の伝達が良好となる。
【００２８】
このメタライズ配線層２ｂは、Ｗ、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金属粉末により形成されている。即ち、メタライズ配線層２ｂは、Ｗ、Ｍｏ、Ｍｎ等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得られた金属ペーストを、枠体２ａとなるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布し、焼成することによって枠体２ａに形成される。
【００２９】
一方、入出力部２の下面に被着されたメタライズ層は、基体１の上面の段差１ａよりも外周部にロウ材３を介して接合される。そして、ロウ材３が外周部から段差１ａを経て載置部１ｂ側に流れ込んできた場合であっても、入出力部２ａの下面に切欠き部２ｃが段差１ａに噛み合うように形成されているため、ロウ材３が段差１ａおよび切欠き部２ｃで阻止されて、載置部１ｂの載置用基台５が接合される中央部までは流れ込まない。その結果、載置用基台５をメタライズ配線層２ｂの極めて近傍に設置でき、載置用基台５の上面や側面にロウ付け等で固定される半導体素子６とメタライズ配線層２ｂとの距離がきわめて小さくなり、ボンディングワイヤの長さを非常に短くできる。従って、メタライズ配線層２ｂと半導体素子６との間のボンディングワイヤに発生するインダクタンスを大幅に低減でき、高周波信号の伝送特性が非常に良好となる。
【００３０】
また、入出力部２ａの下面の切欠き部２ｃは、半導体パッケージを小型軽量化するために枠体２ａの幅や高さを小さくした場合であっても、半導体素子６の熱を入出力部２ａに直接的に伝えないようにすることができる。すなわち、半導体素子６の熱は、載置部１ｂから主にロウ材３を介して外部に伝熱され、入出力部２ａには直接的に伝わらない。その結果、半導体素子６の熱によって、小型化された枠体２と基体１との間で熱歪みを発生させず、基体１の反り変形や基体１と枠体２ａとの間の剥がれ等を有効に防止し得る。従って、半導体素子６から外部への熱伝達効率および半導体パッケージの気密性を良好とでき、半導体素子６の作動性を良好とし得る。
【００３１】
本発明において、切欠き部２ｃは、枠体の入出力部２ａが設けられた部位の下面Ｐ（図２）に略平行な面の幅が０．２〜０．５ｍｍとされ、下面Ｐに略直交する面の幅が０．２〜１ｍｍとされており、段差１ａは、高さが切欠き部２ｃの下面Ｐに略直交する面の幅と略同じとされていることが好ましい。
【００３２】
切欠き部２ｃの下面Ｐに略平行な面の幅が０．２ｍｍ未満では、ロウ材３が載置部１ｂの中央部にまで流れ込んでき易くなり、載置部１ｂの平坦性が劣化し易くなる。そのため、載置用基台５を載置部１ｂに良好に接合し難くなり、半導体素子６とメタライズ配線層２ｂとの間のボンディングワイヤに生じるインダクタンスを抑制するのが困難になるとともにそのインダクタンスのバラツキを低減することが困難になり、また、載置用基台５から基体１に伝わる半導体素子６の熱の伝達効率が劣化し易くなる。
【００３３】
切欠き部２ｃの下面Ｐに略直交する面の幅が０．２ｍｍ未満では、ロウ材３を阻止する効果がほとんどなくなり、１ｍｍを超える場合、メタライズ配線層２ｂで伝送される高周波信号の反射損失が大きくなる傾向がある。
【００３４】
なお、切欠き部２ｃの内面、特に少なくとも下面Ｐに略直交する面には、メタライズ層が被着されないほうが良い。切欠き部２ｃの内面にメタライズ層が被着された場合、そのメタライズ層とメタライズ配線層２ｂとの間に浮遊容量が発生し、これによりメタライズ層とメタライズ配線層２ｂとの間で発生する高周波信号の共振の共振点が低下し、高周波回路が低周波数域で作動しなくなるといった問題が発生し易くなる。また、切欠き部２ｃの内面にメタライズ層が被着された場合、メタライズ層にロウ材が濡れて、ロウ材が載置部１ｂ側へ流れ込み易くなる。
【００３５】
また、切欠き部２ｃの内面にメタライズ層を形成する場合であれば、切欠き部２ｃの内面の下面Ｐに略平行な面にメタライズ層を形成し、かつ下面Ｐに略直交する面にメタライズ層を形成しないのがよい。この場合、浮遊容量は発生するが、切欠き部２ｃの内面の下面Ｐに略平行な面のメタライズ層にロウ材３が濡れて、表面張力によってロウ材３が載置部１ｂの中心部に流れ出すのを抑えることができる。
【００３６】
本発明において、切欠き部２ｃの直下の段差１ａの角部は、円弧状等の曲面状や直線状に面取り加工されているのがよい。また、切欠き部２ｃの角部は、円弧状等の曲面状でさらに凹んでいることがよい。段差１ａの角部および切欠き部２ｃの角部が上記の構成とされていることにより、ロウ材３がそれらの角部に溜り、載置部１ｂ側へ流れ込むのを有効に阻止できる。また、基体１と枠体２との熱膨張係数差による熱歪みが上記角部に集中するのを防いで、上記角部にクラック等が発生するのを抑えることができる。
【００３７】
入出力部２のメタライズ配線層２ｂの枠体外側の上面には、外部電気回路と入出力部２との電気的な接続を行うためのリード端子４がロウ材を介して接合される。このリード端子４は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属からなり、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００３８】
かくして、本発明の半導体パッケージは、載置部１ｂへのロウ材３の流れ込みを有効に防ぐことができる。その結果、載置用基台５および半導体素子６をメタライズ配線層２ｂの極めて近傍に配置でき、半導体素子６とメタライズ配線層２ｂとを接続するボンディングワイヤの長さをきわめて短くでき、ボンディングワイヤで発生するインダクタンスを大幅に低減できる。従って、高周波信号の伝送特性を非常に良好とし得る。また、半導体素子６から枠体２への熱伝達を良好なものとすることができるため、半導体素子６の熱に起因する作動性の劣化を有効に防止できる。
【００３９】
また、本発明の半導体装置は、上記本発明の半導体パッケージと、載置部１ｂに載置固定された載置用基台５の上面または側面に固定されるとともに入出力部２ａのメタライズ配線層２ｂに電気的に接続された半導体素子６と、枠体２の上面に接合された蓋体８とを具備している。この蓋体８は、アルミナセラミックス等のセラミック、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成り、枠体２の上面に形成されたメタライズ層にロウ付けされるか、またはＦｅ−Ｎｉ−Ｃｏ合金等から成るシールリングを介してロウ付けされる。
【００４０】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【００４１】
図１、図２に示した半導体パッケージを以下のように構成した。Ｆｅ−Ｎｉ−Ｃｏ合金から成り、厚さ１．２ｍｍ×縦１２ｍｍ×横１０ｍｍの略四角形の基体１の上面の外周部に、アルミナセラミックスから成り、高さ３ｍｍ×枠部の幅１．５ｍｍの枠体２を、Ａｇロウ（ＪＩＳ　Ｚ　３２６１）により接合した。枠体２の対向する一対の側部には入出力部２ａが形成されており、入出力部２ａには側部を貫通するようにＷから成るメタライズ配線層２ｂが形成されている。
【００４２】
枠体２の入出力部２ａが設けられた部位の下面Ｐに形成された切欠き部２ｃにおいて、その下面Ｐに略平行な面の幅ａ（図２）を０．１，０．２，０．３，０．４，０．５，０．６（ｍｍ）とし、下面Ｐに略直交する面の幅ｂ（図２）および段差１ａの高さを０．７５ｍｍとした６種のサンプルを各１０個ずつ作製した。これらのサンプルについて、ロウ付け時におけるロウ材３の載置部１ｂへの流れ込みの発生状況、高周波信号（１０ＧＨｚ）の反射損失を評価した。高周波信号の反射損失は、メタライズ配線層２ｂの部位について、ネットワークアナライザを用いて評価した。その結果を表１に示す。
【００４３】
なお、各種サンプルにおいて１個でも載置部１ｂにロウ材３の流れ込みが観察された場合には×印を、１０個全てにおいてロウ材３の流れ込みが観察されない場合には○印を記載した。また、高周波信号の反射損失が−１５ｄＢよりもその絶対値が大きい場合は反射損失大とし、小さければ反射損失小とした。
【００４４】
【表１】

【００４５】
表１より、切欠き部２ｃの幅ａが０．２ｍｍより小さい場合、ロウ材３の流れ出しが発生した。また、幅ａが０．５ｍｍよりも大きいと、高周波信号の反射損失が大きくなり、高周波信号の伝送特性が劣化した。
【００４６】
次に、切欠き部２ｃの幅ａを０．３ｍｍとし、幅ｂおよび段差１ａの高さを０．８，０．９，１，１．１，１．２（ｍｍ）として高周波信号の反射損失の大きさを評価した。このとき、上記と同様に−１５ｄＢを基準として、絶対値が−１５ｄＢよりも小さい場合を○、絶対値が−１５ｄＢよりも大きい場合を×とした。このとき、上記と同様に−１５ｄＢを基準として、その絶対値が１５よりも小さい場合を○、絶対値が１５よりも大きい場合を×とした。その結果を表２に示す。
【００４７】
【表２】

【００４８】
表２より、入出力部２において、切欠き部２ｃの幅ｂが１ｍｍを超えると高周波信号の反射損失が大きくなることが判明した。また、幅ｂが０．２ｍｍ未満では、ロウ材３が載置部１ｂの中心部に流れ出してしまうことが判った。
【００４９】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置用基台を介して載置される載置部を有する金属製の基体と、基体の上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層が形成された入出力部が設けられているセラミック製の枠体とを具備し、基体は、上面に外周部よりも載置部が高くなるようにして載置部と外周部との間に全周にわたって段差が形成されており、枠体は、入出力部が設けられている部位の下面と内面との間に段差に噛み合うように切欠き部が形成されていることにより、大きさの異なる半導体素子収納用パッケージごとにロウ材のボリュームや溶融条件を制御する必要が無く、種々の大きさの半導体素子収納用パッケージにおいて載置部へのロウ材の流れ込みを有効に防ぐことができる。その結果、載置用基台および半導体素子をメタライズ配線層の極めて近傍に配置でき、半導体素子とメタライズ配線層とを接続するボンディングワイヤの長さをきわめて短くでき、ボンディングワイヤで発生するインダクタンスを大幅に低減できる。従って、高周波信号の伝送特性を非常に良好とし得る。また、半導体素子から枠体への熱伝達を良好なものとすることができるため、半導体素子の熱に起因する作動性の劣化を有効に防止できる。
【００５０】
本発明の半導体素子収納用パッケージは、好ましくは、切欠き部は、枠体の入出力部が設けられている部位の下面に略平行な面の幅が０．２乃至０．５ｍｍとされ、下面に略直交する面の幅が０．２乃至１ｍｍとされており、段差は、高さが切欠き部の下面に略直交する面の幅と略同じとされていることにより、ロウ材が載置部に流れ込むのをより有効に阻止でき、半導体素子と外部電気回路との高周波信号の伝送特性および半導体素子の気密性を良好に保持でき、半導体素子の作動性を長期にわたり良好なものとし得る。
【００５１】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定された載置用基台の上面または側面に固定されるとともに入出力部のメタライズ配線層に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す分解斜視図である。
【図２】図１のＸ−Ｙ線における断面図である。
【図３】従来の半導体素子収納用パッケージの例の分解斜視図である。
【符号の説明】
１：基体
１ａ：段差
１ｂ：載置部
２：入出力部
２ｃ：切欠き部
３：ロウ材
５：載置用基台
６：半導体素子

Claims

上面に半導体素子が載置用基台を介して載置される載置部を有する金属製の基体と、該基体の上面の外周部にロウ付けされ、側部に内面から外面にかけてメタライズ配線層が形成された入出力部が設けられているセラミック製の枠体とを具備した半導体素子収納用パッケージにおいて、前記基体は、上面に前記外周部よりも前記載置部が高くなるようにして前記載置部と前記外周部との間に全周にわたって段差が形成されており、前記枠体は、前記入出力部が設けられている部位の下面と内面との間に前記段差に噛み合うように切欠き部が形成されていることを特徴とする半導体素子収納用パッケージ。
前記切欠き部は、前記枠体の前記入出力部が設けられている部位の下面に略平行な面の幅が０．２乃至０．５ｍｍとされ、前記下面に略直交する面の幅が０．２乃至１ｍｍとされており、前記段差は、高さが前記切欠き部の前記下面に略直交する面の幅と略同じとされていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
請求項１または請求項２記載の半導体素子収納用パッケージと、前記載置部に載置固定された載置用基台の上面または側面に固定されるとともに前記入出力部の前記メタライズ配線層に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。