JP2004288948A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004288948A
JP2004288948A JP2003080209A JP2003080209A JP2004288948A JP 2004288948 A JP2004288948 A JP 2004288948A JP 2003080209 A JP2003080209 A JP 2003080209A JP 2003080209 A JP2003080209 A JP 2003080209A JP 2004288948 A JP2004288948 A JP 2004288948A
Authority
JP
Japan
Prior art keywords
semiconductor element
base
heat
radiator
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003080209A
Other languages
English (en)
Inventor
Hiroyuki Nakade
浩之 中出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003080209A priority Critical patent/JP2004288948A/ja
Publication of JP2004288948A publication Critical patent/JP2004288948A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子から発生する熱を基体に伝えることなく選択的に放熱体を介して外部へ放散させることにより、半導体素子収納用パッケージ全体の温度上昇を抑え、半導体素子を常に適温にして半導体素子を長期間にわたり正常かつ安定に作動させること。
【解決手段】半導体素子収納用パッケージは、上側主面に凹部1aを有するセラミックスからなる基体1と、凹部1aの底面から下側主面にかけて基体1を貫通する横断面形状が四角形状の貫通孔2と、貫通孔2に嵌着された、上面に半導体素子9が載置される載置部1bを有する金属製の直方体状の放熱体3とを具備しており、放熱体3は、上面と側面との間に全周にわたって段差3cが形成されている。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を収容するためのセラミックスからなる基体を具備する半導体素子収納用パッケージおよび半導体装置に関し、特に基体に付設された放熱体の形状の改良に関する。
【0002】
【従来の技術】
従来の半導体素子を収容するための半導体素子収納用パッケージ(以下、単にパッケージともいう)は、リードフレームなどに搭載した半導体素子を樹脂モールドした樹脂封止型のパッケージや、金属またはセラミックスから成る中空の容器の内部に半導体素子を気密封止した気密封止型のパッケージが知られている。その中でも、気密封止型のパッケージは、気密性に優れるため、高信頼性が要求される場合に多用されている。
【0003】
従来の気密封止型のパッケージCの一例を示す断面図を図5に示す。同図において、21は基体、21aは半導体素子の載置部、22は枠体、23は放熱体、24は入出力端子、25は半導体素子、28は蓋体である。基体21は、例えば鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属から成り、基体21の上側主面の外周部には、載置部21aを囲繞するように接合されたFe−Ni−Co合金等の金属からなる枠体22が立設されている。この枠体22は、基体21に銀(Ag)ロウなどのロウ材を介してロウ付けされるか、あるいは基体21と一体成形されることにより設けられる。
【0004】
また、基体21の中央部には貫通孔B1が形成されており、この貫通孔B1に熱伝導性の高い銅(Cu)系材料からなる放熱体23がロウ材を介して接合されている。そして、この放熱体23の上面に半導体素子25が載置される載置部21aが設けられている。
【0005】
放熱体23は上下2枚の銅板23aからなり、この2枚の銅板23aの間にロウ材を挟み、加熱、冷却することにより2枚の銅板23aが互いに接合されている。そして、貫通孔B1の内面に2枚の銅板23aの各側面が全周にわたってロウ材を介して接合されている。
【0006】
そして、枠体22には側部に貫通孔から成る入出力端子24の取付部22aが形成されており、この取付部22a内に枠体22の内外を気密に封止するアルミナ(Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al2O3・2SiO2)質焼結体等のセラミックスからなる入出力端子24が嵌着されている。
【0007】
入出力端子24は、上面にメタライズ層からなる線路導体24aが形成された平板部とこの上面に線路導体24aの一部を間に挟んで接合された立壁部とからなり、枠体22の外側の露出した線路導体24a上には外部リード端子27が接合されている。
【0008】
このようなパッケージCの載置部21aに半導体素子25をペルチェ素子などの電子冷却素子を介して載置固定するとともに線路導体24aと半導体素子25の電極とをボンディングワイヤ26を介して電気的に接続し、枠体22の上面にFe−Ni−Co合金等の金属からなる蓋体28を金(Au)−錫(Sn)等のロウ材を用いたロウ付け法やシームウエルド法等の溶接法で取着して、基体21、枠体22、蓋体28、入出力端子24、放熱体23から主に構成される容器内部を気密に封止することによって、製品としての半導体装置となる。
【0009】
この半導体装置は、外部電気回路から供給される電気信号によって半導体素子25を駆動させることで無線基地局等に用いられるパワーアンプモジュール用等の半導体装置として機能する。
【0010】
このようなパッケージCは、基体21がセラミックス製の入出力端子24の熱膨張係数に近似する熱膨張係数を有するFe−Ni−Co合金からなるため、パッケージCの製造工程中に基体21と入出力端子24との熱膨張係数差によって入出力端子24にクラックなどの不具合が発生するのを有効に抑制できる。
【0011】
また、半導体素子25を熱伝導性のよい銅板23aからなる放熱体23上に搭載するため、半導体素子25が発する熱を放熱体23を介して外部に効率よく放熱することができ、半導体素子25の温度上昇を抑制して半導体素子25を長期間にわたり正常かつ安定に作動させることが可能になるというものである(例えば、下記の特許文献1参照)。
【0012】
【特許文献1】
特開2001−217333号公報
【0013】
【発明が解決しようとする課題】
しかしながら、上記従来例においては、金属製の基体21を用いているため、パッケージCの重量が大きく、このようなパッケージCを通信機器等の携帯用機器や衛星通信用のモジュール等に用いるのは困難であった。また、半導体素子25から発生した熱が放熱体23から金属製の基体21に伝わり易く、この熱が入出力端子24およびボンディングワイヤ26を介して半導体素子25に伝わることになり、電子冷却素子を半導体素子25と載置部21aとの間に配置して半導体素子25から放熱体23への熱伝導性を向上しても半導体素子25の温度を適温まで下げることができないという問題点を有していた。
【0014】
そこで、基体21を例えばAl2O3質焼結体などのセラミックスから構成することにより重量を軽減するとともに、基体21の熱伝導度を金属製の基体21に比して小さくすることにより基体21に熱が伝わるのを抑制し、選択的に放熱体23を介して外部に放熱させるという提案がされている。
【0015】
このようなセラミックスからなる基体21は、金属に比較して軽量であり、また熱伝導度が低いという利点を有している。さらに、表面にメタライズ層から成る線路導体を形成できることから、半導体素子25の電極と線路導体とを短い距離でボンディングワイヤ26により接続することができ、信号の損失を低減することもできる。
【0016】
しかしながら、セラミックス製の基体21は熱伝導性が低くて放熱体23からの熱が伝わり難いものの、半導体素子25の使用周波数の高周波化にともなって発熱量が多くなった場合、半導体素子25や電子冷却素子からの熱を全て放熱体23の下方に伝達して放熱させることはできず、一部の熱は放熱体23の側面から基体21に伝達される。従って、基体21に熱が伝達されるとセラミックスからなる基体21の熱伝導率が小さいために、その熱を容易に放熱することができずに基体21内に残留し、その結果、パッケージC全体の温度が上昇して電子冷却素子による冷却だけでは半導体素子25を適正な温度とすることができないという問題点を依然として有していた。
【0017】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子から発生する熱を基体に伝えることなく選択的に放熱体を介して外部へ放散させることにより、半導体素子収納用パッケージ全体の温度上昇を抑え、半導体素子を常に適温にして半導体素子を長期間にわたり正常かつ安定に作動させることができる半導体素子収納用パッケージおよび半導体装置を提供することにある。
【0018】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に凹部を有するセラミックスからなる基体と、前記凹部の底面から下側主面にかけて前記基体を貫通する横断面形状が四角形状の貫通孔と、前記貫通孔に嵌着された、上面に半導体素子が載置される載置部を有する金属製の直方体状の放熱体とを具備しており、該放熱体は、上面と側面との間に全周にわたって段差が形成されていることを特徴とする。
【0019】
本発明の半導体素子収納用パッケージは、上側主面に凹部を有するセラミックスからなる基体と、凹部の底面から下側主面にかけて基体を貫通する横断面形状が四角形状の貫通孔と、貫通孔に嵌着された、上面に半導体素子が載置される載置部を有する金属製の直方体状の放熱体とを具備しており、放熱体は、上面と側面との間に全周にわたって段差が形成されていることから、放熱体の側面と基体との接触面積を小さくすることができ、放熱体から基体へ熱が伝達されるのを有効に抑制することができるとともに、放熱体は下側ほど横断面積が大きくなっているために、熱を下側により効率よく伝達することができる。その結果、半導体素子からの熱を基体に伝えることなく選択的に放熱体を介して外部へ放散させて半導体素子収納用パッケージ全体の温度上昇を抑え、半導体素子を常に適温にして半導体素子を長期間にわたり正常かつ安定に作動させることができる。
【0020】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記放熱体は、前記段差の下側の側面が下方に向かって下面の中心側に傾斜していることを特徴とする。
【0021】
本発明の半導体素子収納用パッケージは、放熱体の段差の下側の側面が下方に向かって下面の中心側に傾斜していることにより、基体と放熱体との間のロウ材の体積を段差の下側に行くほど大きくすることができ、基体と放熱体との熱膨張係数差により応力が生じた場合でも、この体積の大きいロウ材により応力を有効に吸収することができる。また、放熱体の下面の端と基体との距離が適度に大きくなっていることから、半導体素子収納用パッケージを外部回路基板等に搭載した場合、熱膨張係数差による応力が集中し易い放熱体、基体および外部電気回路基板の3つの部品が接触する界面部分に大きな体積のロウ材を設けることができ、応力集中を有効に緩和することができる。これらの結果、基体にクラックが生じるのを有効に抑制することができる。さらに、ロウ材を段差の下側に導くことによって、放熱体の側面と基体との間のロウ材が段差の上側にあふれ出て熱が基体側へ伝わり易くなるのを有効に抑制することができる。
【0022】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置された前記半導体素子と、前記基体の上面の前記凹部の周囲に取着された蓋体とを具備していることを特徴とする。
【0023】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた放熱性に優れ、半導体素子の動作信頼性の高いものとなる。
【0024】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明のパッケージについて実施の形態の一例を示す上面図であり、図2(a)は、図1に示すパッケージのA−A’線における断面図、また同図(b)は放熱体のB−B’線における断面図である。これらの図において、1は基体、1aは凹部、1bは載置部、1cは側壁、1dは線路導体、2は貫通孔、3は放熱体、4は電子冷却素子、5はロウ材、6はリード端子、7はボンディングワイヤ、8は蓋体、9は半導体素子である。
【0025】
本発明の基体1は、Al2O3質焼結体,3Al2O3・2SiO2等のセラミックスから形成され、例えばAl2O3質焼結体からなる場合以下のようにして作製される。すなわち、Al2O3,酸化珪素(SiO2),酸化マグネシウム(MgO),酸化カルシウム(CaO)等の原料粉末に適当な有機バインダ、有機溶剤、可塑剤、分散剤等を添加混合してスラリー状となし、これを従来周知のドクターブレード法によってシート状となすことにより、複数枚のセラミックグリーンシートを得る。
【0026】
次に、このセラミックグリーンシートに貫通孔2や凹部1a等となる適当な打抜き加工を施すとともに、タングステン(W),モリブデン(Mo),マンガン(Mn)等の金属粉末に適当なバインダ、溶剤を混合してなる導体ペーストを、セラミックグリーンシートにスクリーン印刷法等により所定パターンに印刷塗布することによって、半導体素子9の電極と電気的に接続される線路導体1dや、リード端子6が接合される電極となる導体層を形成する。その後、これらのセラミックグリーンシートを所定の順序で積層した後、所定の寸法に切断し、最後に約1600℃の温度で焼成することによって、線路導体1d等の導体層を有した基体1となる焼結体を作製することができる。
【0027】
線路導体1dは、酸化腐食を防止するためやボンディングワイヤ7との接合強度を高めるため、Niめっき、Auめっきなどの金属めっきが表面に被着されているのがよい。
【0028】
また、凹部1aを構成する側壁1cには、図1,2に示すように一部を切り欠いて成る入出力部1eが形成され、この入出力部1eの底面には線路導体1dと電気的に接続された電極が形成されている。そして、この電極にFe−Ni合金等の金属からなるリード端子6をAgロウ等のロウ材を介して接合し、線路導体1dと半導体素子9の電極とをボンディングワイヤ7で電気的に接合することにより、外部電気回路からリード端子6を介して供給される電気信号によって半導体素子9を駆動させるとともに、半導体素子9と外部電気回路との信号の入出力を行なうことができる。
【0029】
本発明の基体1は、その凹部1aの底面から基体1の下面にかけて形成された貫通孔2にCuやCu−W合金等の熱伝導性の高い金属からなる放熱体3が嵌着されている。この放熱体3が半導体素子9を支持するための支持部材となり、この放熱体3の上面の載置部1bに半導体素子9がペルチェ素子などの電子冷却素子4を介して接着固定される。
【0030】
放熱体3は熱伝導性が良好であるとともにセラミックスと熱膨張係数が近いCu−Wが用いられるのがよい。これにより、半導体素子9が発する熱を効率よく伝達して大気中に放熱することが可能になり、冷却効率を高いものにすることができる。また、セラミックス製の基体1と放熱体3との熱膨張係数差を小さくし、これらの熱膨張係数差による応力によって基体1にクラックが生じるのを有効に抑制することもできる。
【0031】
また放熱体3は、直方体状であり、図2(b)に示すように上面と側面との間に全周にわたって段差3cが形成されている。これにより、放熱体3の側面と基体1との接触面積を小さくすることができ、放熱体3から基体1へ熱が伝達されるのを有効に抑制することができるとともに、放熱体3は下側ほど横断面積が大きくなっているために、熱を下側により効率よく伝達することができる。その結果、半導体素子9からの熱を基体1に伝えることなく選択的に放熱体3を介して外部へ放散させてパッケージ全体の温度上昇を抑え、半導体素子9を常に適温にして半導体素子9を長期間にわたり正常かつ安定に作動させることができる。
【0032】
放熱体3の下側の部位3bの各側面の長さは、段差3cの上側の部位3aの各側面の長さの1.05乃至2倍であるのがよい。1.05倍未満であるとAl2O3質焼結体,3Al2O3・2SiO2質焼結体等のセラミックス製の基体1と上側の部位3aの側面との間の距離が小さいため、上側の部位3aから熱が輻射熱として基体1に伝わり、この熱がボンディングワイヤ7を介して半導体素子9に伝達されることとなって電子冷却素子4による冷却効率が低下し易くなる。
【0033】
一方、2倍を超えると放熱体3の横断面積が大きくなるためにその横方向の熱膨張が大きくなり、基体1と放熱体3との接合部において、放熱体3と基体1との熱膨張係数差により応力が発生して基体1にクラックが発生し易くなったり、あるいは放熱体3の下側の部位3bの厚さが小さい場合には下側の部位3bが変形し易くなる。
【0034】
また、放熱体3の下側の部位3bの厚さは、放熱体3の厚さに対して5乃至50%であるのがよい。50%を超えるとAl2O3質焼結体,3Al2O3・2SiO2質焼結体等からなる基体1と下側の部位3bとの接合面積が大きくなるため、半導体素子9で発生した熱が基体1に伝わり易くなり、ボンディングワイヤ7を介して半導体素子9に作用して半導体素子9の電子冷却素子4による冷却効率が減少し易くなる。
【0035】
一方、5%未満であると、下側の部位3bの強度が弱くなり、基体1と下側の部位3bとの接合部において下側の部位3bと基体1との熱膨張係数の違いにより応力が発生して、下側の部位3bが変形し易くなり、半導体素子9の位置ズレが発生してボンディングワイヤ7が断線し易くなる。
【0036】
また、放熱体3は段差3cの下側の側面、即ち下側の部位3bの側面が下方に向かって下面の中心側に傾斜しているのがよい。これにより、基体1と放熱体3との間のロウ材5の体積を段差3cの下側に行くほど大きくすることができ、基体1と放熱体3との熱膨張係数差により応力が生じた場合でも、この体積の大きいロウ材5により応力を有効に吸収することができる。また、放熱体3の下面の端と基体1との距離が適度に大きくなっていることから、パッケージを外部回路基板等に搭載した場合、熱膨張係数差による応力が集中し易い放熱体3、基体1および外部電気回路基板の3つの部品が接触する界面部分に大きな体積のロウ材5を設けることができ、応力集中を有効に緩和することができる。これらの結果、基体1にクラックが生じるのを有効に抑制することができる。さらに、ロウ材5を段差3cの下側に導くことによって、放熱体3の側面と基体1との間のロウ材5が段差3cの上側にあふれ出て熱が基体1側へ伝わり易くなるのを有効に抑制することができる。
【0037】
また、放熱体3の下側の部位3bは、図3に斜視図で示すように、四隅の角が斜めに切り欠かれていてもよい。これにより、放熱体3と基体1との熱膨張係数差による応力が集中し易い貫通孔2の角部において、貫通孔2の角部と下側の部位3bの四隅との間のロウ材の体積を大きくすることができ、熱膨張係数差による応力を有効に緩和することができる。
【0038】
また、放熱体3は、図4に斜視図で示すように、下側の部位3bの露出した上面において、側面の中央の上方に位置する部位に側面と面一になっているとともに、上側の部位3aの上面と面一になっている直方体状の突出部3dを有していてもよい。これにより、放熱体3の下側の部位3bを補強することができるため、下側の部位3bを薄くして放熱体3と基体1との接触面積をより小さくすることができ、放熱体3から基体1に熱が伝わるのをより有効に抑制することができる。
【0039】
このようなパッケージの載置部1bに半導体素子9をペルチェ素子などの電子冷却素子4を介して載置固定するとともに線路導体1dと半導体素子9の電極とをボンディングワイヤ7を介して電気的に接続し、基体1の上面の凹部1aの周囲、即ち側壁1cの上面に、Fe−Ni−Co合金等の金属からなる環状部材(図示せず)を介してFe−Ni−Co合金等の金属からなる蓋体8をAu−Sn等のロウ材を用いたロウ付け法やシームウエルド法等の溶接法で取着して、基体1、放熱体3、蓋体8から主に構成される容器内部を気密に封止することによって、製品としての半導体装置となる。
【0040】
この半導体装置は、外部電気回路からリード端子6、線路導体1d、ボンディングワイヤ7を介して供給される駆動信号によって半導体素子9を駆動させることで光通信用や無線通信用などに用いられる半導体装置として作動する。
【0041】
【実施例】
(実施例1)
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【0042】
図1のパッケージを以下のように構成した。Al2O3質焼結体からなり、外形が縦10.15mm×横12.78mm×高さ5.00mm、凹部1aの形状が縦7.15mm×横8.53mm、側壁1cの高さが3.61mmの基体1を用意した。そして、これら基体1の凹部1aの底面から基体1の下面にかけて種々の大きさの貫通孔2を形成した(表1参照)。
【0043】
また、上側の部位3aが縦2.20mm×横3.50mm×高さ0.50mmで、下側の部位3bの縦および横の長さがそれぞれ表1の各貫通孔2よりも0.10mm小さくなっている(高さは0.50mm)Cu−Wからなる放熱体3を用意した。
【0044】
そして、これらの放熱体3を上記の基体1の貫通孔2にAgロウ(BAg8:JIS Z 3261)を介して嵌着し、各大きさの放熱体3についてそれぞれ10個のサンプルを得た。
【0045】
これらのサンプルにおいて載置部1bに縦2.15mm、横3.63mm、高さ0.63mmの電子冷却素子4を介して縦0.25mm、横0.25mm、高さ0.10mmのFET(Field Effect Transistor:電解効果型トランジスタ)を搭載してテストサンプルとした。
【0046】
また、比較サンプルとして、上記の種々の大きさの放熱体3の下側の部位3bと各側面の長さが同じで高さが1.00mmの直方体である、段差3cを形成していない放熱体3を用意し、これを各貫通孔2にロウ材5を介して嵌着し、上記と同様に電子冷却素子4および半導体素子9を載置したものを、各大きさについて10個ずつ作製した。
【0047】
そして、これらのサンプルについて半導体素子9を5GHz、50mVの条件で1時間作動させた際に、25℃に設定された測定室内で半導体素子9の温度上昇を赤外線温度計を用いて評価した。評価結果を表1に示す。表1の各欄における評価結果はいずれも10個のサンプルの表面温度の平均値である。
【0048】
【表1】
Figure 2004288948
【0049】
表1に示す結果より、段差3cのない比較サンプルと比較して、本発明の段差3cを有する放熱体3を用いたテストサンプルは、温度上昇を大幅に低減できることが判明した。
【0050】
(実施例2)
次いで、放熱体3の上側の部位3aの側面長さに対する下側の部位3bの側面長さの比を1.5とし、下側の部位3aの厚さを放熱体3全体の厚さに対して種々の割合にしたサンプル(表2参照)を各厚さについて10個ずつ作製し、実施例1と同様にして半導体素子9の温度上昇を評価するとともに、放熱体3の変形の有無を評価した。評価結果を表2に示す。
【0051】
【表2】
Figure 2004288948
【0052】
表2に示す結果から、本発明の放熱体3の下側の部位3bの高さの割合を全体の高さに対して5〜50%とすることにより、半導体素子9を常に適温にして半導体素子9を長期間にわたり正常かつ安定に作動させることが可能になるとともに、放熱体3の下側の部位3bの変形を解消したパッケージを得ることができることが判明した。
【0053】
なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。
【0054】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に凹部を有するセラミックスからなる基体と、凹部の底面から下側主面にかけて基体を貫通する横断面形状が四角形状の貫通孔と、貫通孔に嵌着された、上面に半導体素子が載置される載置部を有する金属製の直方体状の放熱体とを具備しており、放熱体は、上面と側面との間に全周にわたって段差が形成されていることから、放熱体の側面と基体との接触面積を小さくすることができ、放熱体から基体へ熱が伝達されるのを有効に抑制することができるとともに、放熱体は下側ほど横断面積が大きくなっているために、熱を下側により効率よく伝達することができる。その結果、半導体素子からの熱を基体に伝えることなく選択的に放熱体を介して外部へ放散させて半導体素子収納用パッケージ全体の温度上昇を抑え、半導体素子を常に適温にして半導体素子を長期間にわたり正常かつ安定に作動させることができる。
【0055】
本発明の半導体素子収納用パッケージは、放熱体の段差の下側の側面が下方に向かって下面の中心側に傾斜していることにより、基体と放熱体との間のロウ材の体積を段差の下側に行くほど大きくすることができ、基体と放熱体との熱膨張係数差により応力が生じた場合でも、この体積の大きいロウ材により応力を有効に吸収することができる。また、放熱体の下面の端と基体との距離が適度に大きくなっていることから、半導体素子収納用パッケージを外部回路基板等に搭載した場合、熱膨張係数差による応力が集中し易い放熱体、基体および外部電気回路基板の3つの部品が接触する界面部分に大きな体積のロウ材を設けることができ、応力集中を有効に緩和することができる。これらの結果、基体にクラックが生じるのを有効に抑制することができる。さらに、ロウ材を段差の下側に導くことによって、放熱体の側面と基体との間のロウ材が段差の上側にあふれ出て熱が基体側へ伝わり易くなるのを有効に抑制することができる。
【0056】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた放熱性に優れ、半導体素子の動作信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図2】(a)は図1の半導体素子収納用パッケージのA−A’線における断面図、(b)は(a)の半導体素子収納用パッケージにおける放熱体の拡大断面図である。
【図3】本発明の半導体素子収納用パッケージにおける放熱体について実施の形態の例を示す斜視図である。
【図4】本発明の半導体素子収納用パッケージにおける放熱体について実施の形態の例を示す斜視図である。
【図5】従来の半導体素子収納用パッケージの断面図である。
【符号の説明】
1:基体
1a:凹部
1b:載置部
1c:側壁
1d:線路導体
2:貫通孔
3:放熱体
3c:段差
4:電子冷却素子
5:ロウ材
8:蓋体
9:半導体素子

Claims (3)

  1. 上側主面に凹部を有するセラミックスからなる基体と、前記凹部の底面から下側主面にかけて前記基体を貫通する横断面形状が四角形状の貫通孔と、前記貫通孔に嵌着された、上面に半導体素子が載置される載置部を有する金属製の直方体状の放熱体とを具備しており、該放熱体は、上面と側面との間に全周にわたって段差が形成されていることを特徴とする半導体素子収納用パッケージ。
  2. 前記放熱体は、前記段差の下側の側面が下方に向かって下面の中心側に傾斜していることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置された前記半導体素子と、前記基体の上面の前記凹部の周囲に取着された蓋体とを具備していることを特徴とする半導体装置。
JP2003080209A 2003-03-24 2003-03-24 半導体素子収納用パッケージおよび半導体装置 Pending JP2004288948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003080209A JP2004288948A (ja) 2003-03-24 2003-03-24 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003080209A JP2004288948A (ja) 2003-03-24 2003-03-24 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004288948A true JP2004288948A (ja) 2004-10-14

Family

ID=33294132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003080209A Pending JP2004288948A (ja) 2003-03-24 2003-03-24 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004288948A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450842B2 (en) 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450842B2 (en) 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors
US11862536B2 (en) 2016-08-10 2024-01-02 Macom Technology Solutions Holdings, Inc. High power transistors

Similar Documents

Publication Publication Date Title
US20040183172A1 (en) Package for housing semiconductor chip, and semiconductor device
JP4926033B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP2004288948A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2007115793A (ja) 高放熱型電子部品収納用パッケージ
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP4377769B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2003249584A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005285872A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2009277794A (ja) 半導体素子収納用パッケージ
JP2003197800A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP3810352B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2004063613A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004193428A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002057235A (ja) 半導体素子収納用パッケージ
JP4514595B2 (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2005159251A (ja) 電子部品収納用パッケージおよび電子装置
JP2004119655A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4041394B2 (ja) 半導体素子収納用パッケージおよび半導体装置