JP4041327B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP4041327B2 JP4041327B2 JP2002081869A JP2002081869A JP4041327B2 JP 4041327 B2 JP4041327 B2 JP 4041327B2 JP 2002081869 A JP2002081869 A JP 2002081869A JP 2002081869 A JP2002081869 A JP 2002081869A JP 4041327 B2 JP4041327 B2 JP 4041327B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metallized wiring
- wiring layer
- frame
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来、光通信分野で使用されたりマイクロ波帯やミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージともいう)は、半導体素子から発生する熱を強制的に基体へ移動させて半導体素子を安定に作動させるためのペルチェ素子等の熱電冷却素子を具備している。例えば、半導体素子として半導体レーザ(LD)やフォトダイオード(PD)等の光半導体素子を用い、熱電冷却素子としてペルチェ素子を設けた半導体パッケージの斜視図を図3に、半導体パッケージの断面図を図4に示す。これらの図において、21は基体、23は枠体、24は入出力端子、31は熱電冷却素子、34はリード線である。
【0003】
基体21は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属や銅(Cu)−タングステン(W)等の焼結材から成り、その上側主面の略中央部には、LD,PD等の光半導体素子などの半導体素子30を搭載して成る熱電冷却素子31を載置する載置部21aを有している。
【0004】
基体21の上側主面の外周部には、載置部21aを囲繞するようにして接合され、側部に光ファイバ32を固定するための筒状の光ファイバ固定部材(以下、固定部材ともいう)22が嵌着される貫通孔および入出力端子24の取付部23aを有する枠体23が立設されている。枠体23は基体21とともにその内側に半導体素子30を収容する空所を形成する。この枠体23は、基体21と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体21と一体成形される、または基体21に銀(Ag)ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体21の上側主面の外周部に立設される。
【0005】
固定部材22は枠体23内側の端部がサファイアやガラス等の透光性材料から成る窓部材(図示せず)で塞がれており、枠体23外側の端部から光ファイバ32が挿入固定される。
【0006】
入出力端子24は、アルミナ(Al2O3)、窒化アルミニウム(AlN)、ムライト(3Al2O3・2SiO2)等のセラミックスから成り、枠体23の取付部23aにろう材を介して嵌着接合され、枠体23の内外を電気的に導通する多数のメタライズ配線層24aが被着形成されている。また、入出力端子24は枠体23の内外に突出する平板部24cと枠体23に嵌着される立壁部24bとを有している。
【0007】
メタライズ配線層24aの枠体23外側の部位には、Fe−Ni−Co合金等の金属から成る外部リード端子27がAgろう等のろう材を介して取着され、一方メタライズ配線層24aの枠体23内側の部位には、半導体素子30の各電極がボンディングワイヤ33を介して電気的に接続されるとともに、熱電冷却素子31のリード線34の先端部が半田付けされ電気的に接続される。メタライズ配線層24aのリード線34の接続部は、入出力端子24のメタライズ配線層24aの導出方向に略垂直な側面で枠体23内側の側面に、断面がU字状の切欠き部が設けられるとともに、この切欠き部の内面にメタライズ配線層24aが延設されて成る。これにより、切欠き部の内面とリード線34との間の半田の接合面積が拡大し、入出力端子24とリード線34との接続が強固になる。
【0008】
枠体23および入出力端子24の上面には、Fe−Ni−Co合金等の金属から成るシールリング25がAgろう等のろう材を介して接合され、シールリング25の上面には、Fe−Ni−Co合金等の金属から成る蓋体26がろう付け法やシームウエルド法等の溶接法で接合され、基体21、枠体23、シールリング25および蓋体26から成る容器内部に半導体素子30を収容し気密に封止する。
【0009】
最後に、枠体23に設けた固定部材22に光ファイバ32を溶接等によって接合させ、光ファイバ32を枠体23に固定することによって製品としての半導体装置となる。この場合、光ファイバ32は、その端部に金属製フランジ32aを予め取着させておき、金属製フランジ32aを例えばレーザ溶接法によって固定部材22に溶接する。
【0010】
この半導体装置は、外部電気回路から供給される電気信号によって半導体素子30に光を励起させ、この光を光ファイバ32を介して外部に伝送することによって高速光通信等に使用される。または、外部から光ファイバ32を介して伝送してくる光信号を、透光性部材を透過させ半導体素子30に受光させて光信号を電気信号に変換することによって、高速光通信等に使用される。
【0011】
なお、この半導体装置には、半導体素子30が作動中に発生する熱を外部に良好に放熱するために、半導体素子30と基体21との間に熱電冷却素子31が配設されている。この熱電冷却素子31には、セラミック基板が、基体21に接合される面と半導体素子30が搭載される面にそれぞれ設けてあり、熱電冷却素子31の基体21に接合される面のセラミック基板の上面に電極が形成されている。この電極にはリード線34の一端部が接続されている。
【0012】
そして、リード線34の他端部がメタライズ配線層24aに半田付けにより電気的に接続され、外部リード端子27、メタライズ配線層24aおよびリード線34を介して外部より熱電冷却素子31に電力が供給される。即ち、リード線34は、熱電冷却素子31に駆動電圧を供給することによって、熱電冷却素子31を半導体素子30から基体21に熱を移動させる熱ポンプとして作動させる。従って、半導体素子30の熱は熱電冷却素子31を介して基体21に強制的に伝達され、基体21から大気中に放散され、その結果半導体素子30が常に定温で安定して作動することとなる。
【0013】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子収納用パッケージでは、入出力端子24の接地用のメタライズ配線層24aの接地電位の強化が不十分であるため、高周波信号の反射損失が発生して高周波信号を効率よく伝送できないという問題点があった。
【0014】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、入出力端子の接地用のメタライズ配線層の接地電位を強化することにより高周波信号の反射損失を抑制することである。
【0015】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、前記取付部に嵌着され、上面の一辺から対向する他辺にかけて形成された接地用のメタライズ配線層を含む複数のメタライズ配線層を有する誘電体から成る平板部および該平板部の上面に前記複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成された前記入出力端子と、を具備した半導体素子収納用パッケージにおいて、前記枠体の内側に位置する前記平板部の下面及び側面に所定間隔をもって沿うように上面に切欠部が形成され、且つ、前記平板部の上面と略同じ高さとされた金属部材が、前記上側主面にろう付けされており、前記接地用のメタライズ配線層は前記金属部材に電気的に接続されていることを特徴とする。
【0016】
本発明の半導体素子収納用パッケージは、上記の構成により、平板部の接地用のメタライズ配線層を金属部材にワイヤボンディング等により接続することにより、入出力端子の接地電位を強化して安定化することができる。その結果、メタライズ配線層で伝送される高周波信号の反射損失を抑制することができる。
【0017】
本発明の半導体装置は、請求項1に記載の半導体素子収納用パッケージと、前記載置部上に載置されるとともに前記入出力端子の前記メタライズ配線層に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体と、を具備したことを特徴とする。
【0018】
本発明の半導体装置は、上記の構成により、上記の特有の作用効果を有する本発明の半導体素子収納用パッケージを用いた高性能のものとなる。
【0019】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の例を示す斜視図、図2は図1の半導体パッケージの断面図である。これらの図において、1は基体、3は枠体、4は入出力端子、11は熱電冷却素子、14はリード線である。
【0020】
本発明の基体1はFe−Ni−Co合金等の金属やCu−Wの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定形状に製作される。基体1は、その表面に耐蝕性に優れかつろう材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmの金(Au)層を順次メッキ法により被着させておくのがよく、基体1が酸化腐食するのを有効に防止できる。また基体1の上側主面には、LD,PD等の光半導体素子等の半導体素子10を搭載したペルチェ素子等の熱電冷却素子11を載置する載置部1aが設けられており、載置部1aには半導体素子10が熱電冷却素子11に搭載された状態で載置固定される。
【0021】
また、基体1の上側主面の外周部には載置部1aを囲繞するようにして接合されるとともに、側部に光ファイバ12を固定する筒状の固定部材2を設けるための貫通孔および入出力端子4の取付部3aを有する枠体3が立設されており、枠体3は基体1とともにその内側に半導体素子10を収容する空所を形成する。
【0022】
固定部材2は、Fe−Ni−Co合金等の金属から成る円筒状等の筒状であり、枠体3内側の端部がサファイアやガラス等の透光性材料から成る窓部材(図示せず)で塞がれており、枠体3外側の端部から光ファイバ12が挿入固定される。光ファイバ12は、その端部に金属製フランジ12aを予め取着させておき、金属製フランジ12aを例えばYAGレーザ溶接法で固定部材2に溶接することにより枠体3に固定される。これにより、光ファイバ12を介して内部に収容される半導体素子10と外部との光信号の授受が可能となる。
【0023】
枠体3は平面視形状が略長方形の枠状体であり、固定部材2および入出力端子4を支持するためのものである。また、枠体3は基体1と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体1と一体成形される、または基体1にAgろう等のろう材を介してろう付けされる、または基体1にシーム溶接法等の溶接法により接合されることによって、基体1の上側主面の外周部に立設される。
【0024】
入出力端子4はAl2O3,AlN,3Al2O3・2SiO2等のセラミックスから成る断面が逆T字型の部材であり、枠体3の取付部3aに嵌め込むとともに、入出力端子4と取付部3aとの隙間に溶融したAgろう等のろう材を毛細管現象により充填させることで枠体3に嵌着接合される。入出力端子4の平板部4cの上面には、枠体3の内外を電気的に導通する複数のメタライズ配線層4aが被着形成されており、入出力端子4は枠体3の一部となって枠体3内外を気密に仕切るとともに枠体3内外を導通させる導電路として機能する。複数のメタライズ配線層4aは、接地用のもの、高周波信号伝送用のもの、熱電冷却素子11に駆動電力を供給するためのものが含まれる。
【0025】
入出力端子4は、例えばAl2O3セラミックスから成る場合、以下のようにして作製される。まず、Al2O3,酸化珪素(SiO2),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状に成形することによって複数枚のセラミックグリーンシートを得る。しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施しメタライズ配線層4aとなる金属ペーストを印刷塗布して積層する。最後に、この積層体の枠体3およびシールリング5と接合される面に、メタライズ金属層となる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【0026】
メタライズ配線層4aおよびメタライズ金属層となる金属ペーストは、W,モリブデン(Mo),マンガン(Mn)等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法で印刷することにより、セラミックグリーンシートおよびその積層体に印刷塗布される。
【0027】
また、入出力端子4は枠体3内外に突出する平板部4cと枠体3に嵌着される立壁部4bとを有している。
【0028】
メタライズ配線層4aの枠体3外側の部位には、Fe−Ni−Co合金等の金属から成る外部リード端子7がAgろう等のろう材を介して接合され、メタライズ配線層4aの枠体3内側の部位には、半導体素子10の各電極がボンディングワイヤ13を介して電気的に接続されるとともに、熱電冷却素子11のリード線14が電気的に接続される電気的接続部が設けられている。この電気的接続部は、平板部4cのメタライズ配線層4aの導出方向に略垂直な側面で枠体3内側の側面に、断面がU字状の切欠き部が設けられるとともに、この切欠き部の内面にメタライズ配線層4aが延設されて成る。これにより、切欠き部の内面とリード線14との間の半田の接合面積が拡大し、入出力端子4とリード線14との接続が強固になる。
【0029】
本発明において、平板部4cの下面および載置部1a側の側面に所定間隔をもって沿うように上面に段差が形成されているとともに平板部4cの上面と略同じ高さとされた金属部材8が平板部4cの下方の基体1の上側主面にろう付けされている。この金属部材8は、基体1と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体1の上側主面にAgろう等のろう材を介してろう付けされる。また、金属部材8は、平板部4cの直下に設けられていてもよいし、平板部4cの直下から基体1の上側主面中心側に若干離れた位置に設けられていてもよく、平板部4cの下方で接地用のメタライズ配線層4aが接続できる位置に設けられていればよい。金属部材8の形状は、全体が略直方体であり、上面に上記のような段差が形成された形状である。
【0030】
金属部材8は、基体1と一体成形して形成されていてもよい。また、基体1の上側主面にろう付けされる金属部材8の下面の稜部および角部を、平面的なC面や円弧状のR面となるように面取りすることがよく、その場合面取り部と基体1の上側主面との間にろう材のメニスカスが形成されて金属部材8を基体1の上側主面に強固にろう付けすることができる。さらに、基体1の上側主面に凹部を形成して、金属部材8を凹部に嵌め込んで載置してもよい。この構成により、確実に同じ位置に金属部材8を載置することができる。
【0031】
金属部材8の高さは、図2に示すように入出力端子4の平板部4cの上面と略同じ高さである。この構成により、入出力端子4のメタライズ配線層4aのうち接地用のものを金属部材8にワイヤボンディング等で容易に接続することができ、また金属部材8はケースグランドとなっている基体1に載置されているとともに枠体3に接していることから、金属部材8全体が接地導体となっており、金属部材8の接地電位は強化かつ安定化されたものとなっている。その結果、金属部材8にワイヤボンディング等で接続された接地用のメタライズ配線層4aの接地電位も強化かつ安定化されたものとなる。従って、メタライズ配線層4aで伝送される高周波信号の反射損失を抑制することができる。
【0032】
また、金属部材8上に回路基板等を搭載した基台を載置することもできる。
【0033】
金属部材8と、平板部4cの枠体2内側の部位であって平板部4cの載置部1a側の側面との間隔Xは0.05〜0.3mmであることが好ましい。0.05mm未満では、メタライズ配線層4aの端部と金属部材8との間隔が殆どなくなるため接触等により電気的な短絡が発生し易くなる。0.3mmを超えると、載置部1aを大きくする必要があるため半導体パッケージ自体の大型重量化につながり易くなるとともにボンディングワイヤが長くなる。また、平板部4cの下面と金属部材8との間隔Yは1〜2mmが好ましい。1mm未満では、金属部材8を載置固定した基体1の表面にNiメッキやAuメッキ等をした際、平板部4c下面と金属部材8との間隔が狭くなるため、隙間にメッキ液が流れにくくなって残留してシミや変色等が発生し易くなる。2mmを超えると、例えば枠体3の高さが高くなり、大型重量化につながり易くなる。
【0034】
枠体3および入出力端子4の上面には、Fe−Ni−Co合金等の金属から成るシールリング5をAgろう等のろう材を介して接合し、シールリング5の上面にFe−Ni−Co合金等の金属から成る蓋体6がろう付け法やシームウエルド法等の溶接法で接合される。そして、基体1、枠体3、シールリング5および蓋体6から成る容器内部に半導体素子10を収容し気密に封止することにより、製品としての半導体装置となる。
【0035】
この半導体装置は、基体1が半田付けやネジ止め等によって外部電気回路基板に実装され、外部リード端子7と外部電気回路とを接続することにより、内部に収容される半導体素子10および熱電冷却素子11が外部電気回路に電気的に接続される。そして、半導体素子10が高周波信号で作動するとともに熱電冷却素子11が正常に作動し、半導体素子10の熱を熱電冷却素子11を介して基体1に強制的に伝達し、基体1から大気中に放散することによって、半導体素子10の温度を常に定温として、半導体素子10が常に安定して作動する。
【0036】
また、この半導体装置は、例えば外部電気回路から供給される高周波信号によって半導体素子10に光を励起させ、この光を光ファイバ12を介して外部に伝達することによって高速光通信等に使用される。または、外部から光ファイバ12を伝送してくる光信号を、透光性部材を透過させ半導体素子10に受光させて光信号を電気信号に変換することによって、高速光通信等に使用される。
【0037】
本発明における高周波信号の好ましい周波数は3〜12GHz程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【0038】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【0039】
【発明の効果】
本発明の半導体素子収納用パッケージは、前記枠体の内側に位置する前記平板部の下面及び側面に所定間隔をもって沿うように上面に切欠部が形成され、且つ、前記平板部の上面と略同じ高さとされた金属部材が、前記上側主面にろう付けされており、前記接地用のメタライズ配線層は前記金属部材に電気的に接続されていることにより、平板部の接地用のメタライズ配線層を金属部材にワイヤボンディング等により接続することにより、入出力端子の接地電位を強化して安定化することができる。その結果、メタライズ配線層で伝送される高周波信号の反射損失を抑制することができる。
【0040】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部上に載置されるとともに前記入出力端子の前記メタライズ配線層に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体と、を具備したことにより、上記の特有の作用効果を有するため、高性能なものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図である。
【図2】図1の半導体素子収納用パッケージの断面図である。
【図3】従来の半導体素子収納用パッケージの斜視図である。
【図4】図3の半導体素子収納用パッケージの断面図である。
【符号の説明】
1:基体
1a:載置部
3:枠体
4:入出力端子
4a:メタライズ配線層
4b:立壁部
4c:平板部
8:金属部材
10:半導体素子
11:熱電冷却素子
14:リード線
Claims (2)
- 上側主面に半導体素子が載置される載置部を有する基体と、
該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、
前記取付部に嵌着され、上面の一辺から対向する他辺にかけて形成された接地用のメタライズ配線層を含む複数のメタライズ配線層を有する誘電体から成る平板部および該平板部の上面に前記複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成された前記入出力端子と、
を具備した半導体素子収納用パッケージにおいて、
前記枠体の内側に位置する前記平板部の下面及び側面に所定間隔をもって沿うように上面に切欠部が形成され、且つ、前記平板部の上面と略同じ高さとされた金属部材が、前記上側主面にろう付けされており、前記接地用のメタライズ配線層は前記金属部材に電気的に接続されていることを特徴とする半導体素子収納用パッケージ。 - 請求項1に記載の半導体素子収納用パッケージと、
前記載置部上に載置されるとともに前記入出力端子の前記メタライズ配線層に電気的に接続された半導体素子と、
前記枠体の上面に接合された蓋体と、
を具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002081869A JP4041327B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002081869A JP4041327B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003283035A JP2003283035A (ja) | 2003-10-03 |
JP4041327B2 true JP4041327B2 (ja) | 2008-01-30 |
Family
ID=29230326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002081869A Expired - Fee Related JP4041327B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4041327B2 (ja) |
-
2002
- 2002-03-22 JP JP2002081869A patent/JP4041327B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003283035A (ja) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4822820B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2005159277A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4041327B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4594073B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP3176334B2 (ja) | 光半導体素子収納用パッケージおよびその製造方法 | |
JP2004356391A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3784346B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2004259962A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP4139165B2 (ja) | 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2004193428A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004134614A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2003249584A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3623179B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3914764B2 (ja) | 光半導体装置 | |
JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
JP2004207259A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP4295641B2 (ja) | 電子部品収納用パッケージの製造方法 | |
JP2003273276A (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
JP2003101278A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002314190A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2002222884A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |