JP2004134614A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004134614A
JP2004134614A JP2002298509A JP2002298509A JP2004134614A JP 2004134614 A JP2004134614 A JP 2004134614A JP 2002298509 A JP2002298509 A JP 2002298509A JP 2002298509 A JP2002298509 A JP 2002298509A JP 2004134614 A JP2004134614 A JP 2004134614A
Authority
JP
Japan
Prior art keywords
external lead
lead terminal
metallized wiring
semiconductor element
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002298509A
Other languages
English (en)
Inventor
Tatsuya Okazaki
岡崎 達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002298509A priority Critical patent/JP2004134614A/ja
Publication of JP2004134614A publication Critical patent/JP2004134614A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】外部リード端子とメタライズ配線層との接続部におけるインピーダンスの急激な変化を緩やかにして高周波信号の伝送特性を向上させることである。
【解決手段】半導体素子10の載置部1aを有する基体1と、側部に入出力端子4の取付部3aが形成された枠体3と、複数のメタライズ配線層4aを有する平板部および平板部の上面にメタライズ配線層4aの一部を間に挟んで接合された立壁部から構成され、取付部3aに嵌着された入出力端子4と、メタライズ配線層4aの枠体3外側の部位に一端部がロウ付けされた外部リード端子7とを具備した半導体パッケージにおいて、外部リード端子7は、一端部の端面と両側面との間に先細り部7aが形成されているとともに一端部に先端に向かって漸次薄くなるように上面が傾斜した傾斜部7bが形成されており、この傾斜部7bは、外部リード端子7の長手方向の長さが先細り部7aよりも長い。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関し、特に、高周波信号の入出力を行なう外部リード端子を有する半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来、光通信分野で使用されるマイクロ波帯やミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージともいう)としては、例えば、半導体素子として半導体レーザ(LD)やフォトダイオード(PD)等の光半導体素子を用いた半導体パッケージの斜視図を図4に、図4の入出力端子と外部リード端子との接合部の部分拡大平面図を図5に、図5の拡大斜視図を図6に示す。これらの図において、21は基体、23は枠体、24は入出力端子である。
【0003】
基体21は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)等の金属等から成り、その上側主面の略中央部には、LD,PD等の光半導体素子などの半導体素子30を載置する載置部21aを有している。
【0004】
基体21の上側主面の外周部には、載置部21aを囲繞するようにして接合され、側壁に光ファイバ31を固定するための光ファイバ固定部材(以下、固定部材ともいう)22および入出力端子24の取付部23aを有する枠体23が立設されており、枠体23は基体21とともにその内側に半導体素子30を収容する空所を形成する。この枠体23は基体21と同様にFe−Ni−Co合金やCu−W等の金属等から成り、基体21と一体成形される、または基体21に銀(Ag)ロウ等のロウ材を介してロウ付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体21の上側主面の外周部に立設される。
【0005】
固定部材22は枠体23の内側の端部がサファイアやガラス等から成る透光性部材(図示せず)で塞がれており、枠体23の外側の端部から光ファイバ31が挿入固定される。
【0006】
入出力端子24は、アルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al・2SiO)質焼結体等の焼結体(セラミックス)から成り、枠体23の取付部23aにロウ材を介して嵌着接合され、枠体23の内外を電気的に導通する多数のメタライズ配線層24aが被着形成されている。また、入出力端子24は枠体23の内外に突出する平板部と枠体23に嵌着される立壁部とを有している。
【0007】
メタライズ配線層24aの枠体23外側の部位には、Fe−Ni−Co合金等の金属から成る外部リード端子27がAgロウ等のロウ材を介して取着され、一方メタライズ配線層24aの枠体23内側の部位には、半導体素子30の各電極がボンディングワイヤ32を介して電気的に接続される。
【0008】
枠体23および入出力端子24の上面には、Fe−Ni−Co合金等の金属から成るシールリング25がAgロウ等のロウ材を介して接合され、シールリング25の上面には、Fe−Ni−Co合金等の金属から成る蓋体26がロウ付け法やシームウエルド法等の溶接法で接合され、基体21、枠体23、シールリング25および蓋体26から成る容器内部に半導体素子30を収容し気密に封止する。
【0009】
最後に、枠体23に設けた固定部材22に光ファイバ31を溶接等によって接合させ、光ファイバ31を枠体23に固定することによって製品としての半導体装置となる。この場合、光ファイバ31は、その端部に金属製フランジ31aを予め取着させておき、金属製フランジ31aを例えばレーザ溶接法によって固定部材22に溶接する(例えば、下記の特許文献1参照)。
【0010】
この半導体装置は、外部電気回路から供給される電気信号によって半導体素子30に光を励起させ、この光を光ファイバ31を介して外部に伝送することによって高速光通信等に使用される。または、外部から光ファイバ31を介して伝送してくる光信号を、透光性部材を透過させ半導体素子30に受光させて光信号を電気信号に変換することによって、高速光通信等に使用される。
【0011】
【特許文献1】
特開2002−100693号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置は、外部電気回路基板に接続した場合、外部リード端子27の厚さおよび幅とメタライズ配線層24aの厚さおよび幅とが異なるため、特に厚さが異なるため、また、外部リード端子27とメタライズ配線層24aとの間には外部リード端子27の厚さ分の段差が形成されているため、外部リード端子27とメタライズ配線層24aとの接続部において、高周波信号のインピーダンス値が急激に変化して入出力する高周波信号に反射損失や透過損失等の損失が生じるという問題点があった。
【0013】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、外部リード端子27とメタライズ配線層24aとの接続部におけるインピーダンスの急激な変化を緩やかにして高周波信号の損失を小さくしてその伝送特性を向上させることである。
【0014】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る平板部および該平板部の上面に前記複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成され、前記取付部に嵌着された入出力端子と、前記メタライズ配線層の前記枠体外側の部位に一端部がロウ付けされた外部リード端子とを具備した半導体素子収納用パッケージにおいて、前記外部リード端子は、前記一端部に幅が先端に向かって漸次小さくなる先細り部が形成されているとともに前記一端部に先端に向かって漸次薄くなるように上面が傾斜した傾斜部が形成されており、該傾斜部は、前記外部リード端子の長手方向の長さが前記先細り部よりも長いことを特徴とする。
【0015】
本発明の半導体素子収納用パッケージは、外部リード端子は一端部に幅が先端に向かって漸次小さくなる先細り部が形成されているとともに一端部に先端に向かって漸次薄くなるように上面が傾斜した傾斜部が形成されていることから、外部リード端子の厚さおよび幅が漸次変化することにより外部リード端子のインピーダンス値をメタライズ配線層のインピーダンス値に連続的に緩やかな変化で近づけることができ、インピーダンス値の急激な変化により生じる高周波信号の損失を低減することが可能となり、その結果、高周波信号の伝送特性を向上することができる。また、外部リード端子の一端部に幅が先端に向かって漸次小さくなる先細り部が形成されていることから、外部リード端子をメタライズ配線層にロウ付けする際、外部リード端子の端面から両側面にかけて連続したロウ材のメニスカスを形成することができ、その結果、外部リード端子とメタライズ配線層の接合強度を大きくすることができるとともに接合部におけるインピーダンス値の変化をより緩やかにすることができる。さらに、傾斜部は、外部リード端子の長手方向の長さが先細り部よりも長いことから、外部リード端子の表面(主に上面)を伝送してきた高周波信号は、傾斜部およびロウ材のメニスカスによって外部リード端子の上面とメタライズ配線層の表面とが滑らかに連続するような表面状態となり、その結果、外部リード端子の表面(主に上面)を伝送してきた高周波信号は、反射損失を小さくしてメタライズ配線層へと伝送される。従って、高周波信号の伝送特性がさらに向上することとなる。
【0016】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0017】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【0018】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の例を示す斜視図、図2(a),(b)は図1の半導体パッケージにおける入出力端子と外部リード端子との接合部の各種例を示す部分拡大平面図、図3(a),(b)はそれぞれ図2(a),(b)の拡大斜視図である。
【0019】
これらの図において、1は基体、3は枠体、4は入出力端子、7は外部リード端子であり、主にこれらで内部に半導体素子10を収納するための半導体パッケージが基本的に構成される。また、半導体パッケージ内に半導体素子10を収容し、シールリング5を介して蓋体6を取着することにより半導体装置となる。
【0020】
本発明の基体1は、Fe−Ni−Co合金やCu−W等の金属等から成り、例えば、Fe−Ni−Co合金のインゴットに圧延加工や打ち抜き加工、切削加工等の従来周知の金属加工法を施すことによって、所定形状に製作される。また、基体1の上側主面には、LD,PD等の光半導体素子等の半導体素子10を載置する載置部1aが設けられており、載置部1aには半導体素子10が載置固定される。
【0021】
また、基体1の上側主面の外周部には、載置部1aを囲繞するようにして接合されるとともに、側部に光ファイバ11を固定する筒状の固定部材2を設けるための貫通孔および入出力端子4の取付部3aを有する枠体3が立設されており、枠体3は基体1とともにその内側に半導体素子10を収容する空所を形成する。
【0022】
固定部材2は、Fe−Ni−Co合金等の金属から成る円筒状等の筒状であり、枠体3内側の端部がサファイアやガラス等から成る透光性部材(図示せず)で塞がれており、枠体3外側の端部から光ファイバ11が挿入固定される。光ファイバ11は、その端部に金属製フランジ11aを予め取着させておき、金属製フランジ11aを例えばYAGレーザ溶接法で固定部材2に溶接することにより枠体3に固定される。これにより、光ファイバ11を介して内部に収容される半導体素子10と外部との光信号の授受が可能となる。
【0023】
枠体3は、略長方形の枠状体であり、固定部材2および入出力端子4を支持するためのものである。また、枠体3は基体1と同様にFe−Ni−Co合金やCu−Wの金属等から成り、基体1と一体成形される、または基体1にAgロウ等のロウ材を介してロウ付けされる、または基体1にシーム溶接法等の溶接法により接合されることによって、基体1の上側主面の外周部に立設される。
【0024】
入出力端子4は、Alセラミックス,AlNセラミックス,3Al・2SiOセラミックス等の誘電体から成り、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層4aを有する平板部およびこの平板部の上面に複数のメタライズ配線層4aの一部を間に挟んで接合された立壁部から構成された断面が逆T字型の部材であり、枠体3の取付部3aに嵌め込まれるとともに、入出力端子4と取付部3aとの隙間に溶融したAgロウ等のロウ材を毛細管現象により充填させることで枠体3に嵌着接合される。
【0025】
なお、入出力端子4は、枠体3の一部となって枠体3内外を気密に仕切るとともに枠体3内外を導通させる導電路であるメタライズ配線層4aの支持体として機能する。
【0026】
また、メタライズ配線層4aは、枠体3の外側において、その上面にAgロウ等のロウ材により外部リード端子7がロウ材を介して、また、枠体3内側において、半導体素子10の各電極とボンディングワイヤ12を介して電気的に接続される。
【0027】
このような入出力端子4は、例えばAlセラミックスから成る場合、以下のようにして作製される。まず、Al,酸化珪素(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状に成形することによって複数枚のセラミックグリーンシートを得る。しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施しメタライズ配線層4aとなる金属ペーストを印刷塗布して積層する。最後に、この積層体の枠体3および後述のシールリング5と接合される面に、メタライズ金属層となる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【0028】
なお、メタライズ金属層は、入出力端子4と枠体3とを、および入出力端子4とシールリング5とをロウ材を介して強固に接合させる機能を有するとともに、接地導体としてメタライズ配線層4aの高周波信号の伝送性を向上する機能も有する。
【0029】
また、メタライズ配線層4aおよびメタライズ金属層となる金属ペーストは、W,モリブデン(Mo),マンガン(Mn)等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法で印刷することにより、セラミックグリーンシートおよびその積層体に印刷塗布される。
【0030】
本発明の外部リード端子7は、Fe−Ni−Co合金等の金属から成り、図2および図3に示すように、その一端部に幅が先端に向かって漸次小さくなる先細り部7aが形成されているとともにその一端部に先端に向かって漸次薄くなるように上面が傾斜した傾斜部7bが形成されており、この傾斜部7bは、外部リード端子7の長手方向の長さが先細り部7aよりも長くなっている。
【0031】
傾斜部7bは、その傾斜面(上面)と外部リード端子7の下面との成す角度θが5〜20°であるのがよい。5°未満であると、傾斜部7bにおいて外部リード端子7の上面とメタライズ配線層4aの表面とが滑らかに連続せずに段差が形成され易くなり、その結果、高周波信号の反射損失が増大し易くなる。また、20°を超えると、傾斜部7b以外の外部リード端子7の厚さとメタライズ配線層4aとの厚さの差が大きいため、外部リード端子7のインピーダンス値をメタライズ配線層4aのインピーダンス値に連続的に緩やかな変化で近づけることが困難となり、高周波信号の損失が生じ易くなる。
【0032】
先細り部7aは、外部リード端子7の幅方向の幅cが外部リード端子7の幅Wに対して、W/10〜W/2倍であるのがよい。W/10倍未満であると、外部リード端子7の端部を漸次細くすることによって外部リード端子7のインピーダンス値をメタライズ配線層4aのインピーダンス値に連続的に近づけて、インピーダンス値の変化を緩やかにすることが困難となる。また、外部リード端子7とメタライズ配線層4aとをロウ材を介して接合する際、外部リード端子7の端面から両側面にかけて連続したロウ材のメニスカスを形成し難くなって、外部リード端子7とメタライズ配線層4aとの接合強度が低下し易くなるとともに接合部におけるインピーダンス値の変化をより緩やかにすることが困難となる。一方、W/2倍を超えて2つの先細り部7aを形成することはできず、一方の先細り部7aの幅cがW/2倍を超えると、2つの先細り部7aの幅cが異なってくるため、外部リード端子7をメタライズ配線層4aに接合する際の加熱工程において外部リード端子7が歪み、外部リード端子7同士が接触し易くなる。
また、傾斜部7bは、高周波信号の伝送性を向上させるという観点からは、外部リード端子7の長手方向における傾斜部7bの長さは先細り部7aよりも長くする必要があり、好ましくは、傾斜部7bの長さは先細り部7aの長さの1.5〜3倍であるのがよい。1.5倍未満であると、高周波信号の反射損失が増大し易くなる。また、3倍を超えると、外部リード端子7の強度が弱くなり、外部リード端子7が折れ易くなる。
【0033】
さらに、外部リード端子7は、メタライズ配線層4aにロウ付けされている側の端面の高さが0.05〜0.15mmであるのがよい。0.05mm未満であると、外部リード端子7をメタライズ配線層4aにロウ付けした際に、ロウ材が傾斜部7b上に流出して良好なメニスカスを形成し難くなる。また、0.15mmを超えると、外部リード端子7の端面の高さが大きいために外部リード端子のインピーダンス値をメタライズ配線層4aのインピーダンス値に連続的に緩やかな変化で近づけることが困難となり、インピーダンス値の急激な変化により高周波信号の損失が大きくなり易い。
【0034】
本発明の枠体3および入出力端子4の上面には、Fe−Ni−Co合金等の金属から成るシールリング5がAgロウ等のロウ材を介して接合される。そして、基体1、枠体3およびシールリング5から成る容器内部に半導体素子10を収容し、シールリング5の上面にFe−Ni−Co合金等の金属から成る蓋体6をロウ付け法やシームウエルド法等の溶接法で接合して気密に封止することにより、製品としての半導体装置となる。
【0035】
この半導体装置は、基体1が半田付けやネジ止め等によって外部電気回路基板に実装され、外部リード端子7と外部電気回路とを接続することにより、内部に収容される半導体素子10が外部電気回路に電気的に接続される。
【0036】
また、この半導体装置は、例えば外部電気回路から供給される高周波信号によって半導体素子10に光を励起させ、この光を光ファイバ11を介して外部に伝達することによって高速光通信等に使用される。または、外部から光ファイバ11を伝送してくる光信号を、透光性部材を透過させ半導体素子10に受光させて光信号を電気信号に変換することによって、高速光通信等に使用される。
【0037】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【0038】
図2(a)の入出力端子4を以下のように構成した。Alセラミックスから成る入出力端子4の略長方形の平板部の上面の中央に、Wのメタライズ層から成る幅が0.5mmの線路状のメタライズ配線層4aを設け、平板部の下面にはWのメタライズ層から成るメタライズ金属層を設けた。また、上面にWのメタライズ層から成るメタライズ金属層を有したAlセラミックスから成る略直方体の立壁部を、上記平板部の上面にメタライズ配線層4aの一部を間に挟んで積層した。さらに、これらの平板部および立壁部の線路方向に略平行な両側面にも、メタライズ配線層4aと同様のメタライズ層から成るメタライズ金属層を設けた。次に、メタライズ配線層4aに、Fe−Ni−Co合金から成り厚さが0.25mm、幅Wが0.3mmの外部リード端子7をAgロウで接合することにより、入出力端子4を作製した。なお、この外部リード端子7は、メタライズ配線層4aに接合される側の一端部の端面と両側面との間に幅cが0.1mmであるとともに外部リード端子7の長手方向の長さが0.3mmの先細り部7aが形成されており、かつ先端に向かって薄くなっており、先端の端面の高さが0.1mmであるとともに外部リード端子7の長手方向の長さが0.7mmの傾斜部7bが形成されたものを用いた。この入出力端子4をサンプルPとした。
【0039】
また、図2(b)の入出力端子4をサンプルPと同様に作製した。なお、この外部リード端子7は、メタライズ配線層4aに接合される側の一端部の端面と両側面との間に幅cが0.15mmである先細り部7aを形成したこと以外はサンプルPと同様のものを用いた。この入出力端子4をサンプルQとした。
【0040】
また、比較例として図5,図6の構成の入出力端子24をサンプルPと同様に作製した。なお、この外部リード端子27は、先細り部7aも傾斜部7bも無いものを用いた。これをサンプルRとした。
【0041】
これらのサンプルP,Q,Rについて、外部リード端子7,27のメタライズ配線層4a,24aに接合されていない側の一端に1〜30GHzの高周波信号を入力してその反射損失を測定した結果を図7に示す。図7より、サンプルP,QはサンプルRに比べて1〜30GHzの全周波数帯域で反射損失が改善され、GHz帯域の高周波信号を入出力する場合に反射損失を有効に低減できることがわかった。なお、サンプルP,Qの反射損失にはほとんど差が見られなかった。
【0042】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【0043】
【発明の効果】
本発明の半導体素子収納用パッケージは、外部リード端子は一端部に幅が先端に向かって漸次小さくなる先細り部が形成されているとともに一端部に先端に向かって漸次薄くなるように上面が傾斜した傾斜部が形成されていることから、外部リード端子の厚さおよび幅が漸次変化することにより外部リード端子のインピーダンス値をメタライズ配線層のインピーダンス値に連続的に緩やかな変化で近づけることができ、インピーダンス値の急激な変化により生じる高周波信号の損失を低減することが可能となり、その結果、高周波信号の伝送特性を向上することができる。また、外部リード端子の一端部に幅が先端に向かって漸次小さくなる先細り部が形成されていることから、外部リード端子をメタライズ配線層にロウ付けする際、外部リード端子の端面から両側面にかけて連続したロウ材のメニスカスを形成することができ、その結果、外部リード端子とメタライズ配線層の接合強度を大きくすることができるとともに接合部におけるインピーダンス値の変化をより緩やかにすることができる。さらに、傾斜部は、外部リード端子の長手方向の長さが先細り部よりも長いことから、外部リード端子の表面(主に上面)を伝送してきた高周波信号は、傾斜部およびロウ材のメニスカスによって外部リード端子の上面とメタライズ配線層の表面とが滑らかに連続するような表面状態となり、その結果、外部リード端子の表面(主に上面)を伝送してきた高周波信号は、反射損失を小さくしてメタライズ配線層へと伝送される。従って、高周波信号の伝送特性がさらに向上することとなる。
【0044】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図である。
【図2】(a)は図1の半導体素子収納用パッケージにおける入出力端子および外部リード端子の接合部の部分拡大平面図、(b)は図1の半導体素子収納用パッケージにおける入出力端子と外部リード端子との接合部の実施の形態の他の例を示す部分拡大平面図である。
【図3】(a)は図2(a)の拡大斜視図、(b)は図2(b)の拡大斜視図である。
【図4】従来の半導体素子収納用パッケージの斜視図である。
【図5】図4の半導体素子収納用パッケージにおける入出力端子および外部リード端子の接合部の部分拡大平面図である。
【図6】図5の拡大斜視図である。
【図7】本発明の半導体素子収納用パッケージと従来の半導体素子収納用パッケージについて高周波信号の反射損失を測定した結果のグラフである。
【符号の説明】
1:基体
1a:載置部
3:枠体
3a:取付部
4:入出力端子
4a:メタライズ配線層
7:外部リード端子
7a:先細り部
7b:傾斜部
10:半導体素子

Claims (2)

  1. 上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された金属製の枠体と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る平板部および該平板部の上面に前記複数のメタライズ配線層の一部を間に挟んで接合された誘電体から成る立壁部から構成され、前記取付部に嵌着された入出力端子と、前記メタライズ配線層の前記枠体外側の部位に一端部がロウ付けされた外部リード端子とを具備した半導体素子収納用パッケージにおいて、前記外部リード端子は、前記一端部に幅が先端に向かって漸次小さくなる先細り部が形成されているとともに前記一端部に先端に向かって漸次薄くなるように上面が傾斜した傾斜部が形成されており、該傾斜部は、前記外部リード端子の長手方向の長さが前記先細り部よりも長いことを特徴とする半導体素子収納用パッケージ。
  2. 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
JP2002298509A 2002-10-11 2002-10-11 半導体素子収納用パッケージおよび半導体装置 Pending JP2004134614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002298509A JP2004134614A (ja) 2002-10-11 2002-10-11 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002298509A JP2004134614A (ja) 2002-10-11 2002-10-11 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004134614A true JP2004134614A (ja) 2004-04-30

Family

ID=32287898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002298509A Pending JP2004134614A (ja) 2002-10-11 2002-10-11 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004134614A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119634A (ja) * 2009-10-28 2011-06-16 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2020064942A (ja) * 2018-10-16 2020-04-23 新光電気工業株式会社 ステム
JPWO2020218608A1 (ja) * 2019-04-25 2020-10-29

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119634A (ja) * 2009-10-28 2011-06-16 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2020064942A (ja) * 2018-10-16 2020-04-23 新光電気工業株式会社 ステム
JP7193300B2 (ja) 2018-10-16 2022-12-20 新光電気工業株式会社 ステム
JPWO2020218608A1 (ja) * 2019-04-25 2020-10-29
WO2020218608A1 (ja) 2019-04-25 2020-10-29 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
JP7244630B2 (ja) 2019-04-25 2023-03-22 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
US11889618B2 (en) 2019-04-25 2024-01-30 Kyocera Corporation Wiring board, electronic component package, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004134614A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004193428A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4594073B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003249584A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP2004356340A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4041394B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3623179B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP2004259962A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4497762B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3754902B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004296577A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3914764B2 (ja) 光半導体装置
JP3696817B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3974865B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3898571B2 (ja) 半導体素子収納用パッケージおよび半導体装置