JP3898571B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3898571B2 JP3898571B2 JP2002156844A JP2002156844A JP3898571B2 JP 3898571 B2 JP3898571 B2 JP 3898571B2 JP 2002156844 A JP2002156844 A JP 2002156844A JP 2002156844 A JP2002156844 A JP 2002156844A JP 3898571 B2 JP3898571 B2 JP 3898571B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- hole
- metallized wiring
- long side
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子を収容するための半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体素子収納用パッケージ（以下、半導体パッケージともいう）を図３に斜視図で示す。この半導体パッケージは、上面に凹部101ａを有する略直方体の絶縁材料から成る基体101を有し、凹部101ａの底面の中央部に半導体素子106を収容するための穴部107が設けられている。また、基体101の上面には、蓋体104をシーム溶接するための金属製のシールリング103が接合されている。
【０００３】
図４は半導体パッケージの平面図であり、凹部101ａの底面の穴部107に収容され載置された半導体素子106の各電極をボンディングワイヤ（図示せず）で複数のメタライズ配線層101ｃに電気的に接続する。複数のメタライズ配線層101ｃは、凹部101ａの底面に、開口形状が略長方形の穴部107の開口縁の長辺から凹部101ａの側面にかけてその長辺に対して斜めに伸びるように形成されている。リード端子105と半導体素子106は、それぞれ電気特性や機械特性を考慮したうえで最適な位置に配置されるが、メタライズ配線層101ｃを穴部107の開口縁に直交する直線状としてリード端子105と半導体素子106の電極とを電気的に接続することは困難である。そのため、複数のメタライズ配線層101ｃは斜めに形成されており、これによってリード端子105から半導体素子106までを最短距離で接続でき、メタライズ配線層101を伝送する高周波信号の伝送損失を最小限に抑えることができる。
【０００４】
そして、これらのメタライズ配線層101ｃは、基体101の側面等に設けられたリード端子105に電気的に接続されることによって、外部電気回路等に接続される。
【０００５】
このように、複数のメタライズ配線層101ｃをできるだけ半導体素子106の各電極の近くまで配線することにより、ボンディングワイヤを短くすることができ、半導体素子106に入出力される高周波信号の伝送損失を小さくすることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、基体101の凹部101ａおよび穴部107はセラミックグリーンシートを金型等で打ち抜くことによって形成されるが、セラミックグリーンシートを位置決めして打ち抜き加工する際に、形成された凹部101ａおよび穴部107の位置がずれていることがあった。すると、凹部101ａの底面の穴部107を打ち抜いて形成する際に位置ずれが発生し、メタライズ配線層101ｃと半導体素子106の電極との位置がずれる。そのため、少なくとも一部のボンディングワイヤの長さが長くなって、そのボンディングワイヤを伝送する高周波信号の伝送損失が大きくなるという問題点があった。
【０００７】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、基体の上面に形成された凹部の底面の穴部とメタライズ配線層との位置がずれても、メタライズ配線層のボンディング位置がずれることがなくなり、その結果、ボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる半導体パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面の中央部に半導体素子を収容するための開口形状が略長方形の穴部が形成された基体と、前記凹部の底面に前記穴部の開口縁の長辺から前記凹部の側面にかけて、前記長辺側の端部が前記長辺に対して略直交する直線部と、前記長辺に対して全体として斜めに伸びるように形成された互いに略平行で一定幅の残部とから成る複数のメタライズ配線層とを具備し、前記直線部は、その長さが０．２〜３ｍｍであるとともにその幅が残部の５０〜９０％であることを特徴とする。
【０００９】
本発明の半導体素子収納用パッケージは、複数のメタライズ配線層は長辺側の端部が長辺に対して略直交するように形成されていることから、穴部とメタライズ配線層との位置がずれても、直線部とされたメタライズ配線層の長辺側の端部の範囲内に位置ずれをおさめることができ、実質的にメタライズ配線層のボンディング位置がずれることがなくなる。その結果、メタライズ配線層の端部にボンディングされるボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる。
【００１０】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記穴部に収容されるとともに前記複数のメタライズ配線層に電気的に接続された半導体素子と、前記基体の上面に接合された蓋体とを具備したことを特徴とする。
【００１１】
本発明の半導体装置は、上記の構成により、半導体素子に高周波信号を低損失で入出力できるものとなる。
【００１２】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置について、半導体素子として光半導体素子を用いた場合について詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の例を示す斜視図である。同図において、１は、上面に凹部１ａを有する略直方体の絶縁材料から成り、凹部１ａの底面の中央部に半導体素子６を収容するための開口形状が略長方形の穴部７を有するとともに、一側部に凹部１ａから外側面にかけて貫通する貫通孔１ｂが形成された基体である。２は、貫通孔１ｂの基体１外側面側開口の周囲に一端が接合されるかまたは貫通孔１ｂに嵌着された筒状の光ファイバの固定部材、３は、基体１の上面に蓋体４をシーム溶接するための金属製のシールリング、５は、基体１の他の側部で対向する側部の外面にそれぞれ被着されたメタライズ層に接合されたリード端子である。これら基体１、固定部材２、シールリング３、リード端子５で半導体パッケージが主に構成される。
【００１３】
本発明の基体１は、アルミナ（Ａｌ2Ｏ3）セラミックスや窒化アルミニウム（ＡｌＮ）セラミックス等のセラミックス、樹脂等の絶縁材料から成り、その誘電率や熱膨張係数等の特性と半導体素子６の特性に応じて適宜選定される。
【００１４】
また、基体１の一側部に形成された貫通孔１ｂは、光ファイバから出力される光信号または光ファイバに入力される光信号の伝達経路であり、貫通孔１ｂに設けられる固定部材２の内周面には、光を集光するサファイア等から成るレンズ等の透光性部材が接合される。固定部材２は、基体１との熱膨張係数差による熱歪みを有効に防止するものでもあり、外側の端部に光ファイバを樹脂等で接着固定した金属ホルダをＹＡＧレーザ溶接する際の熱応力を緩和するために、基体１の熱膨張係数に近似した金属から成る。その金属としては、Ｆｅ（鉄）−Ｎｉ（ニッケル）合金やＦｅ−Ｎｉ−Ｃｏ（コバルト）合金等がよく、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００１５】
本発明の半導体素子収納用パッケージは、上面に形成された凹部１ａの底面の中央部に半導体素子６を収容するための開口形状が略長方形の穴部７が形成された基体１と、凹部１ａの底面に穴部７の開口縁の長辺から凹部１ａの側面にかけて、凹部１ａの底面に穴部７の開口縁の長辺から凹部１ａの側面にかけて、長辺側の端部が長辺に対して略直交するとともに長辺に対して全体として斜めに伸びるように形成された複数のメタライズ配線層１ｃとを具備している。
【００１６】
本発明のメタライズ配線層１ｃは、マンガン（Ｍｎ）等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た金属ペーストを、基体１となるセラミックグリーンシートの多層積層体に、従来周知のスクリーン印刷法により所定パターンで印刷塗布し、その後焼成することによって、基体１に被着形成される。または、基体１となるセラミックグリーンシートの多層積層体を焼成した後に、その焼成体に金属ペーストを所定パターンで印刷塗布し金属ペーストを焼成することによって、基体１に被着形成される。
【００１７】
そして、メタライズ配線層１ｃは、穴部７の開口縁の長辺側の端部が長辺に対して略直交するように形成された直線部１ｄとなっている。この直線部１ｄの長さは0.2〜３ｍｍとする。0.2ｍｍ未満では、穴部７とメタライズ配線層１ｃとの位置ずれが一般に0.1ｍｍ程度であることから、直線部１ｄの範囲内に位置ずれをおさめることが困難となり、その結果、ボンディングワイヤのボンディング位置がずれることとなる。また、３ｍｍを超えると、メタライズ配線層１ｃの長さが長くなり、メタライズ配線層１ｃを伝送する高周波信号の伝送損失が大きくなる。
【００１８】
また、直線部１ｄは穴部７の長辺に略直交しているため、斜めになっている場合よりもボンディング位置のずれを許容できる幅が広がることとなり、その結果、メタライズ配線層１ｃに直線部１ｄを設けない場合（図４）と比べて、直線部１ｄをその残部よりも細くすることができる。これにより、直線部１ｄ間での電気的な容量結合が抑制されて高周波信号の伝送特性が向上するという作用効果が得られる。この直線部１ｄの幅は、その残部の50〜90％（0.6〜１ｍｍ程度）とする。50％未満では、ボンディング位置のずれを許容するのが困難となるとともに直線部１ｄの電気抵抗が増大して伝送特性が劣化し易くなる。90％を超えると、直線部１ｄ間での容量結合が増大して伝送特性が劣化し易くなる。
【００１９】
メタライズ配線層１ｃの直線部１ｄ以外の部分の穴部７の長辺に対する傾斜角度は10°以上90°未満がよい。10°未満では、メタライズ配線層１ｃの長さが長くなり、メタライズ配線層１ｃを伝送する高周波信号の伝送損失が大きくなる。また、複数のメタライズ配線層１ｃは、図２のように互いに略平行になっていてもよいし、リード端子５の設置間隔に整合させるために穴部７から遠ざかるにつれて互いの間隔が広がっていてもよい。ただし、複数のメタライズ配線層１ｃは互いに略平行になっている方がよく、この場合メタライズ配線層１ｃ間の電気的な容量結合がメタライズ配線層１ｃの全長にわたって略一定になり高周波信号の伝送特性が安定化するため好ましい。
【００２０】
リード端子５は、基体１との熱膨張係数差による熱歪みを有効に防止するとともに高周波信号の伝送を可能とするために、基体１の熱膨張係数に近似した金属から成るのがよい。その金属としては、Ｆｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等がよく、リード端子５は、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００２１】
また、基体１の上面には、基体１との熱膨張係数差による熱歪みを有効に防止するとともに基体１の上面に接合されて蓋体４のシーム溶接を可能とする金属製のシールリング３が、Ａｇロウ等のロウ材を介して接合される。その金属としてはＦｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等がよく、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００２２】
かくして、本発明の半導体素子収納用パッケージは、上記の構成により、半導体素子６の穴部７とメタライズ配線層１ｃとの位置がずれても、直線部とされたメタライズ配線層１ｃの長辺側の端部の範囲内に位置ずれをおさめることができ、実質的にメタライズ配線層１ｃのボンディング位置がずれることがなくなる。その結果、メタライズ配線層１ｃの端部にボンディングされるボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる。
【００２３】
本発明の半導体装置は、本発明の半導体パッケージと、穴部７に収容され載置固定されるとともにメタライズ配線層１ｃに電気的に接続された半導体素子６と、基体１の上面に接合された蓋体４とを具備している。具体的には、基体１の穴部７に半導体素子６を収容しガラス，樹脂，ロウ材等の接着剤を介して接着固定するとともに、半導体素子６の各電極をボンディングワイヤを介して所定のメタライズ配線層１ｃに接続し、しかる後、基体１上面にシールリング３を介して蓋体４をシーム溶接等により接合して封止することにより、半導体素子６を内部に気密に封止した半導体装置となる。メタライズ配線層１ｃは、セラミック層等を多層積層して成る基体１の側部を貫通して形成されることにより、基体１外面のメタライズ層に電気的に接続されている。そして、半導体素子６と外部電気回路とは、リード端子５を介して電気的に接続されることとなる。
【００２４】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。例えば、半導体素子６は、ＬＤ，ＰＤ等の光半導体素子、またはＩＣ，ＬＳＩ等の半導体集積回路素子であってもよい。
【００２５】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面の中央部に半導体素子を収容するための開口形状が略長方形の穴部が形成された基体と、凹部の底面に穴部の開口縁の長辺から凹部の側面にかけて、長辺側の端部が長辺に対して略直交するとともに長辺に対して全体として斜めに伸びるように形成された複数のメタライズ配線層とを具備していることにより、穴部とメタライズ配線層との位置がずれても、直線部とされたメタライズ配線層の長辺側の端部の範囲内に位置ずれをおさめることができ、実質的にメタライズ配線層のボンディング位置がずれることがなくなる。その結果、メタライズ配線層の端部にボンディングされるボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる。
【００２６】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、穴部に収容されるとともに複数のメタライズ配線層に電気的に接続された半導体素子と、基体の上面に接合された蓋体とを具備したことにより、半導体素子に高周波信号を低損失で入出力できるものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図である。
【図２】図１の半導体素子収納用パッケージの上面図である。
【図３】従来の半導体素子収納用パッケージの例を示す斜視図である。
【図４】図３の半導体素子収納用パッケージの上面図である。
【符号の説明】
１：基体
１ａ：凹部
１ｃ：メタライズ配線層
６：半導体素子
７：穴部
【発明の属する技術分野】
本発明は、半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子を収容するための半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体素子収納用パッケージ（以下、半導体パッケージともいう）を図３に斜視図で示す。この半導体パッケージは、上面に凹部101ａを有する略直方体の絶縁材料から成る基体101を有し、凹部101ａの底面の中央部に半導体素子106を収容するための穴部107が設けられている。また、基体101の上面には、蓋体104をシーム溶接するための金属製のシールリング103が接合されている。
【０００３】
図４は半導体パッケージの平面図であり、凹部101ａの底面の穴部107に収容され載置された半導体素子106の各電極をボンディングワイヤ（図示せず）で複数のメタライズ配線層101ｃに電気的に接続する。複数のメタライズ配線層101ｃは、凹部101ａの底面に、開口形状が略長方形の穴部107の開口縁の長辺から凹部101ａの側面にかけてその長辺に対して斜めに伸びるように形成されている。リード端子105と半導体素子106は、それぞれ電気特性や機械特性を考慮したうえで最適な位置に配置されるが、メタライズ配線層101ｃを穴部107の開口縁に直交する直線状としてリード端子105と半導体素子106の電極とを電気的に接続することは困難である。そのため、複数のメタライズ配線層101ｃは斜めに形成されており、これによってリード端子105から半導体素子106までを最短距離で接続でき、メタライズ配線層101を伝送する高周波信号の伝送損失を最小限に抑えることができる。
【０００４】
そして、これらのメタライズ配線層101ｃは、基体101の側面等に設けられたリード端子105に電気的に接続されることによって、外部電気回路等に接続される。
【０００５】
このように、複数のメタライズ配線層101ｃをできるだけ半導体素子106の各電極の近くまで配線することにより、ボンディングワイヤを短くすることができ、半導体素子106に入出力される高周波信号の伝送損失を小さくすることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、基体101の凹部101ａおよび穴部107はセラミックグリーンシートを金型等で打ち抜くことによって形成されるが、セラミックグリーンシートを位置決めして打ち抜き加工する際に、形成された凹部101ａおよび穴部107の位置がずれていることがあった。すると、凹部101ａの底面の穴部107を打ち抜いて形成する際に位置ずれが発生し、メタライズ配線層101ｃと半導体素子106の電極との位置がずれる。そのため、少なくとも一部のボンディングワイヤの長さが長くなって、そのボンディングワイヤを伝送する高周波信号の伝送損失が大きくなるという問題点があった。
【０００７】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、基体の上面に形成された凹部の底面の穴部とメタライズ配線層との位置がずれても、メタライズ配線層のボンディング位置がずれることがなくなり、その結果、ボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる半導体パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面の中央部に半導体素子を収容するための開口形状が略長方形の穴部が形成された基体と、前記凹部の底面に前記穴部の開口縁の長辺から前記凹部の側面にかけて、前記長辺側の端部が前記長辺に対して略直交する直線部と、前記長辺に対して全体として斜めに伸びるように形成された互いに略平行で一定幅の残部とから成る複数のメタライズ配線層とを具備し、前記直線部は、その長さが０．２〜３ｍｍであるとともにその幅が残部の５０〜９０％であることを特徴とする。
【０００９】
本発明の半導体素子収納用パッケージは、複数のメタライズ配線層は長辺側の端部が長辺に対して略直交するように形成されていることから、穴部とメタライズ配線層との位置がずれても、直線部とされたメタライズ配線層の長辺側の端部の範囲内に位置ずれをおさめることができ、実質的にメタライズ配線層のボンディング位置がずれることがなくなる。その結果、メタライズ配線層の端部にボンディングされるボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる。
【００１０】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記穴部に収容されるとともに前記複数のメタライズ配線層に電気的に接続された半導体素子と、前記基体の上面に接合された蓋体とを具備したことを特徴とする。
【００１１】
本発明の半導体装置は、上記の構成により、半導体素子に高周波信号を低損失で入出力できるものとなる。
【００１２】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置について、半導体素子として光半導体素子を用いた場合について詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の例を示す斜視図である。同図において、１は、上面に凹部１ａを有する略直方体の絶縁材料から成り、凹部１ａの底面の中央部に半導体素子６を収容するための開口形状が略長方形の穴部７を有するとともに、一側部に凹部１ａから外側面にかけて貫通する貫通孔１ｂが形成された基体である。２は、貫通孔１ｂの基体１外側面側開口の周囲に一端が接合されるかまたは貫通孔１ｂに嵌着された筒状の光ファイバの固定部材、３は、基体１の上面に蓋体４をシーム溶接するための金属製のシールリング、５は、基体１の他の側部で対向する側部の外面にそれぞれ被着されたメタライズ層に接合されたリード端子である。これら基体１、固定部材２、シールリング３、リード端子５で半導体パッケージが主に構成される。
【００１３】
本発明の基体１は、アルミナ（Ａｌ2Ｏ3）セラミックスや窒化アルミニウム（ＡｌＮ）セラミックス等のセラミックス、樹脂等の絶縁材料から成り、その誘電率や熱膨張係数等の特性と半導体素子６の特性に応じて適宜選定される。
【００１４】
また、基体１の一側部に形成された貫通孔１ｂは、光ファイバから出力される光信号または光ファイバに入力される光信号の伝達経路であり、貫通孔１ｂに設けられる固定部材２の内周面には、光を集光するサファイア等から成るレンズ等の透光性部材が接合される。固定部材２は、基体１との熱膨張係数差による熱歪みを有効に防止するものでもあり、外側の端部に光ファイバを樹脂等で接着固定した金属ホルダをＹＡＧレーザ溶接する際の熱応力を緩和するために、基体１の熱膨張係数に近似した金属から成る。その金属としては、Ｆｅ（鉄）−Ｎｉ（ニッケル）合金やＦｅ−Ｎｉ−Ｃｏ（コバルト）合金等がよく、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００１５】
本発明の半導体素子収納用パッケージは、上面に形成された凹部１ａの底面の中央部に半導体素子６を収容するための開口形状が略長方形の穴部７が形成された基体１と、凹部１ａの底面に穴部７の開口縁の長辺から凹部１ａの側面にかけて、凹部１ａの底面に穴部７の開口縁の長辺から凹部１ａの側面にかけて、長辺側の端部が長辺に対して略直交するとともに長辺に対して全体として斜めに伸びるように形成された複数のメタライズ配線層１ｃとを具備している。
【００１６】
本発明のメタライズ配線層１ｃは、マンガン（Ｍｎ）等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た金属ペーストを、基体１となるセラミックグリーンシートの多層積層体に、従来周知のスクリーン印刷法により所定パターンで印刷塗布し、その後焼成することによって、基体１に被着形成される。または、基体１となるセラミックグリーンシートの多層積層体を焼成した後に、その焼成体に金属ペーストを所定パターンで印刷塗布し金属ペーストを焼成することによって、基体１に被着形成される。
【００１７】
そして、メタライズ配線層１ｃは、穴部７の開口縁の長辺側の端部が長辺に対して略直交するように形成された直線部１ｄとなっている。この直線部１ｄの長さは0.2〜３ｍｍとする。0.2ｍｍ未満では、穴部７とメタライズ配線層１ｃとの位置ずれが一般に0.1ｍｍ程度であることから、直線部１ｄの範囲内に位置ずれをおさめることが困難となり、その結果、ボンディングワイヤのボンディング位置がずれることとなる。また、３ｍｍを超えると、メタライズ配線層１ｃの長さが長くなり、メタライズ配線層１ｃを伝送する高周波信号の伝送損失が大きくなる。
【００１８】
また、直線部１ｄは穴部７の長辺に略直交しているため、斜めになっている場合よりもボンディング位置のずれを許容できる幅が広がることとなり、その結果、メタライズ配線層１ｃに直線部１ｄを設けない場合（図４）と比べて、直線部１ｄをその残部よりも細くすることができる。これにより、直線部１ｄ間での電気的な容量結合が抑制されて高周波信号の伝送特性が向上するという作用効果が得られる。この直線部１ｄの幅は、その残部の50〜90％（0.6〜１ｍｍ程度）とする。50％未満では、ボンディング位置のずれを許容するのが困難となるとともに直線部１ｄの電気抵抗が増大して伝送特性が劣化し易くなる。90％を超えると、直線部１ｄ間での容量結合が増大して伝送特性が劣化し易くなる。
【００１９】
メタライズ配線層１ｃの直線部１ｄ以外の部分の穴部７の長辺に対する傾斜角度は10°以上90°未満がよい。10°未満では、メタライズ配線層１ｃの長さが長くなり、メタライズ配線層１ｃを伝送する高周波信号の伝送損失が大きくなる。また、複数のメタライズ配線層１ｃは、図２のように互いに略平行になっていてもよいし、リード端子５の設置間隔に整合させるために穴部７から遠ざかるにつれて互いの間隔が広がっていてもよい。ただし、複数のメタライズ配線層１ｃは互いに略平行になっている方がよく、この場合メタライズ配線層１ｃ間の電気的な容量結合がメタライズ配線層１ｃの全長にわたって略一定になり高周波信号の伝送特性が安定化するため好ましい。
【００２０】
リード端子５は、基体１との熱膨張係数差による熱歪みを有効に防止するとともに高周波信号の伝送を可能とするために、基体１の熱膨張係数に近似した金属から成るのがよい。その金属としては、Ｆｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等がよく、リード端子５は、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００２１】
また、基体１の上面には、基体１との熱膨張係数差による熱歪みを有効に防止するとともに基体１の上面に接合されて蓋体４のシーム溶接を可能とする金属製のシールリング３が、Ａｇロウ等のロウ材を介して接合される。その金属としてはＦｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等がよく、例えばＦｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【００２２】
かくして、本発明の半導体素子収納用パッケージは、上記の構成により、半導体素子６の穴部７とメタライズ配線層１ｃとの位置がずれても、直線部とされたメタライズ配線層１ｃの長辺側の端部の範囲内に位置ずれをおさめることができ、実質的にメタライズ配線層１ｃのボンディング位置がずれることがなくなる。その結果、メタライズ配線層１ｃの端部にボンディングされるボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる。
【００２３】
本発明の半導体装置は、本発明の半導体パッケージと、穴部７に収容され載置固定されるとともにメタライズ配線層１ｃに電気的に接続された半導体素子６と、基体１の上面に接合された蓋体４とを具備している。具体的には、基体１の穴部７に半導体素子６を収容しガラス，樹脂，ロウ材等の接着剤を介して接着固定するとともに、半導体素子６の各電極をボンディングワイヤを介して所定のメタライズ配線層１ｃに接続し、しかる後、基体１上面にシールリング３を介して蓋体４をシーム溶接等により接合して封止することにより、半導体素子６を内部に気密に封止した半導体装置となる。メタライズ配線層１ｃは、セラミック層等を多層積層して成る基体１の側部を貫通して形成されることにより、基体１外面のメタライズ層に電気的に接続されている。そして、半導体素子６と外部電気回路とは、リード端子５を介して電気的に接続されることとなる。
【００２４】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。例えば、半導体素子６は、ＬＤ，ＰＤ等の光半導体素子、またはＩＣ，ＬＳＩ等の半導体集積回路素子であってもよい。
【００２５】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面の中央部に半導体素子を収容するための開口形状が略長方形の穴部が形成された基体と、凹部の底面に穴部の開口縁の長辺から凹部の側面にかけて、長辺側の端部が長辺に対して略直交するとともに長辺に対して全体として斜めに伸びるように形成された複数のメタライズ配線層とを具備していることにより、穴部とメタライズ配線層との位置がずれても、直線部とされたメタライズ配線層の長辺側の端部の範囲内に位置ずれをおさめることができ、実質的にメタライズ配線層のボンディング位置がずれることがなくなる。その結果、メタライズ配線層の端部にボンディングされるボンディングワイヤの長さを最短として高周波信号の伝送損失を最小限に抑えることができる。
【００２６】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、穴部に収容されるとともに複数のメタライズ配線層に電気的に接続された半導体素子と、基体の上面に接合された蓋体とを具備したことにより、半導体素子に高周波信号を低損失で入出力できるものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図である。
【図２】図１の半導体素子収納用パッケージの上面図である。
【図３】従来の半導体素子収納用パッケージの例を示す斜視図である。
【図４】図３の半導体素子収納用パッケージの上面図である。
【符号の説明】
１：基体
１ａ：凹部
１ｃ：メタライズ配線層
６：半導体素子
７：穴部
Claims (2)
- 上面に形成された凹部の底面の中央部に半導体素子を収容するための開口形状が略長方形の穴部が形成された基体と、前記凹部の底面に前記穴部の開口縁の長辺から前記凹部の側面にかけて、前記長辺側の端部が前記長辺に対して略直交する直線部と、前記長辺に対して全体として斜めに伸びるように形成された互いに略平行で一定幅の残部とから成る複数のメタライズ配線層とを具備し、前記直線部は、その長さが０．２〜３ｍｍであるとともにその幅が残部の５０〜９０％であることを特徴とする半導体素子収納用パッケージ。
- 請求項１記載の半導体素子収納用パッケージと、前記穴部に収容されるとともに前記複数のメタライズ配線層に電気的に接続された半導体素子と、前記基体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156844A JP3898571B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156844A JP3898571B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347461A JP2003347461A (ja) | 2003-12-05 |
| JP3898571B2 true JP3898571B2 (ja) | 2007-03-28 |
Family
ID=29772925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002156844A Expired - Fee Related JP3898571B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3898571B2 (ja) |
-
2002
- 2002-05-30 JP JP2002156844A patent/JP3898571B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347461A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2237316A1 (en) | Connection terminal, package using the same and electronic device | |
| WO2015129731A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2009158511A (ja) | 入出力端子及び半導体素子収納用パッケージ | |
| JP2007043073A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
| JP6082114B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
| JP2005159277A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP3898571B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004356391A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP6849558B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP4514597B2 (ja) | 電子部品実装用基板 | |
| JP3696817B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2003249584A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3974865B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4070181B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002141596A (ja) | 光半導体素子収納用パッケージ | |
| JP3924451B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4041394B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2003224324A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP2004193428A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3898571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |