JP2002141596A - 光半導体素子収納用パッケージ - Google Patents

光半導体素子収納用パッケージ

Info

Publication number
JP2002141596A
JP2002141596A JP2000333611A JP2000333611A JP2002141596A JP 2002141596 A JP2002141596 A JP 2002141596A JP 2000333611 A JP2000333611 A JP 2000333611A JP 2000333611 A JP2000333611 A JP 2000333611A JP 2002141596 A JP2002141596 A JP 2002141596A
Authority
JP
Japan
Prior art keywords
optical semiconductor
frame
input
output terminal
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000333611A
Other languages
English (en)
Inventor
Daisuke Sakumoto
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000333611A priority Critical patent/JP2002141596A/ja
Publication of JP2002141596A publication Critical patent/JP2002141596A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】光半導体パッケージを小型軽量化するとともに
光信号が光半導体素子に効率よく円滑に入出力されるよ
うにし、また高周波信号の伝送損失を低減し光半導体パ
ッケージ内部の静電容量を減少させて高周波信号の応答
特性と広帯域性を向上させること。 【解決手段】入出力端子4は、略四角形の誘電体板から
成り、上面の一辺側から対向する他辺側にかけて形成さ
れた配線4bを有する平板部4cと、略直方体の誘電体
から成り、平板部4cの上面に配線4bを間に挟んで接
合された立壁部4aとから構成され、立壁部4aから枠
体2の内側に位置する配線4bに光半導体素子6を搭載
するための搭載部を有するとともに、平板部4cおよび
/または立壁部4aの側面に枠体2を嵌め込むための溝
が形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波帯域で作動
する半導体レーザ等の光半導体素子および信号増幅用半
導体素子,半導体駆動回路素子等の半導体素子が収納さ
れるとともに、光ファイバと光半導体素子との間で光信
号の授受が行われる光通信分野等で用いられる光半導体
素子収納用パッケージに関する。
【0002】
【従来の技術】従来の光通信分野等で使用される半導体
レーザ(LD),フォトダイオード(PD)等の光半導
体素子を収納するための光半導体素子収納用パッケージ
(以下、光半導体パッケージという)の断面図を図9に
示す。同図において、21,22はそれぞれ金属材料か
ら成り、容器本体を構成する底板と、側部に貫通孔22
aと取付部22bが形成された枠体を示す。また、23
は金属材料からなり、光ファイバ29を挿入し固定する
ための筒状の固定部材、24はセラミックスから成り、
光半導体パッケージの内部と外部とを電気的に接続する
入出力端子、25は蓋体、26は光半導体素子を示す。
これら底板21、枠体22、固定部材23、入出力端子
24、蓋体25とで光半導体素子26を光半導体パッケ
ージの内部に収納する容器を構成する。
【0003】また、このような光半導体パッケージは一
般に、光半導体素子26を搭載するキャリア27と光フ
ァイバ29を支持固定する支持部材28とを載置する載
置部21aを有する底板21と、底板21上面の外周部
に載置部21aを囲繞するように取着される枠体22と
が、銀ロウ等のロウ材によって接合される。また、光フ
ァイバ29を挿入し固定する固定部材23および入出力
端子24とが、それぞれ貫通孔22a,取付部22bに
銀ロウ等のロウ材によって接合される。さらに、この入
出力端子24の平板部24c上面に形成された配線24
bの光半導体パッケージの外側には、外部駆動回路(図
示せず)と電気的に接続するための金属材料から成る外
部リード端子(図示せず)が、銀ロウ等のロウ材によっ
て接合される。また、蓋体25と枠体22は、それぞれ
の接合面に形成された金属層を介して金(Au)−錫
(Sn)合金半田等の低融点ロウ材で接合される。
【0004】底板21は、銅(Cu)−タングステン
(W)合金,鉄(Fe)−ニッケル(Ni)−コバルト
(Co)合金等の比較的高い熱伝導性を有する金属材料
から成り、また、光半導体素子26の作動時に発生する
熱をキャリア27を介して吸収し大気中に放散するため
の放熱板として機能するとともに、キャリア27と光フ
ァイバ29の支持部材28を支持する支持部材として機
能する。
【0005】また、枠体22は底板21の熱膨張係数に
近似するFe−Ni−Co合金等の金属材料から成り、
固定部材23が取着される貫通孔22aと、入出力端子
24が嵌着される取付部22bが形成される。
【0006】また、固定部材23は枠体22に熱膨張係
数が近似するFe−Ni−Co合金等の金属材料から成
り、挿入される光ファイバ29を樹脂や半田材等の接着
剤31によって固定するとともに、光半導体パッケージ
内部の気密性を保つ。
【0007】また、入出力端子24は枠体22に熱膨張
係数が近似するアルミナ(Al23)セラミックスや窒
化アルミニウム(AlN)セラミックス等のセラミック
スから成る。そして、この入出力端子24の平板部24
cの上面にはモリブデン(Mo)−マンガン(Mn)等
から成る金属ペーストを焼結してなる配線24bが形成
される。さらに、光半導体パッケージ外側の配線24b
には、入出力端子24と外部駆動回路とを電気的に接続
するための金属材料から成る外部リード端子が銀ロウ等
のロウ材によって接合される。また、光半導体パッケー
ジ内側の配線24bには、キャリア27上面の配線27
aと電気的に接続するためのボンディングワイヤ30等
が接合される。
【0008】また、キャリア27は底板21の熱膨張係
数と近似するアルミナ(Al23)セラミックスや窒化
アルミニウム(AlN)セラミックス等の誘電体から成
る。そして、その上面や側面には、光半導体素子26を
搭載するとともに、高周波信号が伝送されるMo−Mn
等から成る金属ペーストを焼結した配線27aが形成さ
れる。また、キャリア27の下面には、キャリア27を
半田等の接着剤によって載置部21aに取着固定するた
めのメタライズ層27bが形成される。
【0009】また、光ファイバ29を支持固定するため
の支持部材28は、その上面に断面がV字状の溝が形成
されたシリコン基板、または、底板21の熱膨張係数と
近似する誘電体から構成される。
【0010】しかるのち、枠体22の上面に、Fe−N
i−Co合金等の金属材料またはアルミナセラミック等
のセラミックスから成る蓋体25を、枠体22と蓋体2
5の接合面に形成される金属層を介してAu−Sn合金
半田等の低融点ロウ材で接合することにより、光半導体
パッケージに光半導体素子26を気密に収納しその動作
性を良好なものとする。
【0011】このように、底板21、枠体22、固定部
材23、入出力端子24、蓋体25とで光半導体素子2
6を光半導体パッケージの内部に収納するとともに、キ
ャリア27に搭載される光半導体素子26と入出力端子
24と外部駆動回路とを電気的に接続することにより、
光半導体素子26に高周波信号を入出力し作動する光半
導体パッケージとなる。
【0012】そして、他の従来例として、光半導体素子
を搭載するとともに高周波信号が伝送される配線を有す
る基板を、光半導体パッケージの枠体の一内面に形成さ
れかつ外部との電気的な接続を行うための配線に、位置
合わせ用の溝を用いて取着することにより、基板に搭載
する光半導体素子の位置合わせを一義的に行い、組立工
程を簡略化するという光半導体パッケージが提案されて
いる。(特開平9−148622号公報参照)。
【0013】
【発明が解決しようとする課題】しかしながら、図9に
示した上記従来の光半導体パッケージは、図11の上面
図のように、略直方体の誘電体の上面に、高周波信号が
伝送されるとともに、光半導体素子26を搭載するため
の搭載部を有する配線27aと、図10の断面図のよう
に、載置部21aに半田材等の接着材を介して取着する
ためのメタライズ層27bが下面に形成されたキャリア
27を収納する。また、キャリア27は、搭載する光半
導体素子26と光ファイバ29との光学的な結合効率が
最も良くなるように位置合わせされ、載置部21aに取
着される。そして、キャリア27上面の配線27aと、
入出力端子24の配線24bとは、ボンディングワイヤ
30により電気的に接続される。
【0014】このような従来の光半導体パッケージは、
光半導体素子26を搭載するとともに、高周波信号が伝
送される配線27aを有するキャリア27を光半導体パ
ッケージ内部に収納するため、光半導体パッケージの小
型化・低背化に対する要求を十分に満足できないという
問題点を有していた。
【0015】また、キャリア27上面の配線27aに搭
載する光半導体素子26と、光ファイバ29との位置合
わせは、光半導体素子26および光ファイバ29に入出
力される光出力をモニターしながら、光学的な結合効率
が最良になるように行っていた。その結果、製造工程は
複雑になり、組立時間も長くなるとともに、製品の歩留
まりが低下し、組立コストも増加するという問題点を有
していた。
【0016】また、キャリア27上面の配線27aと、
入出力端子24の配線24bとを電気的に接続するボン
ディングワイヤ30により発生するインダクタンスによ
って、高周波信号の伝送損失が大きくなり応答速度が低
下するいう問題点を有していた。
【0017】また、光ファイバ29から出力される光信
号を受光し、電気信号に変換して出力する受光素子が収
納される光半導体パッケージにおいて、キャリア27上
面の配線27aと、下面の配線27bとの間で発生する
静電容量が、受光素子の応答特性を無視できない程度に
劣化させるという問題を有していた。
【0018】さらに、特開平9−148622号公報の
従来例は、光半導体パッケージの枠体内面に光半導体素
子を搭載した基板を取着することから、組立作業が複雑
になり、歩留まりも低下し、製造コストが増加する。さ
らに、基板と枠体を取着するための半田材と、基板に形
成された高周波信号が伝送される配線との間で生じる静
電容量により、光半導体パッケージの広帯域性と、高速
な応答特性に対する要求を満足できなかった。
【0019】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、光半導体パッケージの小
型化・低背化を可能とするとともに、入出力端子を光半
導体パッケージに、容易にかつ高精度に嵌着接合できる
ようにすることにある。また、入出力端子および光半導
体素子を容易にかつ高精度に取着することにより、光半
導体素子と光ファイバとの間の光信号の入出力を円滑に
行うようにするとともに、光半導体素子と光ファイバと
の位置合わせ作業を簡略化し、製造コストを減少させる
ことにある。また、光半導体素子と外部駆動回路との間
で生じるインダクタンスを減少させることにより、高周
波信号が伝送される配線による伝送損失を減少させ、応
答特性を向上させることにある。さらに、光半導体パッ
ケージ全体の静電容量を減少させることにより、高速な
応答特性で、広帯域で動作し得る光半導体パッケージを
提供することにある。
【0020】
【課題を解決するための手段】本発明の光半導体パッケ
ージは、底板と、該底板の上面の周辺部に取着された枠
体と、該枠体の上側または下側を内外に貫通するように
切り欠いて形成された、入出力端子を嵌着するための取
付部と、該取付部に嵌着接合された入出力端子と、前記
枠体の上面に取着される蓋体とから成り、前記底板,前
記枠体,前記入出力端子および前記蓋体から成る容器内
に光半導体素子を収納する光半導体素子収納用パッケー
ジにおいて、前記入出力端子は、略四角形の誘電体板か
ら成り、上面の一辺側から対向する他辺側にかけて形成
された配線を有する平板部と、略直方体の誘電体から成
り、前記平板部の上面に前記配線を間に挟んで接合され
た立壁部とから構成され、前記立壁部から前記枠体の内
側に位置する前記配線に前記光半導体素子を搭載するた
めの搭載部を有するとともに、前記平板部および/また
は前記立壁部の側面に前記枠体を嵌め込むための溝が形
成されていることを特徴とする。
【0021】本発明は、上記の構成により、光半導体素
子を搭載し高周波信号が伝送される配線を有するキャリ
アを必要としないことから、光半導体パッケージの小型
化,低背化が可能となるとともに、入出力端子を光半導
体パッケージに嵌着固定する際の組立作業が簡略にな
り、製造コストが減少する。また、キャリアと入出力端
子に形成された配線とを電気的に接続するボンディング
ワイヤによって発生するインダクタンスが無くなること
から、光半導体素子と外部駆動回路とで入出力される高
周波信号の伝送損失が低減し、応答速度が向上する。さ
らに、光信号を受光し電気信号に変換する受光素子を収
納する光半導体パッケージにおいて、キャリア上面の配
線と下面のメタライズ層により発生する静電容量が無く
なることから、光半導体パッケージの広帯域性と高速な
応答特性を確保することが可能となる。
【0022】また、本発明において好ましくは、前記入
出力端子の前記平板部の下面または前記立壁部の上面
に、前記枠体を嵌め込むための溝が形成されていること
を特徴とする。
【0023】本発明は、このような構成により、入出力
端子を枠体に嵌着する際に生じる入出力端子の位置ズレ
をより小さくできることから、この入出力端子に搭載さ
れる光半導体素子の位置ズレも小さくなり、光ファイバ
との光軸のズレも小さくなる。この結果、光ファイバと
光半導体素子との間で効率よく円滑に光信号の授受を行
うことができる。
【0024】また、本発明において好ましくは、前記取
付部が前記枠体の上側に形成されており、前記入出力端
子の前記平板部の下面の前記枠体の内側および/または
外側に、前記枠体の側面に当接する支持部材が設けられ
ていることを特徴とする。
【0025】本発明は、このような構成により、入出力
端子を枠体に嵌着する際の、平板部の上下面の傾きを抑
えることができることから、入出力端子に搭載される光
半導体素子の光軸のズレが小さくなる。この結果、光フ
ァイバと光半導体素子との間で効率よく円滑に光信号の
授受を行うことができる。
【0026】
【発明の実施の形態】本発明の光半導体パッケージにつ
いて以下に詳細に説明する。図1は本発明の入出力端子
が枠体に嵌着固定された光半導体パッケージの断面図、
図2,図3は本発明の入出力端子の上面図および断面図
である。図1において、1は底板、2は枠体、3は固定
部材、4は入出力端子、5は蓋体、6は光半導体素子で
ある。これら底板1,枠体2、固定部材3、入出力端子
4、蓋体5とで、光半導体素子6を収納するための容器
が構成される。
【0027】底板1は、Fe−Ni−Co合金やCu−W合
金等の金属材料からなり、例えば、Fe−Ni−Co合金
から成る場合、Fe−Ni−Co合金のインゴット(塊)
に圧延加工法や打ち抜き加工法等、従来周知の金属加工
法を施すことによって製作され、その上面には光ファイ
バ9を支持固定する支持部材8を載置する載置部1aを
有する。
【0028】また、底板1は、その外表面に耐蝕性に優
れ、かつロウ材に対して濡れ性が良い金属、具体的には
厚さ2〜6μmのNi層と厚さ0.5〜5μmのAu層
を順次メッキ法により被着させておくと、底板1が酸化
腐食するのを有効に防止することが出来るとともに、載
置部1aに載置する支持部材8と枠体2とを強固に取着
させることができる。なお、支持部材8は、例えば、そ
の上面に光ファイバ9の位置合わせをパッシブアライメ
ント法により行うとともに、支持固定するための断面が
V字状の溝が形成されたシリコン基板等からなる。
【0029】また、底板1には載置部1aを囲繞するよ
うに枠体2が取着されており、この枠体2の内側には光
半導体素子6を収納するための空所が形成される。な
お、枠体2はFe−Ni−Co合金やCu−W合金等の
金属材料から成り、例えば、Fe−Ni−Co合金等の
インゴット(塊)をプレス加工で枠状とすることにより
形成され、底板1の上面に銀ロウ材等のロウ材を介して
取着される。
【0030】また、枠体2は、その側部に従来周知のド
リル孔あけ加工によって所定形状に形成される貫通孔2
aを有しており、この貫通孔2aには、枠体2外面の貫
通孔2a開口の周囲、または貫通孔2aの内周面に筒状
の固定部材3が取着される。
【0031】この固定部材3は、光ファイバ9を枠体2
に固定する際の固定部材として機能し、枠体2の貫通孔
2a開口の周囲または貫通孔2aの内周面に銀ロウ等の
ロウ材を介して接合される。また、固定部材3はFe−
Ni−Co合金やCu−W合金等の金属材料からなり、
例えば、Fe−Ni−Co合金等のインゴット(塊)をプ
レス加工で筒状とすることにより形成される。なお、こ
の固定部材3の内部には光ファイバ9が挿入され、樹脂
または半田等の接着剤11により固定されるとともに、
光半導体パッケージ内部の気密性を保つ。
【0032】さらに、枠体2は、その側部に従来周知の
切削加工,プレス加工等によって所定形状に形成される
取付部2bを有しており、この取付部2bの内周面の一
部を入出力端子4に形成された溝に嵌め込むことによ
り、入出力端子4を取付部2bに容易にかつ高精度に嵌
着することができる。
【0033】本発明の入出力端子4は、図2,図3に示
すように、略四角形の誘電体板から成り、その上面の一
辺側から対向する他辺側にかけて形成された配線4bを
有する平板部4cと、略直方体の誘電体から成り、平板
部4cの上面に配線4bを間に挟んで接合された立壁部
4aとから構成される。そして、立壁部4aから枠体2
の内側(光半導体パッケージの内部空間側)に位置する
配線4bに光半導体素子6を搭載するための搭載部を有
しており、平板部4cおよび/または立壁部4aの側面
に枠体2を嵌め込むための溝4eが形成されている。ま
た、この溝4eの底面には、入出力端子4を銀ロウ等の
ロウ材を介して切欠部2bに嵌着固定するためのメタラ
イズ層が被着される。
【0034】なお、取付部2bが枠体2の下側に内外を
貫通するように切り欠いて形成される場合には、図5に
示す入出力端子4のように、立壁部4aの上面に形成し
た溝4fに取付部2bの内周面の上部分を嵌め込むこと
により、入出力端子4を取付部2bに嵌着固定してもよ
い。また、図6に示す入出力端子4のように、取付部2
bに形成された下向きの凸部2cを、立壁部4aの上面
に形成した凹部4gに嵌め込むことにより、入出力端子
4を取付部2bに嵌着固定してもよい。この結果、入出
力端子4を取付部2bに嵌着固定する際に生じる入出力
端子4の位置ズレを小さくすることができる。
【0035】また、取付部2bが枠体2の上側に内外を
貫通するように切り欠いて形成される場合には、図7に
示す入出力端子4のように、平板部4cの下面に形成し
た溝4hに取付部2bの内周面の下部分を嵌め込むこと
により、入出力端子4を取付部2bに嵌着固定してもよ
い。また、図8に示す入出力端子のように、取付部2b
に形成された上向きの凸部2dを、平板部4cの下面に
形成した凹部4iに嵌め込むことにより、入出力端子4
を取付部2bに嵌着固定してもよい。この結果、入出力
端子4を取付部2bに嵌着固定する際に生じる入出力端
子4の位置ズレを小さくすることができる。
【0036】このように、入出力端子4を取付部2bに
嵌着固定する際の位置ズレを小さくすることにより、マ
ーカー等を用いたパッシブアライメント法により配線4
bに搭載される光半導体素子6も高精度に所望の位置に
取着できる。この結果、光ファイバ9と光半導体素子6
との光軸のズレも小さくなり、信号の授受が効率よく円
滑に行われる。
【0037】また、取付部2bが枠体2の上側に内外を
貫通するように切り欠いて形成される場合には、図1,
図3に示すように、入出力端子4の平板部4cの下面
に、枠体2の内側および/または外側に枠体2の側面に
当接する支持部材4dが設けられていることが好まし
い。
【0038】なお、支持部材4dの長さは、支持部材4
dの下面が底板1の上面に当接しない長さであることが
好ましい。支持部材4dの長さが、底板1の上面に当接
する長さより長い場合には、入出力端子4を取付部2b
に嵌着する際の平板部4cの上下面の傾きが大きくなり
易く、搭載する半導体素子6の光軸のズレも大きくなる
ことから、光ファイバ9との光学的な結合が低下し、円
滑な光信号の授受が行われない傾向がある。
【0039】また、平板部4cおよび/または立壁部4
aの側面に亘り形成される溝4eは、図4の入出力端子
4と枠体2の嵌着部の拡大上面図に示すように、その溝
4eの幅をs、溝4eに嵌め込む切欠部2bの部位の厚
さをtとした場合、t<s≦t+0.1mmとすること
が好ましい。溝4eの幅sがt以下の場合には、取付部
2bに入出力端子4を嵌着することは困難または不可能
になる。また、溝4eの幅sが、s>t+0.1mmの
場合には、入出力端子4を取付部2bに嵌着固定する際
に、これらの隙間に充填される銀ロウ等のロウ材の表面
張力が小さくなることから、ロウ材が入出力端子4と取
付部2bの隙間に均一に充填されない。その結果、ロウ
材は、その硬化時に発生する不均一な内部応力により亀
裂が生じ、光半導体パッケージ内部の気密性が十分に保
たれなくなる。また、入出力端子4の位置ズレが大きく
なることから、この入出力端子4に搭載された光半導体
素子6の位置ズレおよび光半導体素子6と光ファイバ9
との光軸のずれも大きくなる。その結果、光学的な結合
効率が低下し、円滑な光信号の授受が行われない。
【0040】また、切欠部2bの内周面と入出力端子4
の溝4eの底面との間隔をyとした場合、y≦0.1m
mが好ましい。y>0.1mmの場合には、入出力端子
4を取付部2bに嵌着固定する際に、これらの隙間に充
填する銀ロウ等のロウ材の表面張力が小さくなることか
ら、ロウ材が入出力端子4と枠体2bの隙間に均一に充
填されない。その結果、ロウ材は、その硬化時に発生す
る不均一な内部応力により亀裂が生じ、光半導体パッケ
ージ内部の気密性が十分に保たれなくなる。また、入出
力端子4の位置ズレが大きくなることから、この入出力
端子2に搭載された光半導体素子6の位置ズレおよび光
半導体素子6と光ファイバ9との光軸のずれも大きくな
る。その結果、光学的な結合効率が低下し、光信号の授
受が円滑に行われない。
【0041】また、光半導体素子6を入出力端子4の配
線4bの搭載部に搭載することにより、図9に示す従来
の光半導体パッケージの内部に収納されていたキャリア
27を必要としないことから、光半導体パッケージの小
型化,低背化が可能となる。また、キャリア27上面の
配線27aと、入出力端子24の配線24bとの電気的
な接続を行うためのボンディングワイヤ30が無くなる
ことから、このボンディングワイヤ30により発生する
インダクタンスも無くなる。その結果、光半導体素子6
と外部駆動回路との間で入出力される高周波信号の伝送
損失が低減する。さらに、このキャリア27上面の配線
27aと、下面のメタライズ層27bとの間で生じる静
電容量も無くなることから、光信号を受光し電気信号に
変換する光半導体素子を収納する光半導体パッケージに
おいて、広帯域性と高速な応答特性を十分に確保でき
る。
【0042】なお、入出力端子4は、例えば、酸化アル
ミニウム(Al23)質焼結体から成る場合、酸化アル
ミニウム、酸化珪素(SiO2)、酸化マグネシウム
(MgO)、酸化カルシウム(CaO)等の原料粉末
に、適当な有機バインダー、可塑剤、溶剤等を添加混合
してペースト状と成すとともに、このペーストをドクタ
ーブレード法やカレンダロール法等のテープ成形技術を
採用して複数のセラミックグリーンシートと成し、この
セラミックグリーンシートにタングステンやモリブデン
等の高融点金属粉末に適当な有機バインダー、可塑剤、
溶剤を添加混合して得た金属ペーストをスクリーン印刷
法等の厚膜成形技術等によって配線4bとなるように、
所定パターンに印刷塗布し、次にセラミックグリーンシ
ートを複数枚積層するとともに還元雰囲気中、約160
0℃の温度で焼成することによって製作される。
【0043】さらに、メタライズ層から成る金属層であ
る配線4bは、その露出する表面にNi、Au等の耐蝕
性に優れかつロウ材との濡れ性に優れる金属を1〜20
μmの厚みに被着させておくと、メタライズ層の酸化腐
蝕を有効に防止することができる。また、光半導体素子
6の配線4bの搭載部への取着および光半導体素子6へ
高周波信号を入出力するための外部リード端子との接続
が強固になる。
【0044】また、入出力端子4と光半導体パッケージ
外部の駆動回路との電気的な接続は、Fe−Ni−Co
合金やFe−Ni合金等の金属材料から成るインゴット
(塊)に、圧延加工法や打ち抜き加工法等の従来周知の
金属加工法を施すことによって所定形状に形成された外
部リード端子等が、銀ロウ等のロウ材により行われる。
【0045】なお、枠体2の上面には、例えば、Fe−
Ni−Co合金やFe−Ni合金等の金属材料から成る
蓋体5が取着され、例えば、シームウエルド法等の溶接
やAu−Sn合金半田等の低融点ロウ材によるロウ付け
によって行われる。これによって基体1と枠体2と蓋体
5とから成る容器の内部に光半導体素子6が気密に封止
されることとなる。
【0046】かくして、本発明の光半導体パッケージ
は、入出力端子4の平板部4cの上面に形成された配線
4bに、光半導体素子6の電極を、Au−Sn合金半田
等の低融点ロウ材またはより短いボンディングワイヤ等
を介して電気的に接続する。なお、この場合のボンディ
ングワイヤは、例えば光半導体素子6上面の信号用電極
と配線4bとを接続するものであり、従来のボンディン
グワイヤ30(図9)よりも各段に短線化されたもので
あり、そのインダクタンスはきわめて小さいものとな
る。また、入出力端子4は、その平板部4cおよび/ま
たは立壁部4aの側面に亘り、内周面にメタライズ層が
被着された溝4eが形成され、銀ロウ等のロウ材を介し
て取付部2bを溝4eに嵌め込み固定される。しかる
後、枠体2の上面に蓋体5をAu−Sn合金半田等の低
融点ロウ材を介して取着し、基体1、枠体2、固定部材
3、入出力端子体4および蓋体5とから成る容器内部に
光半導体素子6を収納することによって、製品としての
光半導体装置となる。
【0047】本発明でいう高周波信号の周波数は好適に
は1GHz程度以上のGHz帯域を示すものであるが、
勿論他の周波数帯域で使用可能であればその周波数帯域
で使用することもできる。
【0048】なお、本発明は上記実施形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。
【0049】
【発明の効果】本発明は、高周波信号を伝送させる配線
を有しかつ光半導体素子を搭載する搭載部を有する入出
力端子に、光半導体パッケージの枠体を嵌め込むための
溝を形成することにより、入出力端子を光半導体パッケ
ージの枠体に容易にかつ高精度に位置合わせをし、嵌着
固定することができる。従って、入出力端子に搭載され
る光半導体素子と光ファイバとの光軸のズレが小さくな
り、光信号が効率よく円滑に入出力される。また、光半
導体パッケージの小型化・低背化ができるとともに、組
立作業が簡略化し、製造コストが減少する。さらに、光
半導体素子と外部駆動回路との間で発生するインダクタ
ンスによる高周波信号の伝送損失が減少し、応答特性が
向上するとともに、光半導体パッケージ全体の静電容量
が減少し、広帯域性と応答特性が向上する。
【図面の簡単な説明】
【図1】本発明の光半導体パッケージについて実施の形
態の一例を示す断面図である。
【図2】図1の光半導体パッケージに用いられる入出力
端子の平面図である。
【図3】図1の入出力端子の断面図である。
【図4】本発明の入出力端子の嵌着部を拡大した部分平
面図である。
【図5】本発明の入出力端子および枠体の取付部を示す
斜視図である。
【図6】本発明の入出力端子および枠体の取付部を示す
斜視図である。
【図7】本発明の入出力端子および枠体の取付部を示す
斜視図である。
【図8】本発明の入出力端子および枠体の取付部を示す
斜視図である
【図9】従来の光半導体パッケージの断面図である。
【図10】従来の光半導体パッケージに用いられる光半
導体素子のキャリアの断面図である。
【図11】従来の光半導体パッケージに用いられる光半
導体素子のキャリアの平面図である。
【符号の説明】
1:基体 1a:載置部 2:枠体 2a:貫通孔 2b:切欠部 3:固定部材 4:入出力端子 4a:立壁部 4b:配線 4c:平板部 4d:支持部材 5:蓋体 6:光半導体素子 9:光ファイバ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】底板と、該底板の上面の周辺部に取着され
    た枠体と、該枠体の上側または下側を内外に貫通するよ
    うに切り欠いて形成された、入出力端子を嵌着するため
    の取付部と、該取付部に嵌着接合された入出力端子と、
    前記枠体の上面に取着される蓋体とから成り、前記底
    板,前記枠体,前記入出力端子および前記蓋体から成る
    容器内に光半導体素子を収納する光半導体素子収納用パ
    ッケージにおいて、前記入出力端子は、略四角形の誘電
    体板から成り、上面の一辺側から対向する他辺側にかけ
    て形成された配線を有する平板部と、略直方体の誘電体
    から成り、前記平板部の上面に前記配線を間に挟んで接
    合された立壁部とから構成され、前記立壁部から前記枠
    体の内側に位置する前記配線に前記光半導体素子を搭載
    するための搭載部を有するとともに、前記平板部および
    /または前記立壁部の側面に前記枠体を嵌め込むための
    溝が形成されていることを特徴とする光半導体素子収納
    用パッケージ。
  2. 【請求項2】前記入出力端子の前記平板部の下面または
    前記立壁部の上面に、前記枠体を嵌め込むための溝が形
    成されていることを特徴とする請求項1記載の光半導体
    素子収納用パッケージ。
  3. 【請求項3】前記取付部が前記枠体の上側に形成されて
    おり、前記入出力端子の前記平板部の下面の前記枠体の
    内側および/または外側に、前記枠体の側面に当接する
    支持部材が設けられていることを特徴とする請求項1記
    載の光半導体素子収納用パッケージ。
JP2000333611A 2000-10-31 2000-10-31 光半導体素子収納用パッケージ Withdrawn JP2002141596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000333611A JP2002141596A (ja) 2000-10-31 2000-10-31 光半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000333611A JP2002141596A (ja) 2000-10-31 2000-10-31 光半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2002141596A true JP2002141596A (ja) 2002-05-17

Family

ID=18809662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000333611A Withdrawn JP2002141596A (ja) 2000-10-31 2000-10-31 光半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2002141596A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198543A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 光半導体素子収納用パッケージ
JP2004134413A (ja) * 2002-08-13 2004-04-30 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2017037927A (ja) * 2015-08-07 2017-02-16 株式会社フジクラ 光モジュール、及び、その製造方法
CN110337718A (zh) * 2017-02-23 2019-10-15 京瓷株式会社 绝缘基体、半导体封装以及半导体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198543A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 光半導体素子収納用パッケージ
JP2004134413A (ja) * 2002-08-13 2004-04-30 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2017037927A (ja) * 2015-08-07 2017-02-16 株式会社フジクラ 光モジュール、及び、その製造方法
CN110337718A (zh) * 2017-02-23 2019-10-15 京瓷株式会社 绝缘基体、半导体封装以及半导体装置
CN110337718B (zh) * 2017-02-23 2023-06-16 京瓷株式会社 绝缘基体、半导体封装以及半导体装置

Similar Documents

Publication Publication Date Title
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3810276B2 (ja) 光半導体素子収納用パッケージ
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3702200B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP2002198543A (ja) 光半導体素子収納用パッケージ
JP4497762B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004193428A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003318303A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002246494A (ja) 半導体素子収納用パッケージ
JP4514595B2 (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3716185B2 (ja) 半導体素子収納用パッケージ
JP3898571B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004140188A (ja) 半導体素子収納用パッケージ
JP2002228890A (ja) 光半導体素子収納用パッケージ
JP2004031820A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003179293A (ja) 光半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100413