JP3457921B2 - 入出力端子および半導体素子収納用パッケージ - Google Patents

入出力端子および半導体素子収納用パッケージ

Info

Publication number
JP3457921B2
JP3457921B2 JP36788699A JP36788699A JP3457921B2 JP 3457921 B2 JP3457921 B2 JP 3457921B2 JP 36788699 A JP36788699 A JP 36788699A JP 36788699 A JP36788699 A JP 36788699A JP 3457921 B2 JP3457921 B2 JP 3457921B2
Authority
JP
Japan
Prior art keywords
semiconductor element
input
optical semiconductor
ceramics
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36788699A
Other languages
English (en)
Other versions
JP2001185637A (ja
Inventor
美津夫 柳沢
滋生 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP36788699A priority Critical patent/JP3457921B2/ja
Publication of JP2001185637A publication Critical patent/JP2001185637A/ja
Application granted granted Critical
Publication of JP3457921B2 publication Critical patent/JP3457921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、1GHz程度以上
の高周波帯域で作動するLD(半導体レーザ),PD
(フォトダイオード)等の光半導体素子およびIC,L
SI等の半導体素子を収納し、光ファイバによる光通信
分野,ミリ波通信分野等で用いられる半導体素子収納用
パッケージに組み込まれる入出力端子およびそれを用い
た半導体素子収納用パッケージに関する。
【0002】
【従来の技術】従来の光ファイバによる光通信分野等の
高い周波数で作動するLD,PD等の光半導体素子を収
容する、半導体素子収納用パッケージ(以下、半導体パ
ッケージという)の1種である光半導体素子収納用パッ
ケージ(以下、光半導体パッケージという)を図3に示
す。同図に示すように、光半導体パッケージは一般に、
上面に光半導体素子17が載置される載置部11aを有
する鉄(Fe)−ニッケル(Ni)−コバルト(Co)
合金や銅(Cu)−タングステン(W)合金等の金属材
料から成る基体11と、載置部11aを囲繞するように
して基体11の上面に銀ロウ等のロウ材を介して接合さ
れ、側部に絶縁端子であるガラスビード端子13設置用
の貫通孔12aおよび光透過用の貫通孔12bを有する
鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金
属材料から成る枠体12とを有する。
【0003】また、貫通孔12aに配置されるガラスビ
ード端子13は、光半導体パッケージの交換のための外
部ソケットの着脱が可能なレセプタクル構造を有してお
り、またFe−Ni−Co合金等の金属材料からなり、
さらにAu−Sn合金半田等の低融点のろう材によりろ
う付けされるホルダー13aと、このホルダー13aの
一端に形成された貫通孔に充填された低融点ガラス13
bと、低融点ガラス13bの中心部分に装着され光半導
体パッケージの内外を導通させる1本の金属端子13c
とから成る。この低融点ガラス13bは、電気的絶縁
用、金属端子13cの接合用、および光半導体パッケー
ジ内の気密保持用として機能する。また、金属端子13
cはFe−Ni−Co合金等からなり、光半導体素子1
7と外部電気回路との接続を行うものである。
【0004】また、枠体12の他の側部には貫通孔12
bが形成され、この貫通孔12bに銀ろう等のろう材で
接合され、Fe−Ni−Co合金,Fe−Ni合金等か
らなり内部に光信号を伝送させる空間を有し、集光レン
ズ等を内部に設置固定するための筒状の固定部材14
と、この固定部材14の内部に200〜400℃の融点
を有するAu−Sn合金等の低融点のろう材により接合
され、非晶質ガラス等からなり、集光レンズとして機能
するとともに光半導体パッケージの内部を塞ぐ透光性部
材15と、また枠体12の上面にシーム溶接等によって
接合され、光半導体素子17を気密に封止する蓋体16
とから構成されている。なお、固定部材14の外側の端
面には、光ファイバ20と戻り光防止用の光アイソレー
タ18とが樹脂接着剤で接着された金属ホルダ19が、
YAGレーザ溶接等により接合される。
【0005】また、光半導体素子17の下面にはペルチ
ェ素子等の電子冷却素子17aが配置されており、光半
導体素子17の作動時にそれを冷却する。さらに、載置
11a上には、光半導体素子17の駆動用または信号増
幅用のLSI等の半導体素子17'が設けられ、この半
導体素子17'の下面にも電子冷却素子17aまたはヒ
ートシンクを配設し得る。そして、この光半導体素子1
7の各電極からボンディングワイヤを介して外部リード
端子に接続し、また光半導体素子17と半導体素子1
7'とをボンディングワイヤ,内部配線パターンを介し
て接続し、半導体素子17'はガラスビード端子13に
接続される。
【0006】そして、基体11の載置部11aに光半導
体素子17を樹脂接着剤、ろう材等の接着剤を介して接
着固定するとともに、半導体素子17'の電極をボンデ
ィングワイヤを介してガラスビード端子13の金属端子
13cに接続し、しかる後、枠体12の上面に蓋体16
をシーム溶接等によって接合する。このようにして、基
体11,枠体12,ガラスビード端子13,透光性部材
15および蓋体16とから成る容器内部に光半導体素子
17,半導体素子17'を気密に収容するとともに、固
定部材14に光ファイバ20をYAGレーザ溶接等によ
り接合することによって、製品としての光半導体装置と
なる。
【0007】このような光半導体装置は、例えば外部電
気回路から供給される駆動信号によって光半導体素子1
7を光励起させ、励起したレーザ光等の光を透光性部材
15を通して光ファイバ20に授受させるとともに光フ
ァイバ20内を伝送させることにより、大容量の情報を
高速に伝送できる光電変換装置として機能するととも
に、光通信分野等に多く用いられる。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来の光半導体パッケージにおいて、ガラスビード端子1
3の高さは、ホルダー13aの高さと、枠体12と金属
端子13cとの絶縁性が十分となるように十分な体積で
厚く、即ち高くなるように設けられた低融点ガラス13
bの高さとから成っているため、電気的な接続を行う金
属端子13cの高さが非常に高くなる。そのため、ガラ
スビード端子13を接合する貫通孔12aが大きくなる
とともに枠体12の高さも高くなり、その結果光半導体
パッケージの低背化、即ち小型化がきわめて困難である
という問題点があった。
【0009】そこで、このような問題点を解決する構成
として、ガラスビード端子13に代えて、例えば図4に
示すようなセラミックスから成る入出力端子23を用い
るものが考えられる。この入出力端子23は、平板部2
3aと、平板部23a上面に形成され1つの高周波信号
の伝送路(入力線路および/または出力線路)として設
けられた1本の線路導体23bと、線路導体23bの両
側に形成された接地導体層23cと、平板部23a上面
に設置された立壁部23dとから成り、十分な絶縁性を
有するため厚くする必要がなく小型化が可能なアルミナ
(Al23)セラミックス等から成る。しかし、一般に
線路導体23bと半導体素子17',光半導体素子17
との電気的接続は、Au等から成るボンディングワイ
ヤ,Au等から成るリボンを介して行われるため、ボン
ディングワイヤ,リボンによるインダクタンス(L)成
分が大きくなり、そのため半導体素子17',光半導体
素子17と外部電気回路との間で高周波信号の伝送損失
が大きくなり、高周波信号の伝達が円滑になされないと
いう問題点があった。
【0010】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、小型化できるとともに、半導
体素子および光半導体素子と外部電気回路との高周波信
号の入出力を伝送損失を小さくして、正確かつ円滑に行
うことができるものとすることにある。
【0011】
【課題を解決するための手段】本発明の入出力端子は、
窒化アルミニウムセラミックス、アルミナセラミックス
またはガラスセラミックスから成る略長方形状の誘電体
板から成り、上面にその1辺から対向する他辺にかけて
形成された、10〜40GHzの高周波信号が伝送され
る直線状の線路導体とその両側に形成された接地導体層
とを有する平板部と、該平板部の上面に前記線路導体お
よび前記接地導体を間に挟んで接合された、窒化アルミ
ニウムセラミックス、アルミナセラミックスまたはガラ
スセラミックスから成る誘電体から成る立壁部とから成
り、前記線路導体は、1組の入力線路および/または出
力線路として2本が直線状にかつ互いに平行に形成され
た差動線路とされているとともに、前記平板部の厚さを
t,前記2本の差動線路の間隔をG,前記線路導体と前
記接地導体層との間隔をWとした場合、0.05mm≦
G≦tかつt/2≦W≦3tであることを特徴とする。
【0012】本発明は、上記構成により、薄型化および
小型化が可能であり、半導体素子および光半導体素子と
外部電気回路との高周波信号の入出力を伝送損失を小さ
くして、正確かつ円滑に行うことができる。即ち、ボン
ディングワイヤ等によるインダクタンス(L)成分が発
生しても、一対の線路導体で入出力される伝搬モードに
よりL成分の影響が緩和され、伝送特性を良好に保持す
ることができる。
【0013】また、本発明の半導体素子収納用パッケー
ジは、上面に半導体素子が載置される載置部を有する基
体と、該基体上面に前記載置部を囲繞するように取着さ
れた枠体と、該枠体を貫通してまたは切り欠いて形成さ
れた入出力端子の取付部と、該取付部に嵌着された上記
入出力端子とを具備することを特徴とする。
【0014】本発明は、このような構成により、半導体
素子収納用パッケージを小型化でき、また半導体素子お
よび光半導体素子と外部電気回路との高周波信号の入出
力を、伝送損失を小さくして、高速、正確かつ円滑に行
うことができる。
【0015】
【発明の実施の形態】本発明の半導体パッケージとして
の光半導体パッケージを以下に詳細に説明する。図1は
本発明の光半導体パッケージの実施の形態の一例を示す
断面図、図2はこの光半導体パッケージに組み込まれる
入出力端子の拡大斜視図である。これらの図において、
1は基体、2は枠体、3は高周波信号の入出力用の入出
力端子、4は光ファイバや透光性部材5を内部に設置固
定する筒状の固定部材、5は球状レンズ等の透光性部
材、6は蓋体、7はLD(半導体レーザ),PD(フォ
トダイオード)等の光半導体素子である。これら基体
1,枠体2,入出力端子3,透光性部材5および蓋体6
とで、内部に光半導体素子7を収容するための容器が構
成される。
【0016】また、固定部材4の外側の端面には、光フ
ァイバ10と戻り光防止用の光アイソレータ8とが樹脂
接着剤で接着された金属ホルダ9が、YAGレーザ溶接
等により接合される。さらに、光半導体素子7の下面に
はペルチェ素子等の電子冷却素子7aが配置されてお
り、光半導体素子7の作動時にそれを冷却する。さら
に、載置部1a上には、光半導体素子7の駆動用または
信号増幅用のLSI等の半導体素子7'が設けられ、こ
の半導体素子7'の下面にも電子冷却素子7aまたはC
u−W合金等から成るヒートシンクを配設し得る。そし
て、この光半導体素子7の各電極からボンディングワイ
ヤを介して外部リード端子に接続し、また光半導体素子
7と半導体素子7'とをボンディングワイヤ,内部配線
パターンを介して接続し、半導体素子7'は入出力端子
3にボンディングワイヤで接続される。
【0017】基体1は、光半導体素子7を支持するため
の支持部材ならびに光半導体素子7から発せられる熱を
放散するための放熱板として機能し、その上面の略中央
部に光半導体素子7を載置するための載置部1aを有し
ており、この載置部1aに光半導体素子7が鉛(Pb)
−錫(Sn)半田等の接着剤を介して接着固定されると
ともにこの接着剤を介して光半導体素子7から発せられ
た熱が伝えられ、外部に効率良く放熱され、光半導体素
子7の作動性を良好なものとする。
【0018】この基体1は、鉄−ニッケル−コバルト合
金や銅−タングステン合金等の金属材料や、アルミナセ
ラミックス,窒化アルミニウム(AlN)セラミックス
等のセラミックスから成り、金属材料から成る場合に
は、そのインゴットに圧延加工や打ち抜き加工等の従来
周知の金属加工法を施すことによって所定の形状に製作
される。一方、セラミックスから成る場合には、その原
料粉末に適当な有機バインダや溶剤等を添加混合しペー
スト状と成すとともに、このペーストをドクターブレー
ド法やカレンダーロール法によってセラミックスグリー
ンシートと成し、しかる後セラミックスグリーンシート
に適当な打ち抜き加工を施し、これを複数枚積層し約1
600℃の高温で焼成することによって作製される。
【0019】なお、基体1が金属材料から成る場合に
は、その表面に耐蝕性に優れかつロウ材との濡れ性に優
れる金属、具体的には厚さ0.5〜9μmのNi層と、
厚さ0.5〜5μmのAu層を順次メッキ法により被着
させておくと、基体1が酸化腐蝕するのを有効に防止す
ることができるとともに、基体1上面に光半導体素子7
を強固に接着固定させることができる。したがって、基
体1が金属材料から成る場合には、その表面に厚さ0.
5〜9μmのNi層や厚さ0.5〜5μmのAu層等の
金属層をメッキ法により被着させておくことが好まし
い。
【0020】一方、基体1がセラミックスから成る場
合、光半導体素子7を載置する載置部1aに耐蝕性に優
れかつロウ材との濡れ性に優れる金属、具体的には厚さ
0.5〜9μmのNi層と厚さ0.5〜5μmのAu層
とを順次メッキ法により被着させておくと、基体1上面
に光半導体素子7を強固に接着固定させることができ
る。従って、基体1がセラミックスから成る場合には、
その表面に厚さ0.5〜9μmのNi層や厚さ0.5〜
5μmのAu層等の金属層をメッキ法により被着させて
おくと良い。
【0021】また、基体1は、その上面に光半導体素子
7が載置される載置部1aを囲繞するように、貫通孔2
aが形成された枠体2が接合されており、この枠体2の
内側に光半導体素子7を収容するための空所が形成され
る。
【0022】この枠体2は、基体1と同様に金属材料か
ら成る場合やセラミックスから成る場合があり、基体1
と同様の加工法で、側部に貫通孔2aを、他の側部に光
透過用の貫通孔2bを有するような形状に加工作製され
る。
【0023】そして、枠体2が鉄−ニッケル−コバルト
合金や鉄−ニッケル合金等の金属材料から成る場合、例
えば鉄−ニッケル合金の場合はこの合金のインゴットに
圧延加工やプレス加工等の金属加工を施すことによって
所定の形状に製作される。また、枠体2の基体1への接
合は、基体1の上面と枠体2の下面とを、基体1上面に
敷設した適度なボリュームを有するプリフォームとされ
た銀ロウ等のロウ材を介してロウ接合される。さらに、
基体1と同様にして、枠体2の表面に厚さ0.5〜9μ
mのNi層や厚さ0.5〜5μmのAu層等の金属層を
メッキ法により被着させておくと良い。一方、枠体2が
セラミックスから成る場合には、光半導体素子7と外部
電気回路との電気的接続を行う手段として、枠体2の内
周側面の一部および外周側面の一部に、ボンディングワ
イヤやリード端子等を接続するための厚さ0.5〜9μ
mのNi層や厚さ0.5〜5μmのAu層等の金属層を
メッキ法により被着させておくと良い。
【0024】本発明において、枠体2の貫通孔2aまた
は切欠部から成る取付部に嵌着される入出力端子3は、
図2に示すような構成である。即ち、間隔Gでもって形
成された2本の差動線路としての線路導体3bとそれら
の両側に沿って間隔Wを開けて形成された接地導体層3
cとを、枠体2の内外を導通(導出)するように形成し
た略長方形状の誘電体板から成る厚さtの平板部3a
と、この平板部3aの上面に線路導体3bおよび接地導
体層3cを間に挟んで接合され、枠体2の内外を遮断す
るように形成された立壁部3dとから成っている。そし
て、0.05mm≦G≦tかつt/2≦W≦3tとする
ことによって、光半導体素子7と入出力端子3とのイン
ピーダンスの整合がとれ、その結果光半導体素子7と外
部電気回路との高周波信号の入出力が円滑に行われ、光
半導体素子7の作動性を良好なものとできる。
【0025】また、平板部3aおよび立壁部3dは、窒
化アルミニウム(AlN)セラミックス,アルミナセラ
ミックス,ガラスセラミックス等の絶縁材料からなる。
【0026】また、線路導体3bは、タングステン
(W)やモリブデン(Mo)、マンガン(Mn)等で形
成されており。例えば、タングステン等の粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストを、平板部3
aおよび立壁部3d用のセラミックグリーンシートに、
予め従来周知のスクリーン印刷法により所定パターンに
印刷塗布しておくことによって平板部3aおよび立壁部
3dに形成される。
【0027】上記間隔Gが0.05mm未満の場合、線
路導体3b形成用の金属ペーストを印刷塗布した際に2
本の金属ペーストが接触する傾向があり、2本の線路導
体3bの絶縁性がとれなくなるおそれがある。また、間
隔Gがtを超える場合には、2本の線路導体3bに1つ
の高周波信号の同相モード(Even Mode)と逆相モード
(Odd Mode)をそれぞれ入力することで行われるイン
ピーダンス制御が困難になる。このような2本の線路導
体3b、所謂差動線路(Differential PairLine,Coup
led Line)は、上記の如く1つの高周波信号の同相モ
ードと逆相モードをそれぞれ入力することにより、イン
ピーダンス制御を精密に行うことができる。例えば、2
本の線路導体3bからの高周波信号の反射成分のレベル
は、同相モードと逆相モードをそれぞれ入力することで
殆ど0、または両モードの位相をずらすことにより最大
で高周波信号のレベルのほぼ2倍になる。従って、両モ
ードの位相を微妙にずらすことで、2本の線路導体3b
の特性インピーダンスを制御することが可能になる。
【0028】なお、本発明における高周波信号の周波数
は、LSI,IC等用の10GHz〜40GHz程度の
帯域である。
【0029】また本発明では、平板部3aの厚さtは
0.127mm程度以上であり、0.127mm未満で
は、平板部3aの反りや捩じれ等の変形が生じ易くな
り、枠体2とのロウ付け接合が困難になり、また接合で
きたとしてもその信頼性に欠けたものとなる。なお、平
板部3aの厚さtは3mm程度以下がよく、3mmを超
えると厚さ、即ち高さが高くなり小型化にきわめて不利
なものとなり、実用性が失われる。
【0030】また、2本の線路導体3bに1つの高周波
信号の同相モードと逆相モードをそれぞれ入力すること
で、高周波信号のノイズを小さくすることもできる。
【0031】また、間隔Wがt/2未満の場合、線路導
体3bと接地導体層3cとの電磁的な結合が強くなり、
2本の線路導体3bのそれぞれで行われるインピーダン
ス整合が困難になる傾向がある。また、間隔Wが3tを
超える場合、外部との電磁的なシールド性(電磁遮蔽
性)が損なわれ易くなり、そのため2本の線路導体3b
のそれぞれで行われるインピーダンス整合が困難にな
る。
【0032】このような線路導体3bの表面には、基体
1や枠体2と同様に、ボンディングワイヤやリード端子
等を接続するための厚さ0.5〜9μmのNi層や厚さ
0.5〜5μmのAu層等の金属層をメッキ法により被
着させおくとよい。
【0033】また、枠体2の側部に内外を貫通するよう
に形成された光透過用の貫通孔2b周囲の枠体2の外側
側部に、内部で光信号が伝送されるように筒状に形成さ
れ、Fe−Ni−Co合金やFe−Ni合金等の金属材
料から成る固定部材4が、銀ろう等のろう材を介して接
合される。
【0034】この固定部材4は、基体1や枠体2と同様
の加工法で所望の形状に加工作製されるとともに、その
表面に厚さ0.5〜9μmのNi層や厚さ0.5〜5μ
mのAu層等の金属層をメッキ法により被着させておく
とよい。
【0035】また、固定部材4の内周面には、集光レン
ズとして機能するとともに光半導体パッケージの内部を
塞ぐ非晶質ガラス等から成る透光性部材5が、その接合
部の表面に形成されたメタライズ層を介して、200〜
400℃の融点を有するAu−Sn合金等の低融点のろ
う材で接合される。
【0036】この透光性部材5は、熱膨張係数が4〜1
2ppm/℃(室温〜400℃)のサファイア(単結晶
アルミナ)や非晶質ガラス等から成り、球状,半球状,
凸レンズ状,ロッドレンズ状等とされ、外部のレーザ光
等の光を光ファイバを伝わって光半導体素子7に入力さ
せる、または光半導体素子7で出力したレーザ光等の光
を光ファイバに入力させるための集光用部材として用い
られる。透光性部材5が、例えば結晶軸の存在しない非
晶質ガラスの場合、酸化珪素(SiO2),酸化鉛(P
bO)を主成分とする鉛系、またはホウ酸やケイ砂を主
成分とするホウケイ酸系のものを用いる。
【0037】また、この透光性部材5は、その熱膨張係
数が枠体2のそれと異なっていても固定部材4が熱膨張
差による応力を吸収し緩和するので、結晶軸が応力のた
めにある方向に揃うことによって光の屈折率の変化を起
こすようなことは発生しにくい。従って、このような透
光性部材5を用いることによって、光半導体素子7と光
ファイバとの間の光の結合効率を高くできる。
【0038】また、蓋体6は、貫通孔2aや光透過用の
貫通孔2bが形成されている枠体2の上面にシーム溶接
等によって接合され、光半導体素子7を光半導体パッケ
ージ内に封止する。
【0039】このように、本発明の光半導体パッケージ
は、金属材料またはセラミックスから成る基体1と、そ
の上面に光半導体素子7の載置部1aを囲繞するように
接合され、貫通孔2aを有し金属材料またはセラミック
スから成る枠体2と、精密なインピーダンス制御が可能
な入出力端子3とを具備する。また、この入出力端子3
は、上面に間隔Gを開けて形成された2本の差動線路と
しての線路導体3b、およびその両側に間隔Wを設けて
形成された接地導体層3cとから成る平板部3aと、枠
体2の内外を遮断する立壁部3dとから成り、そして入
出力端子3は貫通孔2aに接合される。
【0040】本発明の光半導体パッケージは、LD,P
D等の光半導体素子およびLSI等の半導体素子を収納
した光通信用のものの場合、枠体2の側部に内外を貫通
する貫通孔2bを形成し、貫通孔2bの周辺部で枠体2
の外側側壁に金属材料から成る筒状の固定部材4を接合
し、この固定部材4の内部に、光半導体素子7と光ファ
イバとの間で光を集光させ結合させる透光性部材5が接
合される。そして、光半導体素子7および半導体素子
7'と入出力端子3の線路導体3bの一端とをボンディ
ングワイヤによって接続した後、枠体2の上面に光半導
体素子7を封止するための蓋体6をシーム溶接等によっ
て接合する。しかる後、光ファイバを固定部材4にYA
Gレーザ溶接等によって接合し、固定部材4の外側の端
面に、光ファイバ10と戻り光防止用の光アイソレータ
8とが樹脂接着剤で接着された金属ホルダ9を、YAG
レーザ溶接等により接合することによって、製品として
の光半導体装置となる。
【0041】かくして、本発明は、薄型化および小型化
がなされ、入出力端子が精密なインピーダンス制御が可
能な構造であるとともに、光半導体素子および半導体素
子と外部電気回路との高周波信号の入出力を、正確かつ
円滑(低損失)に行うことができる。
【0042】なお、本発明は、上記実施の形態に限定さ
れず、本発明の要旨を逸脱しない範囲内において種々の
変更を行なうことは何等支障ない。
【0043】例えば、線路導体3bは、1つの高周波信
号の入力線路および/または出力線路として2本の線路
導体3bを用いるものであり、複数の高周波信号の入力
線路および/または出力線路を入出力端子3に設ける場
合は、線路導体3bを4本,6本,…等の偶数本設ける
こともできる。さらに、上記実施形態では、光半導体素
子7としてLD,PD等の光半導体素子を用いる場合に
ついて説明したが、IC,LSI等の半導体素子7'の
みを用いてもよいことはいうまでもない。
【0044】
【発明の効果】本発明の入出力端子は、線路導体が、1
組の入力線路および/または出力線路として2本が形成
された差動線路とされているとともに、前記平板部の厚
さをt,前記2本の差動線路の間隔をG,前記線路導体
と前記接地導体層との間隔をWとした場合、0.05m
m≦G≦tかつt/2≦W≦3tであることにより、薄
型化および小型化が可能であり、半導体素子および光半
導体素子と外部電気回路との高周波信号の入出力を伝送
損失を小さくして、正確かつ円滑に行うことができる。
即ち、ボンディングワイヤ等によるインダクタンス
(L)成分が発生しても、2本の線路導体で入出力され
る伝搬モードによりL成分の影響が緩和され、伝送特性
を良好に保持することができる。
【0045】また、本発明の半導体素子収納用パッケー
ジは、上面に半導体素子が載置される載置部を有する基
体と、該基体上面に前記載置部を囲繞するように取着さ
れた枠体と、該枠体を貫通してまたは切り欠いて形成さ
れた入出力端子の取付部と、該取付部に嵌着された上記
入出力端子とを具備することにより、半導体素子収納用
パッケージを小型化でき、また半導体素子および光半導
体素子と外部電気回路との高周波信号の入出力を、伝送
損失を小さくして、正確かつ円滑に行うことができる。
【図面の簡単な説明】
【図1】本発明の光半導体パッケージの実施形態の一例
を示す断面図である。
【図2】図1の光半導体パッケージ用の入出力端子の拡
大斜視図である。
【図3】従来の光半導体パッケージの断面図である。
【図4】図3の光半導体パッケージ用の入出力端子の拡
大斜視図である。
【符号の説明】
1:基体 1a:載置部 2:枠体 2a:貫通孔 2b:貫通孔 3:入出力端子 3a:平板部 3b:線路導体 3c:接地導体層 3d:立壁部 4:固定部材 5:透光性部材 7:光半導体素子 7':半導体素子
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/02

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 窒化アルミニウムセラミックス、アルミ
    ナセラミックスまたはガラスセラミックスから成る略長
    方形状の誘電体板から成り、上面にその1辺から対向す
    る他辺にかけて形成された、10〜40GHzの高周波
    信号が伝送される直線状の線路導体とその両側に形成さ
    れた接地導体層とを有する平板部と、該平板部の上面に
    前記線路導体および前記接地導体を間に挟んで接合され
    、窒化アルミニウムセラミックス、アルミナセラミッ
    クスまたはガラスセラミックスから成る誘電体から成る
    立壁部とから成り、前記線路導体は、1組の入力線路お
    よび/または出力線路として2本が直線状にかつ互いに
    平行に形成された差動線路とされているとともに、前記
    平板部の厚さをt,前記2本の差動線路の間隔をG,前
    記線路導体と前記接地導体層との間隔をWとした場合、
    0.05mm≦G≦tかつt/2≦W≦3tであること
    を特徴とする入出力端子。
  2. 【請求項2】 上面に半導体素子が載置される載置部を
    有する基体と、該基体上面に前記載置部を囲繞するよう
    に取着された枠体と、該枠体を貫通してまたは切り欠い
    て形成された入出力端子の取付部と、該取付部に嵌着さ
    れた請求項1記載の入出力端子とを具備することを特徴
    とする半導体素子収納用パッケージ。
JP36788699A 1999-12-24 1999-12-24 入出力端子および半導体素子収納用パッケージ Expired - Fee Related JP3457921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36788699A JP3457921B2 (ja) 1999-12-24 1999-12-24 入出力端子および半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36788699A JP3457921B2 (ja) 1999-12-24 1999-12-24 入出力端子および半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2001185637A JP2001185637A (ja) 2001-07-06
JP3457921B2 true JP3457921B2 (ja) 2003-10-20

Family

ID=18490453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36788699A Expired - Fee Related JP3457921B2 (ja) 1999-12-24 1999-12-24 入出力端子および半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3457921B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5791258B2 (ja) * 2010-10-26 2015-10-07 京セラ株式会社 電子部品収納用パッケージおよび実装構造体

Also Published As

Publication number Publication date
JP2001185637A (ja) 2001-07-06

Similar Documents

Publication Publication Date Title
WO2020111257A1 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP2004063915A (ja) 光半導体素子収納用パッケージ
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3393837B2 (ja) 半導体素子収納用パッケージ
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004259962A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004140188A (ja) 半導体素子収納用パッケージ
JP4658313B2 (ja) 半導体素子収納用パッケージ
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002368322A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003133630A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3720694B2 (ja) 半導体素子収納用パッケージ
JP2003318303A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3612292B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001217331A (ja) 半導体素子収納用パッケージ
JP2003069126A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3457921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees