JP3314163B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3314163B2 JP3314163B2 JP37030899A JP37030899A JP3314163B2 JP 3314163 B2 JP3314163 B2 JP 3314163B2 JP 37030899 A JP37030899 A JP 37030899A JP 37030899 A JP37030899 A JP 37030899A JP 3314163 B2 JP3314163 B2 JP 3314163B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- input
- optical semiconductor
- line
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Light Receiving Elements (AREA)
Description
波通信、ミリ波通信等の高い周波数で作動する各種半導
体素子を収容する半導体素子収納用パッケージに関する
ものである。
リ波通信等の高い周波数で作動する各種半導体素子を収
容する半導体素子収納用パッケージ(以下、半導体パッ
ケージという)のうち、光通信分野に用いられる光半導
体パッケージを図3に示す。同図に示すように、光半導
体パッケージは一般に、上面にLD(半導体レーザ),
PD(フォトダイオード)等の光半導体素子17が載置
される載置部11aを有する鉄(Fe)−ニッケル(N
i)−コバルト(Co)合金や銅(Cu)−タングステ
ン(W)合金等の金属材料から成る基体11と、載置部
11aを囲繞するようにして基体11の上面に銀ロウ等
のロウ材を介して接合され、側部に入出力端子であるガ
ラスビード端子13設置用の貫通孔12aおよび光透過
用の貫通孔12bを有する鉄−ニッケル−コバルト合金
や鉄−ニッケル合金等の金属材料から成る枠体12とを
有する。
ード端子13は、光半導体パッケージの交換のための外
部ソケットの着脱が可能なレセプタクル構造を有してお
り、またFe−Ni−Co合金等の金属材料からなり、
さらにAu−Sn合金半田等の低融点のろう材によりろ
う付けされるホルダー13aと、このホルダー13aの
一端に形成された貫通孔に充填された低融点ガラス13
bと、低融点ガラス13bの中心部分に装着され光半導
体パッケージの内外を導通させる1本の金属端子13c
とから成る。この低融点ガラス13bは、電気的絶縁
用、金属端子13cの接合用、および光半導体パッケー
ジ内の気密保持用として機能する。また、金属端子13
cはFe−Ni−Co合金等からなり、光半導体素子1
7と外部電気回路との接続を行うものである。
bまたは切り欠き部から成る取付部が形成され、この取
付部に銀ろう等のろう材で接合され、Fe−Ni−Co
合金,Fe−Ni合金等からなり内部に光信号を伝送さ
せる空間を有し、集光レンズ,光ファイバ等を内部に設
置固定するための筒状の固定部材14と、この固定部材
14の内部に200〜400℃の融点を有するAu−S
n合金等の低融点のろう材により接合され、非晶質ガラ
ス等からなり、集光レンズとして機能するとともに半導
体パッケージの内部を塞ぐ透光性部材15と、また枠体
12の上面にシーム溶接等によって接合され、光半導体
素子17を気密に封止する蓋体16とから構成されてい
る。なお、固定部材14の外側の端面には、光ファイバ
20と戻り光防止用の光アイソレータ18とが樹脂接着
剤で接着された金属ホルダ19が、YAGレーザ溶接等
により接合される。
ェ素子等の電子冷却素子17aが配置されており、光半
導体素子17の作動時にそれを冷却する。さらに、載置
11a上には、光半導体素子17の駆動用または信号増
幅用のLSI等の半導体素子17'が設けられ、この半
導体素子17'の下面にも電子冷却素子17aまたはヒ
ートシンクを配設し得る。そして、この光半導体素子1
7の各電極からボンディングワイヤを介して外部リード
端子に接続し、また光半導体素子17と半導体素子1
7'とをボンディングワイヤ,内部配線パターンを介し
て接続し、半導体素子17'はガラスビード端子13に
接続される。
体素子17を樹脂接着剤、ろう材等の接着剤を介して接
着固定するとともに、光半導体素子17の電極をボンデ
ィングワイヤを介してガラスビード端子13の金属端子
13cに接続し、しかる後、枠体12の上面に蓋体16
をシーム溶接等によって接合する。このようにして、基
体11,枠体12,ガラスビード端子13,透光性部材
15および蓋体16とから成る容器内部に光半導体素子
17,半導体素子17'を気密に収容するとともに、固
定部材14に光ファイバを例えばYAGレーザ溶接等に
より接合することによって、製品としての光半導体装置
となる。
気回路から供給される駆動信号によって光半導体素子1
7を光励起させ、励起したレーザ光等の光を透光性部材
15を通して光ファイバに授受させるとともに光ファイ
バ内を伝送させることにより、大容量の情報を高速に伝
送できる光電変換装置として機能するとともに、光通信
分野等に多く用いられる。
来の半導体パッケージにおいて、ガラスビード端子13
の高さは、ホルダー13aの高さと、枠体12と金属端
子13cとの絶縁性が十分となるように十分な体積で厚
く、即ち高くなるように設けられた低融点ガラス13b
の高さとから成っているため、電気的な接続を行う金属
端子13cの高さが非常に高くなる。そのため、ガラス
ビード端子13を接合する貫通孔12aが大きくなると
ともに枠体12の高さも高くなり、その結果半導体パッ
ケージの低背化、即ち小型化がきわめて困難であるとい
う問題点があった。
として、ガラスビード端子13に代えて、例えば図4に
示すようなセラミックスから成る入出力端子23を用い
るものが考えられる。この入出力端子23は、平板部2
3aと、平板部23a上面に形成され1つの高周波信号
の伝送路(入力線路および/または出力線路)として設
けられた1本の線路導体23bと、線路導体23bの両
側に形成された接地導体層23cと、平板部23a上面
に設置された立壁部23dとから成り、十分な絶縁性を
有するため厚くする必要がなく小型化が可能なアルミナ
(Al2O3)セラミックス等から成る。しかし、一般に
線路導体23bと半導体素子17',光半導体素子17
との電気的接続は、Au等から成るボンディングワイ
ヤ,Au等から成るリボンを介して行われるため、ボン
ディングワイヤ,リボンによるインダクタンス(L)成
分が大きくなり、そのため半導体素子17',光半導体
素子17と外部電気回路との間で高周波信号の伝送損失
が大きくなり、高周波信号の伝達が円滑になされないと
いう問題点があった。
ックス等からなる入出力端子23は、その比誘電率が9
〜11(室温(20〜30℃程度),周波数1GHz〜
40GHz)と高いことから、線路導体23bを伝わる
高周波信号の速度が遅い。そのため、数10GHz程度
の高周波信号を扱う光通信分野では、正確な高周波信号
の入出力が困難となり、光半導体素子17が誤動作する
という問題点を有していた。
れたもので、その目的は、小型化できるとともに半導体
素子と外部電気回路との高周波信号の入出力を伝送損失
を小さくして、高速、正確かつ円滑に行うことができる
ものとすることにある。
ジは、上面に半導体素子が載置される載置部を有する基
体と、該基体上面に前記載置部を囲繞するように取着さ
れた枠体と、該枠体を貫通してまたは切り欠いて形成さ
れた入出力端子の取付部と、該取付部に嵌着された入出
力端子とを具備する半導体素子収納用パッケージにおい
て、前記入出力端子は、比誘電率が9未満の略長方形状
の誘電体板から成り、上面にその1辺から対向する他辺
にかけて形成された線路導体とその両側に形成された接
地導体層とを有する平板部と、該平板部の上面に前記線
路導体および前記接地導体層を間に挟んで接合された立
壁部とから構成され、前記線路導体は、1組の入力線路
および/または出力線路として2本が形成された差動線
路とされているとともに、前記平板部の厚さをt,前記
2本の差動線路の間隔をG,前記線路導体と前記接地導
体層との間隔をWとした場合、0.05mm≦G≦tか
つt/2≦W≦3tであることを特徴とする。
成の入出力端子とすることで半導体パッケージを小型化
でき、また半導体素子および光半導体素子と外部電気回
路との高周波信号の入出力を伝送損失を小さくして、高
速、正確かつ円滑に行うことができる。即ち、ボンディ
ングワイヤ等によるインダクタンス(L)成分が発生し
ても、2本の差動線路としての線路導体で入出力される
伝搬モードによりL成分の影響が緩和され、伝送特性を
良好に保持することができる。
である光半導体パッケージを以下に詳細に説明する。図
1は本発明の光半導体パッケージの実施の形態の一例を
示す断面図、図2はこの半導体パッケージに組み込まれ
る入出力端子の拡大斜視図である。これらの図におい
て、1は基体、2は枠体、3は高周波信号の入出力用の
入出力端子、4は光ファイバや透光性部材5を内部に設
置固定する筒状の固定部材、5は球状レンズ等の透光性
部材、6は蓋体、7はLD(半導体レーザ),PD(フ
ォトダイオード)等の光半導体素子である。これら基体
1,枠体2,入出力端子3,透光性部材5および蓋体6
とで、内部に光半導体素子7を収容するための容器が構
成される。
ァイバ10と戻り光防止用の光アイソレータ8とが樹脂
接着剤で接着された金属ホルダ9が、YAGレーザ溶接
等により接合される。さらに、光半導体素子7の下面に
はペルチェ素子等の電子冷却素子7aが配置されてお
り、光半導体素子7の作動時にそれを冷却する。さら
に、載置部1a上には、光半導体素子7の駆動用または
信号増幅用のLSI等の半導体素子7'が設けられ、こ
の半導体素子7'の下面にも電子冷却素子7aまたはC
u−W合金等から成るヒートシンクを配設し得る。そし
て、この光半導体素子7の各電極からボンディングワイ
ヤを介して外部リード端子に接続し、また光半導体素子
7と半導体素子7'とをボンディングワイヤ,内部配線
パターンを介して接続し、半導体素子7'は入出力端子
3にボンディングワイヤで接続される。
の支持部材ならびに光半導体素子7から発せられる熱を
放散するための放熱板として機能し、その上面の略中央
部に光半導体素子7を載置するための載置部1aを有し
ており、この載置部1aに光半導体素子7が鉛(Pb)
−錫(Sn)半田等の接着剤を介して接着固定されると
ともにこの接着剤を介して光半導体素子7から発せられ
た熱が伝えられ、外部に効率良く放熱され、光半導体素
子7の作動性を良好なものとする。
金や銅−タングステン合金等の金属材料や、アルミナセ
ラミックス,窒化アルミニウム(AlN)セラミックス
等のセラミックスから成り、金属材料から成る場合に
は、そのインゴットに圧延加工や打ち抜き加工等の従来
周知の金属加工法を施すことによって所定の形状に製作
される。一方、セラミックスから成る場合には、その原
料粉末に適当な有機バインダや溶剤等を添加混合しペー
スト状と成すとともに、このペーストをドクターブレー
ド法やカレンダーロール法によってセラミックスグリー
ンシートと成し、しかる後セラミックスグリーンシート
に適当な打ち抜き加工を施し、これを複数枚積層し約1
600℃の高温で焼成することによって作製される。
は、その表面に耐蝕性に優れかつロウ材との濡れ性に優
れる金属、具体的には厚さ0.5〜9μmのNi層と、
厚さ0.5〜5μmのAu層を順次メッキ法により被着
させておくと、基体1が酸化腐蝕するのを有効に防止す
ることができるとともに、基体1上面に光半導体素子7
を強固に接着固定させることができる。したがって、基
体1が金属材料から成る場合には、その表面に0.5〜
9μmのNi層や0.5〜5μmのAu層等の金属層を
メッキ法により被着させておくことが好ましい。
合、光半導体素子7を載置する載置部1aに耐蝕性に優
れかつロウ材との濡れ性に優れる金属、具体的には厚さ
0.5〜9μmのNi層と厚さ0.5〜5μmのAu層
とを順次メッキ法により被着させておくと、基体1上面
に光半導体素子7を強固に接着固定させることができ
る。従って、基体1がセラミックスから成る場合には、
その表面に0.5〜9μmのNi層や0.5〜5μmの
Au層等の金属層をメッキ法により被着させておくと良
い。
が載置される載置部1aを囲繞するように、貫通孔2a
が形成された枠体2が接合されており、この枠体2の内
側に光半導体素子7を収容するための空所が形成され
る。
ら成る場合やセラミックスから成る場合があり、基体1
と同様の加工法で、側部に貫通孔2aを、他の側部に光
透過用の貫通孔2bを有するような形状に加工作製され
る。
合金や鉄−ニッケル合金等の金属材料から成る場合、例
えば鉄−ニッケル合金の場合はこの合金のインゴットに
圧延加工やプレス加工等の金属加工を施すことによって
所定の形状に製作される。また、枠体2の基体1への接
合は、基体1の上面と枠体2の下面とを、基体1上面に
敷設した適度なボリュームを有するプリフォームとされ
た銀ロウ等のロウ材を介してロウ接合される。さらに、
基体1と同様にして、枠体2の表面に0.5〜9μmの
Ni層や0.5〜5μmのAu層等の金属層をメッキ法
により被着させておくと良い。一方、枠体2がセラミッ
クスから成る場合には、光半導体素子7と外部電気回路
との電気的接続を行う手段として、枠体2の内周側面の
一部および外周側面の一部に、ボンディングワイヤやリ
ード端子等を接続するための0.5〜9μmのNi層を
0.5〜5μmのAu層等の金属層をメッキ法により被
着させておくと良い。
は切欠部から成る取付部に嵌着される入出力端子3は、
図2に示すような構成である。即ち、間隔Gでもって形
成された2本の差動線路としての線路導体3bと、それ
らの両側に間隔Wを開けて形成された接地導体層3cと
を、枠体2の内外を導通、導出するように形成した略長
方形状の誘電体板から成る厚さtの平板部3aと、この
平板部3aの上面に線路導体3bおよび接地導体層3c
を間に挟んで接合され、枠体2の内外を遮断するように
形成された立壁部3dとから成っている。そして、0.
05mm≦G≦tかつt/2≦W≦3tとすることによ
って、光半導体素子7と入出力端子3とのインピーダン
スの整合がとれ、その結果光半導体素子7と外部電気回
路との高周波信号の入出力が円滑に行われ、光半導体素
子7の作動性を良好なものとできる。
化アルミニウム(AlN)セラミックス等の比誘電率が
9未満(室温,周波数1〜40GHz)の誘電体材料か
ら成っており、例えば窒化アルミニウムセラミックスの
比誘電率は約8(室温,周波数1〜40GHz)と小さ
いために、比誘電率が約9〜11(室温,周波数1〜4
0GHz)のアルミナセラミックス等を用いるよりも、
線路導体3bを伝搬する高周波信号の伝搬速度を非常に
速くすることができ、その結果光半導体素子7と外部電
気回路との高周波信号の入出力が高速かつ正確に行わ
れ、光半導体素子7の作動性を良好なものとできる。
アルミニウムセラミックス(室温,周波数1〜40GH
zでの比誘電率約8),ムライト(3Al2O3・2Si
O2)セラミックス(室温,周波数1〜40GHzでの
比誘電率約6.5),ガラスセラミックス(室温,周波
数1〜40GHzでの比誘電率約4〜6),低比誘電率
のアルミナセラミックス(室温,周波数1〜40GHz
での比誘電率約8以上9未満)等のセラミックス材料、
エポキシ樹脂(室温,周波数1〜40GHzでの比誘電
率約3.8),ポリイミド(室温,周波数1〜40GH
zでの比誘電率約3.5),シアノエステル樹脂(室
温,周波数1〜40GHzでの比誘電率約3.1)等の
樹脂材料、ガラスエポキシ樹脂(室温,周波数1〜40
GHzでの比誘電率約5),ガラスポリイミド(室温,
周波数1〜40GHzでの比誘電率約4.5),ガラス
シアノエステル樹脂(室温,周波数1〜40GHzでの
比誘電率約3.5)等のガラスと樹脂材料との複合材料
等が好ましく使用できる。その他、セラミック粉末等の
フィラーをエポキシ樹脂等の熱硬化性樹脂に混入させた
複合材料等も使用できる。
(W)やモリブデン(Mo)、マンガン(Mn)等で形
成されており、例えば、タングステン等の粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストを、平板部3
aおよび立壁部3d用のセラミックグリーンシートに、
予め従来周知のスクリーン印刷法により所定パターンに
印刷塗布しておくことによって平板部3aおよび立壁部
3dに形成される。
路導体3b形成用の金属ペーストを印刷塗布した際に2
本の金属ペーストが接触する傾向があり、2本の線路導
体3bの絶縁性がとれなくなるおそれがある。また、間
隔Gがtを超える場合には、2本の線路導体3bに1つ
の高周波信号の同相モードと逆相モードをそれぞれ入力
することで行われるインピーダンス制御が困難になる。
線路(Differential Pair Line,Coupled Line)
は、上記の如く1つの高周波信号の同相モードと逆相モ
ードをそれぞれ入力することにより、インピーダンス制
御を精密に行うことができる。例えば、2本の線路導体
3bからの高周波信号の反射成分のレベルは、同相モー
ドと逆相モードをそれぞれ入力することで殆ど0、また
は両モードの位相をずらすことにより最大で高周波信号
のレベルのほぼ2倍になる。従って、両モードの位相を
微妙にずらすことで、2本の線路導体3bの特性インピ
ーダンスを制御することが可能になる。
は、LSI,LD等用の1MHz〜数100GHz程度
の高周波帯域,超高周波帯域であり、特に光半導体素子
駆動用の1GHz〜100GHz程度、好ましくは1G
Hz〜40GHz程度の帯域である。
m程度以上であり、0.127mm程度未満では、平板
部3aの反りや捩じれが生じ易くなり枠体2への接合が
困難となり、また接合できたとしてもその信頼性がきわ
めて低いものとなる。また、平板部3aの厚さtは3m
m以下がよく、3mmを超えると半導体パッケージの高
さが高くなり、即ち小型化にきわめて不利なものとなる
ため実用性が失われる。
信号の同相モードと逆相モードをそれぞれ入力すること
で、高周波信号のノイズを小さくすることもできる。
体3bと接地導体層3cとの電磁的な結合が強くなり、
2本の線路導体3bのそれぞれで行われるインピーダン
ス整合が困難になる傾向がある。また、間隔Wが3tを
超える場合、外部との電磁的なシールド性(電磁遮蔽
性)が損なわれ易くなり、そのため2本の線路導体3b
のそれぞれで行われるインピーダンス整合が困難にな
る。
1や枠体2と同様に、ボンディングワイヤやリード端子
等を接続するための0.5〜9μmのNi層や0.5〜
5μmのAu層等の金属層をメッキ法により被着させお
くとよい。
に形成された光透過用の貫通孔2b周囲の枠体2の外側
側部に、内部で光信号が伝送されるように筒状に形成さ
れ、Fe−Ni−Co合金やFe−Ni合金等の金属材
料から成る固定部材4が、銀ろう等のろう材を介して接
合される。
の加工法で所望の形状に加工作製されるとともに、その
表面に0.5〜9μmのNi層や0.5〜5μmのAu
層等の金属層をメッキ法により被着させておくとよい。
ズとして機能するとともに半導体パッケージの内部を塞
ぐ非晶質ガラス等から成る透光性部材5が、その接合部
の表面に形成されたメタライズ層を介して、200〜4
00℃の融点を有するAu−Sn合金等の低融点のろう
材で接合される。
2ppm/℃(室温〜400℃)のサファイア(単結晶
アルミナ)や非晶質ガラス等から成り、球状,半球状,
凸レンズ状,ロッドレンズ状等とされ、外部のレーザ光
等の光を光ファイバを伝わって光半導体素子7に入力さ
せる、または光半導体素子7で出力したレーザ光等の光
を光ファイバに入力させるための集光用部材として用い
られる。透光性部材5が、例えば結晶軸の存在しない非
晶質ガラスの場合、酸化珪素(SiO2),酸化鉛(P
bO)を主成分とする鉛系、またはホウ酸やケイ砂を主
成分とするホウケイ酸系のものを用いる。
数が枠体2のそれと異なっていても固定部材4が熱膨張
差による応力を吸収し緩和するので、結晶軸が応力のた
めにある方向に揃うことによって光の屈折率の変化を起
こすようなことは発生しにくい。従って、このような透
光性部材5を用いることによって、光半導体素子7と光
ファイバとの間の光の結合効率を高くできる。
貫通孔2bが形成されている枠体2の上面にシーム溶接
等によって接合され、光半導体素子7を光半導体パッケ
ージ内に封止する。
しての光半導体パッケージは、金属材料またはセラミッ
クスから成る基体1と、その上面に光半導体素子7の載
置部1aを囲繞するように接合され、貫通孔2aを有し
金属材料またはセラミックスから成る枠体2と、精密な
インピーダンス制御が可能な入出力端子3とを具備す
る。また、この入出力端子3は、上面に間隔Gを開けて
形成された2本の線路導体3b、およびその両側に間隔
Wを設けて形成された接地導体層3cとから成る平板部
3aと、枠体2の内外を遮断する立壁部3dとから成
り、これら平板部3aと立壁部3dとが比誘電率が9未
満の誘電体材料からなり、そして入出力端子3は貫通孔
2aに接合される。
D等の光半導体素子を収納した光通信用のものの場合、
枠体2の側部に内外を貫通する貫通孔2bを形成し、貫
通孔2bの周辺部で枠体2の外側側壁に金属材料から成
る筒状の固定部材4を接合し、この固定部材4の内部
に、光半導体素子7と光ファイバとの間で光を集光させ
結合させる透光性部材5が接合される。そして、光半導
体素子7および半導体素子7'と入出力端子3の線路導
体3bの一端とをボンディングワイヤによって接続した
後、枠体2の上面に光半導体素子7を封止するための蓋
体6をシーム溶接等によって接合する。しかる後、光フ
ァイバ10を固定部材4にYAGレーザ溶接等によって
接合し、固定部材4の外側の端面に、光ファイバ10と
戻り光防止用の光アイソレータ8とが樹脂接着剤で接着
された金属ホルダ9を、YAGレーザ溶接等により接合
することによって、製品としての光半導体装置となる。
インピーダンス制御が可能な構造であるとともに、比誘
電率の低い窒化アルミニウムセラミックス等から成るた
め、半導体素子と外部電気回路との高周波信号の入出力
を、高速、正確かつ円滑(低損失)に行うことができ
る。
れず、本発明の要旨を逸脱しない範囲内において種々の
変更を行なうことは何等支障ない。
号の入力線路および/または出力線路として2本の線路
導体3bを用いるものであり、複数の高周波信号の入力
線路および/または出力線路を入出力端子3に設ける場
合は、線路導体3bを4本,6本,…等の偶数本設ける
こともできる。さらに、上記実施形態では、光半導体素
子7としてLD,PD等の光半導体素子を用いる場合に
ついて説明したが、半導体素子7'としてIC,LSI
等のみを用いてもよいことはいうまでもない。
未満の略長方形状の誘電体板から成り、上面にその1辺
から対向する他辺にかけて形成された線路導体とその両
側に形成された接地導体層とを有する平板部と、該平板
部の上面に前記線路導体および前記接地導体層を間に挟
んで接合された立壁部とから構成され、前記線路導体
は、1組の入力線路および/または出力線路として2本
が形成された差動線路とされているとともに、前記平板
部の厚さをt,前記2本の差動線路の間隔をG,前記線
路導体と前記接地導体層との間隔をWとした場合、0.
05mm≦G≦tかつt/2≦W≦3tであることによ
り、半導体パッケージを小型化でき、また半導体素子と
外部電気回路との高周波信号の入出力を伝送損失を小さ
くして、高速、正確かつ円滑に行うことができる。
示す断面図である。
斜視図である。
斜視図である。
Claims (1)
- 【請求項1】上面に半導体素子が載置される載置部を有
する基体と、該基体上面に前記載置部を囲繞するように
取着された枠体と、該枠体を貫通してまたは切り欠いて
形成された入出力端子の取付部と、該取付部に嵌着され
た入出力端子とを具備する半導体素子収納用パッケージ
において、 前記入出力端子は、比誘電率が9未満の略長方形状の誘
電体板から成り、上面にその1辺から対向する他辺にか
けて形成された線路導体とその両側に形成された接地導
体層とを有する平板部と、該平板部の上面に前記線路導
体および前記接地導体層を間に挟んで接合された立壁部
とから構成され、前記線路導体は、1組の入力線路およ
び/または出力線路として2本が形成された差動線路と
されているとともに、前記平板部の厚さをt,前記2本
の差動線路の間隔をG,前記線路導体と前記接地導体層
との間隔をWとした場合、0.05mm≦G≦tかつt
/2≦W≦3tであることを特徴とする半導体素子収納
用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37030899A JP3314163B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37030899A JP3314163B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001185636A JP2001185636A (ja) | 2001-07-06 |
JP3314163B2 true JP3314163B2 (ja) | 2002-08-12 |
Family
ID=18496583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37030899A Expired - Fee Related JP3314163B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3314163B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188300A (ja) * | 2001-12-17 | 2003-07-04 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP4172783B2 (ja) * | 2003-09-26 | 2008-10-29 | 京セラ株式会社 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
JP6988322B2 (ja) * | 2017-09-27 | 2022-01-05 | 住友電気工業株式会社 | 光受信モジュール用パッケージ |
JP6806835B2 (ja) * | 2018-04-28 | 2021-01-06 | エスゼット ディージェイアイ テクノロジー カンパニー リミテッドSz Dji Technology Co.,Ltd | 半導体装置 |
-
1999
- 1999-12-27 JP JP37030899A patent/JP3314163B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001185636A (ja) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3314163B2 (ja) | 半導体素子収納用パッケージ | |
JP3457916B2 (ja) | 光半導体素子収納用パッケージ | |
JP2005159277A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP4605957B2 (ja) | 半導体素子収納用パッケージ | |
JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP3457921B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP3393837B2 (ja) | 半導体素子収納用パッケージ | |
JP2002141596A (ja) | 光半導体素子収納用パッケージ | |
JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
JP3993774B2 (ja) | 光半導体素子収納用パッケージ | |
JP2004140188A (ja) | 半導体素子収納用パッケージ | |
JP3967905B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002314186A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP4658313B2 (ja) | 半導体素子収納用パッケージ | |
JP4045110B2 (ja) | 半導体素子収納用パッケージ | |
JP3720694B2 (ja) | 半導体素子収納用パッケージ | |
JP2002368322A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2003318303A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4041327B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2001217331A (ja) | 半導体素子収納用パッケージ | |
JP2003069126A (ja) | 半導体素子収納用パッケージ | |
JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2004152826A (ja) | 半導体素子収納用パッケージ | |
JP2004200242A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3314163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140531 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |