JP3967905B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3967905B2 JP3967905B2 JP2001331908A JP2001331908A JP3967905B2 JP 3967905 B2 JP3967905 B2 JP 3967905B2 JP 2001331908 A JP2001331908 A JP 2001331908A JP 2001331908 A JP2001331908 A JP 2001331908A JP 3967905 B2 JP3967905 B2 JP 3967905B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- tip
- optical semiconductor
- conductor
- coaxial connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、光通信分野やマイクロ波通信,ミリ波通信等の無線通信分野で使用されるとともに、高い周波数で作動する各種半導体素子を収納するための半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の光通信分野やマイクロ波通信,ミリ波通信等の無線通信分野で使用されるとともに、高い周波数で作動する各種半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージという)のうち、光通信分野に用いられる光半導体パッケージを図3に示す。
【0003】
同図に示すように、光半導体パッケージは一般に、上面に半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子107が載置用基台108を介して載置される載置部101aを有する鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属から成る基体101を有する。また、載置部101aを囲繞するように基体101の上面に銀ロウ等のロウ材を介して接合され、一側部に光半導体素子107と外部電気回路(図示せず)とを電気的に接続する同軸コネクタ(ガラスビーズ端子ともいう)103を嵌着するための貫通孔102aが形成され、対向する側部に光半導体素子107と光結合するための光伝送路用の貫通孔102bが形成された、Fe−Ni−Co合金等の金属材料から成る枠体102を有する。
【0004】
この貫通孔102bの枠体102外側開口の周辺部には、筒状の光ファイバ固定部材(以下、固定部材という)104が銀ロウ等のロウ材で接合される。この固定部材104は、枠体102の熱膨張係数に近似するFe−Ni−Co合金,Fe−Ni合金等の金属から成り、外側端面に戻り光防止用の光アイソレータ111と光ファイバ113とが樹脂接着剤で接着された金属ホルダ112が設けられ、また内部には非晶質ガラス等から成り集光レンズとして機能するとともに光半導体パッケージ内部を塞ぐ機能を有する透光性部材105が固定される。この固定部材104と金属ホルダ112とは、各々の端面同士がYAGレーザ溶接等により固定され、一方固定部材104と透光性部材105とは、固定部材104内周面に形成されたメッキ層と透光性部材105外周面の一部に形成されたメッキ層とを、金(Au)−錫(Sn)合金半田等の低融点ロウ材でロウ付けすることにより固定される。
【0005】
また、同軸コネクタ103は、Fe−Ni−Co合金等の金属から成り、貫通孔102a内周面にAu−Sn合金半田等の低融点ロウ材によりロウ付けされる筒状のホルダ(外周導体)103aと、外周導体103aの内部に充填されたホウケイ酸ガラス等の誘電体から成るガラス(絶縁体)103bと、外周導体103aの中心軸部分に絶縁体103bを介して装着され光半導体パッケージ内外を導通させる金属端子(中心導体)103cとから成る。この同軸コネクタ103は、外部電気回路と光半導体素子107とを電気的に接続する機能を有するとともに光半導体パッケージ内部を塞ぐ機能を有する。また同軸コネクタ103は、高周波信号が伝送される中心導体103cと、それを取り囲む部位、即ち金属から成る外周導体103a部および貫通孔102a内周面部が、高周波信号伝送時のインピーダンスの整合が可能な同軸構造を成している。
【0006】
なお、同軸コネクタ103と光半導体素子107との電気的接続は、中心導体103cの貫通孔102a内部でのインピーダンスと同じになるように形成された、マイクロストリップ線路であるメタライズ金属層109aと、中心導体103cの先端部とを、錫(Sn)−鉛(Pb)半田等の低融点ロウ材を介して接合するとともに、メタライズ金属層109aと光半導体素子107とをボンディングワイヤ110で接続することによりなされる。
【0007】
このような光半導体パッケージは、光半導体素子107や回路基板109を搭載した載置用基台108を樹脂接着剤,ロウ材等の接着剤を介して載置固定した後、中心導体103cの一端を回路基板109上面のメタライズ金属層109aに低融点ロウ材で接合するとともに、光半導体素子107とメタライズ金属層109aとをボンディングワイヤ110で電気的に接続し、その後、光アイソレータ111,光ファイバ113が固定されている金属ホルダ112を固定部材104に溶接し、枠体102上面に蓋体106をシーム溶接やロウ付け等により接合することにより、製品としての光半導体装置となる。
【0008】
この光半導体装置は、例えば外部から供給される高周波信号により光半導体素子107を光励起させ、励起したレーザ光等の光を透光性部材105を通して光ファイバ113に授受させ光ファイバ113内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野等に多用されている。
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来の光半導体パッケージにおいて、同軸コネクタ103と光半導体素子107との電気的接続は、中心導体103cの貫通孔102a内部でのインピーダンスと同じになるように形成された、マイクロストリップ線路であるメタライズ金属層109aと、中心導体103cの先端部とを、錫(Sn)−鉛(Pb)半田等の低融点ロウ材を介して接合するとともに、メタライズ金属層109aと光半導体素子107とをボンディングワイヤ110またはボンディングリボンで接続することによりなされる。このため、同軸コネクタ103と光半導体素子107との導電経路に電気的な接続部分が多いため、伝送される高周波信号の入出力時における反射損失が大きくなり、光半導体素子107の作動性が劣化するという問題点を有していた。
【0010】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、高周波信号の入出力時における反射損失を非常に小さいものとすることにより、光半導体素子の作動性を良好なものとすることにある。
【0011】
【課題を解決するための手段】
本発明の半導体パッケージは、上面に半導体素子が載置用基台を介して載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着されて前記半導体素子に電気的に接続された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記中心導体は、前記絶縁体および前記枠体内面より突出して露出する先端部が前記載置用基台の上面と平行に対置されているとともに、前記半導体素子に接続される先端から0.1〜0.4mmの前記先端部の厚みがその残部の50〜80%とされており、前記先端部はその上側が軸方向に略平行な平坦面とされていることを特徴とする。
【0012】
本発明は、上記の構成により、同軸コネクタの中心導体と半導体素子との接続をボンディングワイヤ,リボン等の導電線で直接行うことが可能となり、同軸コネクタの中心導体と半導体素子との接続を回路基板の線路導体を経由して行なう必要がなくなる。その結果、電気的な接続部を一部省くことで高周波信号の入出力時における反射損失をきわめて小さくできる。
【0013】
また、同軸コネクタの中心導体の先端部を上記の構成とすることによって、半導体素子のボンディングワイヤ等の導電線に生じるインダクタンス成分を丁度相殺するような容量成分を中心導体の先端部に付与して、先端部でインピーダンスがずれないようにして整合することができる。また、中心導体の先端部の形状および表面積が半導体素子の導電線に近いものとなり、これらの間のインピーダンスの相違を小さくすることができる。さらに、中心導体の先端部の上側に平坦面があることから、例えば円柱状の中心導体の場合半導体素子のボンディングワイヤ等の導電線を直接中心導体に強固に接合することができる。
【0014】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記中心導体の前記先端部に長さ0.05〜1mmの導電線を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0015】
本発明は、上記の構成により、同軸コネクタの中心導体と半導体素子との距離を小さくして半導体装置を小型化することができ、また導電線の誘導成分を小さくして高周波信号の損失を小さくすることができる。その結果、高周波信号の伝送特性に優れた小型の半導体装置となる。
【0016】
【発明の実施の形態】
本発明の半導体パッケージの1種である光半導体パッケージについて以下に詳細に説明する。図1は、本発明の光半導体パッケージについて実施の形態の一例を示す断面図である。
【0017】
同図において、1は光半導体素子を収容する容器本体の底面を成す基体、2は容器本体の側壁用の枠体、3は高周波信号の入出力端子である同軸コネクタ、4は透光性部材5や金属ホルダ11を設置固定するとともに光ファイバ12を取着するための筒状の固定部材、5は透光性部材、6は蓋体、7はLD,PD等の光半導体素子である。これら基体1、枠体2、同軸コネクタ3、固定部材4、透光性部材5および蓋体6とで、内部に光半導体素子7を収容するための容器が基本的に構成される。また、従来例(図3)と同様に、固定部材4の枠体2外側の端面には、光アイソレータ10と光ファイバ12とが樹脂接着剤で接着された金属ホルダ11が、YAGレーザ溶接等により固定される。
【0018】
本発明の基体1は、光半導体素子7を支持するための支持部材ならびに光半導体素子7から発せられる熱を放散するための放熱板として機能し、その上面の略中央部に光半導体素子7が載置用基台8を介して載置される載置部1aを有している。この載置部1aに、載置用基台8がSn−Pb半田等の低融点ロウ材を介して接着固定されるとともに、この低融点ロウ材を介して光半導体素子7の熱が伝えられて外部に効率良く放散され、光半導体素子7の作動性を良好にする。
【0019】
また基体1は、Fe−Ni−Co合金やCu−W合金等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。また、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのAu層をメッキ法により順次被着させておくと、基体1が酸化腐食するのを有効に防止することができるとともに、基体1上面に載置用基台8を介して光半導体素子7を強固に接着固定させることができる。
【0020】
また、載置用基台8はシリコン(Si)やCu−W合金等の熱伝導性の高い金属等の材料から成り、光半導体素子7から基体1へ熱を伝えるための伝熱媒体として機能するとともに、その高さを適宜設定することにより透光性部材5と光半導体素子7との光軸を合致させる機能を有する。
【0021】
同軸コネクタ3は、枠体2の貫通孔2a内周面にAu−Sn合金半田等の低融点ロウ材によりロウ付けされるホルダ(外周導体)3aと、外周導体3aの貫通孔に充填されたホウケイ酸ガラス等から成る絶縁体3bと、外周導体3aの中心軸部分に絶縁体3bを介して装着され光半導体パッケージ内外を電気的に導通させる中心導体3cとから成る。そして中心導体3cは、絶縁体3bおよび枠体2内面より突出しているとともに光半導体素子7に接続される先端から0.1〜0.4mmの先端部3c'の厚みがその残部の50〜80%とされており、先端部3c'はその上側が軸方向に略平行な平坦面とされている。
【0022】
先端部3c'の長さが0.1mm未満では、Au等から成るリボンやボンディングワイヤ等の導電線9を強固に接合するための面積を確保するのが困難である。0.4mmを超えると、先端部3c'の容量成分(中心導体3cと導電線9との間に発生する容量成分)が大きくなり高周波信号の反射損失が大きくなる。
【0023】
先端部3c'の厚みがその残部の厚みの50%未満では、先端部3c'の強度が低下して、導電線9をボンディング等で接合する際に先端部3c'が変形、破損したり、またボンディングワイヤを接合するのが困難になる。また、導電線9は誘導成分(インダクタンス成分;L成分)を有しており、それを打ち消してインピーダンスの変化を抑える容量成分が必要であるが、50%未満では容量成分が小さいため、インピーダンスが所定値からずれることになる。その結果、同軸コネクタ3の中心導体3cと導電線9との間での高周波信号の反射損失が大きくなる。
【0024】
一方、先端部3c'の厚みがその残部の厚みの80%を超えると、例えば円柱状の中心導体3cの場合、先端部3c'の上側の平坦面の面積が小さくなり、導電線9を接合するのに必要な面積を確保するのが困難になる。また80%を超えると、中心導体3cと導電線9との接合部分では通常若干容量成分が増加するが、その容量成分の増加が大きくなり高周波信号の反射損失が大きくなる。
【0025】
導電線9の長さが0.05mm未満では、光半導体素子7に先端部3c'を0.05mm未満の距離に近づける必要があるが、同軸コネクタ3の取り付けの精度上そこまで近づけるのは困難である。また0.1mmを超えると、導電線9の誘導成分が大きくなり高周波信号の反射損失が大きくなる。
【0026】
そして、同軸コネクタ3は、外部電気回路と光半導体素子7とを電気的に接続する機能を有するとともに光半導体パッケージ内部を塞ぐ機能を有する。また同軸コネクタ3は、高周波信号が伝送される中心導体3cと、その外周部、即ち金属から成る外周導体3aおよび貫通孔2aの内周面とが、高周波信号伝送時のインピーダンスの整合が可能な同軸構造を成している。従って同軸コネクタ3は、上記の構造であることから、伝送される高周波信号の周波数が高くなっても中心導体3cにインピーダンスの整合が困難になる部位が出現することはない。
【0027】
また、導電線9はAuから成る導電性に優れたものが好ましく、導電線9がリボンから成る場合、その幅は中心導体3cと同じか近いものがよく、高周波信号の伝送特性が向上する。
【0028】
この同軸コネクタ3が嵌着される枠体2は、載置部1aを囲繞するように基体1の上面に銀ロウ等のロウ材を介して接合され、一側部に同軸コネクタ3の嵌着用の貫通孔2aを有するとともに他の側部に光半導体素子7と光結合するための光伝送路である貫通孔2bを有する。
【0029】
また枠体2は、基体1との接合時における熱歪みを小さくし接合を強固にするとともに光半導体パッケージ外部に対する電磁遮蔽を行うために、基体1の熱膨張係数に近似するFe−Ni−Co合金やFe−Ni合金等の金属から成るのがよい。この枠体2は、基体1と同様にその材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことにより所定の形状に製作される。そして、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのAu層をメッキ法により順次被着させるのがよく、枠体2の酸化腐食を有効に防止できるとともに貫通孔2a,2bに同軸コネクタ3,固定部材4を強固に接合できる。
【0030】
枠体2の貫通孔2bの枠体2外面開口の周辺部または貫通孔2bの内周面に、枠体2の熱膨張係数に近似するFe−Ni−Co合金,Fe−Ni合金等の金属から成る筒状の光ファイバの固定部材4が銀ロウ等のロウ材で接合される。この固定部材4は、その外側端面には戻り光防止用の光アイソレータ10および光ファイバ12が樹脂接着剤で接着された金属ホルダ11が設けられ、また内部には非晶質ガラス等から成り集光レンズとして機能するとともに光半導体パッケージ内部を塞ぐ機能を有する透光性部材5が固定される。そして固定部材4の内周面には、透光性部材5がその接合部の表面に形成されたメタライズ層を介して、200〜400℃の融点を有するAu−Sn合金半田等の低融点ロウ材で接合される。
【0031】
透光性部材5は、熱膨張係数が4×10-6〜12×10-6/℃(室温〜400℃)のサファイア(単結晶アルミナ)や非晶質ガラス等から成り、球状,半球状,凸レンズ状,ロッドレンズ状等とされ、外部のレーザ光等の光を光ファイバ12により伝送させて光半導体素子7に入力させる、または光半導体素子7で出力したレーザ光等の光を光ファイバ12に入力させるための集光用部材である。透光性部材5が例えば結晶軸の存在しない非晶質ガラスの場合、SiO2,酸化鉛(PbO)を主成分とする鉛系、またはホウ酸やケイ砂を主成分とするホウケイ酸系のものを用いるのがよい。
【0032】
また透光性部材5は、その熱膨張係数が枠体2のそれと異なっていても固定部材4が熱膨張差による応力を吸収し緩和するので、結晶軸が応力のためにある方向に揃うことによって光の屈折率の変化を起こすようなことは発生しにくい。従って、この透光性部材5を用いることにより光半導体素子7と光ファイバ12との間の光の結合効率を高くできる。
【0033】
蓋体6は、Fe−Ni−Co合金等の金属やAl2O3セラミックス等のセラミックスから成り、枠体2上面にAu−Sn合金半田等の低融点ロウ材を介して接合されたり、YAGレーザ溶接等の溶接により接合され、光半導体素子7を光半導体パッケージ内に封止するものである。
【0034】
かくして、本発明の半導体パッケージは、基体1の載置部1aに載置用基台8を介して半導体素子7を載置固定するとともに、半導体素子7の各電極をボンディングワイヤ(図示せず)を介して外部リード端子(図示せず)に電気的に接続し、枠体2の上面に蓋体6を接合し、基体1と枠体2と蓋体6とからなる容器内部に半導体素子7を収納し、最後に枠体2に取着された固定部材4に光アイソレータ10と光ファイバ12を取着した金属ホルダ11を溶接することにより、製品としての光半導体装置となる。
【0035】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何等支障ない。
【0036】
【発明の効果】
本発明は、枠体の貫通孔に嵌着されて半導体素子に電気的に接続された同軸コネクタの中心導体は、絶縁体および枠体内面より突出して露出する先端部が載置用基台の上面と平行に対置されているとともに半導体素子に接続される先端から0.1〜0.4mmの先端部の厚みがその残部の50〜80%とされており、先端部はその上側が軸方向に略平行な平坦面とされていることにより、同軸コネクタの中心導体と半導体素子との接続をボンディングワイヤ,リボン等の導電線で直接行うことが可能となり、中心導体と半導体素子との接続を回路基板の線路導体を経由して行なう必要がなくなる。その結果、電気的な接続部を一部省くことで高周波信号の入出力時における反射損失をきわめて小さくできる。
【0037】
また、同軸コネクタの中心導体の先端部を上記の構成とすることによって、半導体素子のボンディングワイヤ等の導電線に生じるインダクタンス成分を丁度相殺するような容量成分を中心導体の先端部に付与して、先端部でインピーダンスがずれないようにして整合することができる。また、中心導体の先端部の形状および表面積が半導体素子の導電線に近いものとなり、これらの間のインピーダンスの相違を小さくすることができる。さらに、中心導体の先端部の上側に平坦面があることから、例えば円柱状の中心導体の場合半導体素子のボンディングワイヤ等の導電線を直接中心導体に強固に接合することができる。
【0038】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置されるとともに中心導体の先端部に長さ0.05〜1mmの導電線を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、同軸コネクタの中心導体と半導体素子との距離を小さくして半導体装置を小型化することができ、また導電線の誘導成分を小さくして高周波信号の損失を小さくすることができる。その結果、高周波信号の伝送特性に優れた小型の半導体装置となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態の一例を示す断面図である。
【図2】図1の半導体パッケージにおける同軸コネクタの先端部の拡大断面図である。
【図3】従来の半導体パッケージの例の断面図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a:貫通孔
3:同軸コネクタ
3a:外周導体
3b:絶縁体
3c:中心導体
3c’:先端部
7:光半導体素子
8:載置用基台
9:導電線
Claims (2)
- 上面に半導体素子が載置用基台を介して載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着されて前記半導体素子に電気的に接続された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記中心導体は、前記絶縁体および前記枠体内面より突出して露出する先端部が前記載置用基台の上面と平行に対置されているとともに、前記半導体素子に接続される先端から0.1〜0.4mmの前記先端部の厚みがその残部の50〜80%とされており、前記先端部はその上側が軸方向に略平行な平坦面とされていることを特徴とする半導体素子収納用パッケージ。
- 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記中心導体の前記先端部に長さ0.05〜1mmの導電線を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001331908A JP3967905B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001331908A JP3967905B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133630A JP2003133630A (ja) | 2003-05-09 |
JP3967905B2 true JP3967905B2 (ja) | 2007-08-29 |
Family
ID=19147407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001331908A Expired - Fee Related JP3967905B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3967905B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088233A (ja) * | 2005-09-22 | 2007-04-05 | Nec Electronics Corp | 光モジュール |
JP2008091796A (ja) * | 2006-10-04 | 2008-04-17 | Shinko Electric Ind Co Ltd | パッケージおよび半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57178382A (en) * | 1981-04-27 | 1982-11-02 | Fujitsu Ltd | Detector for infrared ray |
JPH0236202U (ja) * | 1988-09-01 | 1990-03-08 | ||
US5508666A (en) * | 1993-11-15 | 1996-04-16 | Hughes Aircraft Company | Rf feedthrough |
-
2001
- 2001-10-30 JP JP2001331908A patent/JP3967905B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133630A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3967905B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4605957B2 (ja) | 半導体素子収納用パッケージ | |
JP4658313B2 (ja) | 半導体素子収納用パッケージ | |
JP3314163B2 (ja) | 半導体素子収納用パッケージ | |
JP3720694B2 (ja) | 半導体素子収納用パッケージ | |
JP2002232058A (ja) | 光半導体素子収納用パッケージ | |
JP4045110B2 (ja) | 半導体素子収納用パッケージ | |
JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2001160598A (ja) | 半導体素子搭載用基板および光半導体素子収納用パッケージ | |
JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2002319643A (ja) | 半導体素子収納用パッケージ | |
JP2004140188A (ja) | 半導体素子収納用パッケージ | |
JP2002141594A (ja) | 半導体素子収納用パッケージ | |
JP2004200242A (ja) | 半導体素子収納用パッケージ | |
JP2002246681A (ja) | 半導体素子収納用パッケージ | |
JP2004063915A (ja) | 光半導体素子収納用パッケージ | |
JP2002368322A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3457921B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP3993774B2 (ja) | 光半導体素子収納用パッケージ | |
JP2004152826A (ja) | 半導体素子収納用パッケージ | |
JP2003078065A (ja) | 半導体素子搭載用基板および光半導体素子収納用パッケージ | |
JP2004165507A (ja) | 半導体素子収納用パッケージ | |
JP2002314186A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2003069126A (ja) | 半導体素子収納用パッケージ | |
JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |