JP4605957B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP4605957B2
JP4605957B2 JP2001289878A JP2001289878A JP4605957B2 JP 4605957 B2 JP4605957 B2 JP 4605957B2 JP 2001289878 A JP2001289878 A JP 2001289878A JP 2001289878 A JP2001289878 A JP 2001289878A JP 4605957 B2 JP4605957 B2 JP 4605957B2
Authority
JP
Japan
Prior art keywords
semiconductor element
coaxial connector
hole
inner diameter
annular space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001289878A
Other languages
English (en)
Other versions
JP2003100927A (ja
Inventor
道信 飯野
利弘 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001289878A priority Critical patent/JP4605957B2/ja
Publication of JP2003100927A publication Critical patent/JP2003100927A/ja
Application granted granted Critical
Publication of JP4605957B2 publication Critical patent/JP4605957B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光通信分野やマイクロ波通信、ミリ波通信等の分野で用いられる、高い周波数帯域で作動する各種半導体素子を収納する半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の、光通信分野やマイクロ波通信、ミリ波通信等の分野で用いられる高周波数信号により作動する半導体レーザ(LD)やフォトダイオード(PD)等の光半導体素子およびICやLSI等の各種半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージという)として、例えば光通信分野に用いられる光半導体素子収納用パッケージ(以下、光半導体パッケージという)を図3に示す。同図に示すように、光半導体パッケージ101は、一般に、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属材料から成る基体102を有する。この基体102は、その上面にLDやPD等の光半導体素子105が載置固定される載置用基台107を有する。そしてこの基体102と、Fe−Ni−Co合金やFe−Ni合金等の金属材料からなり、載置部102aを囲繞するように基体102の上面に接合された枠体103とで光半導体パッケージ101は主として構成されている。
【0003】
また、枠体103は、その側部に設けられた貫通孔108aに、光半導体素子105と外部電気回路(図示せず)とを電気的に接続する絶縁端子である同軸コネクタ(ガラスビーズ端子ともいう)104が嵌着接合されている。また、枠体103は、基体102の上面に銀ロウ等のロウ材を介して接合されている。
【0004】
また、この枠体103には、他の側部に光半導体素子105と光結合するための光伝送路である貫通孔108bが形成されている。貫通孔108bの枠体103外側開口の周辺部には、枠体103の熱膨張係数に近似したFe−Ni−Co合金やFe−Ni合金等の金属材料から成る筒状の光ファイバの固定部材113が銀ロウ等のロウ材で接合される。この固定部材113には、戻り光防止用の光アイソレータ116と光ファイバ114とが樹脂接着剤で接着された金属ホルダ115が固定されている。また、固定部材113の内側には、非晶質ガラス等からなり集光レンズとして機能するとともに光半導体パッケージ101の内部を気密に塞ぐ機能を有する透光性部材112が固定される。
【0005】
なお、固定部材113と金属ホルダ115とは、各々の端面同士がレーザ溶接等により固定される。一方、固定部材113と透光性部材112とは、固定部材113の内周面に形成されたメッキ層と透光性部材112の外周面の一部に形成されたメッキ層とを、金(Au)−錫(Sn)合金半田等の低融点ロウ材でロウ付して固定される。
【0006】
また、同軸コネクタ104は、Fe−Ni−Co合金等の金属材料から成る筒状の外周導体104aと、絶縁体104bと、中心導体104cとから成る。絶縁体104bとしては、硼珪酸ガラス等が外周導体104aの内部に充填されて構成されている。また、中心導体104cは、絶縁体104bの中心軸部分に装着され光半導体パッケージ101の内外を導通させる機能を有する。また、外周導体104aは、枠体103の側部に設けられた貫通孔108aの内周面にAu−Sn合金半田等の低融点ロウ材でロウ付して固定される。そして、同軸コネクタ104は、外部電気回路と光半導体素子105とを電気的に接続する機能を有するとともに半導体パッケージ101内部を気密に塞ぐ機能を有する。
【0007】
また、同軸コネクタ104は、高周波信号が伝送される中心導体104cと、その外周部、即ち金属材料からなる外周導体104aおよび貫通孔108aの内周面部とが、高周波信号の伝送時にインピーダンスの整合が可能な同軸構造を成している。
【0008】
なお、同軸コネクタ104と光半導体素子105との電気的接続は、回路基板106の上面に形成されたメタライズ金属層118と、枠体103内側に突出した中心導体104cの一端とをSn−鉛(Pb)半田等の低融点ロウ材を介して接合される。このメタライズ金属層118は、中心導体104cの貫通孔108a内部のインピーダンスと同一となるように、回路基板106の上面にマイクロストリップ線路として形成されている。また、メタライズ金属層118は、光半導体素子105の電極がボンディングワイヤ119で接続されている。
【0009】
このような光半導体パッケージ101は、先ず、光半導体素子105およびインピーダンス整合用等の回路基板106を搭載した載置用基台107を樹脂接着剤、ロウ材等の接着材を介して基体102に載置固定する。その後、同軸コネクタ104の中心導体104cの一端を回路基板106上面のメタライズ金属層118に低融点ロウ材を介して接合する。また、メタライズ金属層118と光半導体素子105の電極をボンディングワイヤ119で電気的に接続する。次いで、光アイソレータ116と光ファイバ114とが固定された金属ホルダ115を固定部材113に溶接し、枠体103の上面に蓋体117をシーム溶接やロウ接等により接合する。かくして、基体102と枠体103と蓋体117とから成る容器内部に光半導体素子105を気密に収容することにより、製品としての光半導体装置となる。
【0010】
このような光半導体装置は、例えば、外部電気回路から供給される駆動用の高周波信号により光半導体素子105を光励起させ、光励起されたレーザ光等の光を透光性部材112を通して光ファイバ114に授受させ、光ファイバ114内を伝送させる。それにより、光半導体装置は大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野等に多用されている。
【0011】
【発明が解決しようとする課題】
しかしながら、上記従来の光半導体パッケージにおいて、同軸コネクタ104は、その外周導体104aの端面および絶縁体104bの端面の一部が、貫通孔108aを構成する内径拡大部109の枠体103内部側の平坦な端面109aと密着して内径拡大部109に嵌着されている。一般に、枠体103の貫通孔108aに嵌着された同軸コネクタ104の電界分布は、高周波信号(シグナル)伝送用の中心導体104cから接地(グランド)用の外周導体104aに最短経路で伝播するTEM(Transverse electromagnetic)モードとなる。そのため、同軸コネクタ104が貫通孔108aの内径拡大部109の平坦な端面109aと密着している部分では、電界分布は中心導体104cから接地電位である平坦な端面109aの方向に向かって斜めに形成される。
【0012】
その結果、同軸コネクタ104が内径拡大部109の平坦な端面109aと密着している部分では容量成分が大きくなり、端面109a近傍の絶縁体104b内部に相当する同軸構造部での特性インピーダンスが低くなって、所定の特性インピーダンスに整合することができないという問題点があった。そのため、絶縁体104bと貫通孔108aの枠体103内側の空間120との境界での高周波信号の入出力時における反射損失が大きくなり、光半導体素子105の作動性が劣化するという問題点を有していた。
【0013】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の入出力時における同軸コネクタ部での反射損失を非常に小さなものとすることにより、半導体素子の作動性を良好なものとすることにある。
【0014】
【課題を解決するための手段】
本発明は、上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、該基体の前記上面に前記載置部を囲繞するように取着され、側部に貫通孔が形成された枠体と、外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成り、前記貫通孔に嵌着されるとともに前記中心導体が前記回路基板に電気的に接続された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記貫通孔は前記枠体の外側に内径拡大部を有し、該内径拡大部には前記枠体内側寄りに環状の空間を設けて前記同軸コネクタが嵌着されるとともに、中心軸方向の前記環状の空間の長さが0.05〜0.15mmであり、かつ前記環状の空間の内径が前記絶縁体の外径の100〜120%であることを特徴とする。
【0015】
本発明は、枠体の側部に形成された貫通孔が枠体の外側に内径拡大部を有し、この内径拡大部には枠体内側寄りに環状の空間を設けて同軸コネクタが嵌着され、環状の空間は、その中心軸方向の長さが0.05〜0.15mmとされている。これにより、同軸コネクタの電界分布は、シグナルの中心導体からグランドを成す内径拡大部の平坦な端面に向けて斜めに形成されることが抑制される。その結果、同軸コネクタの電界分布は、中心導体と絶縁体および外周導体とで構成される同軸構造の全体で、シグナルの中心導体からグランドの外周導体に最短経路にて伝播するTEMモードとなる。そのため、内径拡大部の平坦な端面近傍の同軸コネクタの絶縁体内部に相当する同軸構造部での特性インピーダンスが低くなるのを抑制することができ、高周波信号の入出力時における反射損失を極めて小さくすることができる。
【0016】
また、本発明では、環状の空間の内径が同軸コネクタを構成する絶縁体の外径の100〜120%とされていることから、環状の空間と絶縁体との界面における特性インピーダンスのズレが従来技術と比べて小さくなり、高周波信号の反射損失に影響しなくなる。その結果、同軸コネクタの電界分布が斜めに形成されないので、高周波信号の反射損失は極めて小さくなり、高周波信号の伝送特性が良好となる。
【0017】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図1は、本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、図2は本発明の半導体パッケージの要部を示す部分断面図である。これらの図において、1は、基体2、枠体3、同軸コネクタ4および固定部材13とから主に構成される半導体パッケージである。基体2は容器本体の底面を成し、枠体3は容器本体の側壁を成す。同軸コネクタ4は高周波信号の入出力端子であり、筒状の光ファイバの固定部材13には、透光性部材12および金属ホルダ15を設置固定するとともに光ファイバ14が取着される。これら基体2、枠体3、同軸コネクタ4、固定部材13、透光性部材12および蓋体17とで、内部に半導体素子5を収容する容器が基本的に構成される。また、固定部材13の外側端面には、光アイソレータ16と光ファイバ14とが樹脂接着剤で接着された金属ホルダ15が、YAGレーザ溶接等により固定される。
【0018】
本発明の同軸コネクタ4は、外周導体4aと絶縁体4bと中心導体4cとで構成される。絶縁体4bは外周導体4aの貫通穴に充填された硼珪酸ガラスから成る。また、中心導体4cは外周導体4aの中心軸部分に絶縁体4bを介して装着され、半導体パッケージ1の内外を導通する機能を有する。このようにして構成される同軸コネクタ4は、枠体3に設けた貫通孔8aの内径拡大部9に金(Au)−錫(Sn)合金半田等の低融点ロウ材によりロウ付け嵌着される。
【0019】
また、同軸コネクタ4は貫通孔8aの内径拡大部9に枠体3外側から嵌め込まれて嵌着されるものであり、内径拡大部9は枠体3外面から貫通孔8aの途中までに形成されている。
【0020】
本発明において、同軸コネクタ4は、枠体3の貫通孔8aの内径拡大部9に、その平坦な端面9aから中心軸方向の長さ10aが0.05〜0.15mmの環状の空間10を設けて嵌着されている。
【0021】
環状の空間10は、同軸コネクタ4の中心導体4cに対して同軸構造を成しており、その長さ10aが0.05mm未満の場合、端面9a近傍の絶縁体4b内部に相当する同軸構造部での電界分布が、シグナルの中心導体4cからグランドの端面9aに向かって斜めに形成されたモードとなる。その結果、端面9a近傍の絶縁体4b内部に相当する同軸構造部での特性インピーダンスのズレを抑えることができず、高周波信号の入出力時における反射損失が大きくなる。また、環状の空間の長さ10aが0.15mmを超えると、環状の空間10での特性インピーダンスの不整合が顕著となり、この部分での高周波信号の反射損失が増大する。特に、40GHz以上の高周波帯域では、環状の空間の長さ10aは、環状の空間10と絶縁体4bとの界面での特性インピーダンスの整合という点から0.06〜0.09mmであることが好ましい。
【0022】
従って、環状の空間の長さ10aを0.05〜0.15mmとすることにより、伝送される高周波信号の周波数が高くなっても、同軸コネクタ4の特性インピーダンスに整合が困難となる部位が現れることはない。
【0023】
また、本発明において、環状の空間の内径10bは、同軸コネクタ4の絶縁体4bの外径11の100〜120%の大きさに設定されている。即ち、環状の空間の内径10bが絶縁体4bの外径11の100%未満である場合、同軸コネクタ4における電界分布は、シグナルの中心導体4cからグランドを成す内径拡大部9の平坦な端面9aに向かって斜めに形成され、高周波信号の反射損失が増大する。また、環状の空間10の内径10bが、絶縁体4bの外径11の120%を超えると、グランドの位置が絶縁体4bの外径部から環状の空間10の内径部、貫通孔8aの内径狭小部と変化する際の経路が長いものとなる。その結果、外周導体4aから環状の空間10の内径側の内面を経由して端面9aへの経路の長さ分だけ誘導成分(L成分)が大きくなって、高周波信号の反射損失が極めて大きくなる。また、貫通孔8a内周面のグランド部は、誘導成分を極力小さくするためにも、できる限り最短経路にて構成されていることが好ましい。従って、環状の空間の内径10bは、絶縁体4bの外径11と同一である外径11の100%である。
【0024】
また、同軸コネクタ4自体は、外周導体4aと中心導体4cとの間に絶縁体4bを充填した構造であり、その外周部、即ち金属材料から成る外周導体4aおよび貫通孔8aの内周面とが高周波信号の伝送時のインピーダンス整合が可能な同軸構造を成している。従って、伝送される高周波信号の周波数が高くなっても中心導体4cにインピーダンスの整合が困難になる部分が出現することはない。
【0025】
そして、同軸コネクタ4は、外部電気回路(図示せず)と半導体素子5とを電気的に接続する機能を有するとともに半導体パッケージ1の内部を塞ぐ機能も有している。
【0026】
このような同軸コネクタ4が嵌着される貫通孔8aを有する枠体3は、載置部2aを囲繞するようにして基体2の上面に銀ロウ等のロウ材を介して接合される。枠体3の側部には同軸コネクタ4を嵌着するための貫通孔8aが、他の側部には半導体素子5と光結合するための光伝送路である貫通孔8bがそれぞれ形成される。この枠体3は、基体2との接合による熱歪みを小さくして接合強度を強くするため、および半導体パッケージ1外部に対する電磁的遮蔽を行なうために、基体2の熱膨張係数に近似するFe−Ni−Co合金やFe−Ni合金等の金属材料から成るものが良い。そして、枠体3は、例えばFe−Ni−Co合金等のインゴットをプレス加工により枠状に成形することにより作製される。
【0027】
更に、枠体3の貫通孔8bには筒状の固定部材13が取着され、固定部材13の内部には透光性部材12が取着されている。枠体3の一側部に形成されている貫通孔8aは同軸コネクタ4を枠体3に取着するための取着孔である。また、枠体3の他の側部に形成されている貫通孔8bは、固定部材13を枠体3に取着するための取着孔である。これらの貫通孔8a,8bは、枠体3の側部に従来周知のドリルによる孔あけ加工を施すことにより所定形状に形成される。
【0028】
枠体3の貫通孔8bに取着される固定部材13は、光アイソレータ16および光ファイバ14が接着された金属ホルダ15を枠体3に固定する際の接合媒体として機能するとともに、半導体素子5が励起した光を光ファイバ14に伝達させる作用をなす。
【0029】
また、枠体3の表面には、耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μのAu層をメッキ法により順次被着させておくのがよく、枠体3が酸化腐食するのを有効に防止するとともに、貫通孔8a,8bにそれぞれ同軸コネクタ4および固定部材13を強固に接合できる。
【0030】
本発明の基体2は、半導体素子5を支持するための支持部材および半導体素子5から発生する熱を放散するための放熱板として機能し、その上面の略中央部に半導体素子5が載置用基台7を介して載置される載置部2aを有する。この載置部2aには、載置用基台7がSn−Pb半田等の低融点ロウ材を介して接着固定される。また、半導体素子5から発生する熱は、この低融点ロウ材を介して外部に効率良く放散され、半導体素子5の作動性を良好なものとする。この基体2は、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工を施すことにより所定の形状に製作される。
【0031】
また、基体2の表面に耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μのAu層をメッキ法により順次被着させておくのがよく、基体2の酸化腐食を有効に防止するとともに、基体2の上面の載置用基台7を介して半導体素子5を強固に接着固定することができる。
【0032】
また、基体2の上面には、載置部2aを囲繞するようにして枠体3が接合されており、枠体3の内側に半導体素子5を収容するための空所が形成される。
【0033】
なお、上記実施の形態では、基体2と枠体3はそれぞれ別体で作製したものを接合した場合について述べたが、基体2と枠体3とが一体的に形成されたもの、例えばメタル・インジェクション・モールド(MIM)法等によって作製されたものであっても良い。
【0034】
また、透光性部材12は、固定部材13の内部空間を塞ぎ、基体2と枠体3と蓋体17とからなる容器の気密性を保持するとともに、固定部材13内部の空間を伝達する光を固定部材13に取着接続される光ファイバ14に伝達させる作用をなす。この透光性部材12は、例えば、熱膨張係数が4×10-6/℃〜12×10-6/℃(室温〜400℃)のサファイア(単結晶アルミナ)や、酸化珪素,酸化鉛を主成分とした鉛系、硼酸,ケイ砂を主成分とした硼珪酸系の非晶質ガラスで形成されている。この非晶質ガラスは結晶軸が存在しないことから、半導体素子5の励起する光を透光性部材12を通過させ光ファイバ14に授受させる場合、その光は透光性部材12で複屈折を起こすことなくそのまま光ファイバ14に授受される。その結果、半導体素子5が励起した光の光ファイバ14への授受が高効率となって光信号の伝達効率が高くなる。
【0035】
また、透光性部材12は、球状,半球状,凸レンズ状,ロッドレンズ状等の形状とし得、外部のレーザ光等の光を光ファイバ14により伝送させて半導体素子5に入力させたり、または半導体素子5で出力したレーザ光等の光を光ファイバ14に入力させるための集光用部材として用いられる。この透光性部材12は、その熱膨張係数が枠体3のそれと異なっていても固定部材13が熱膨張差による応力を吸収し緩和するので、結晶軸がこのような応力のためにある方向に揃うことにより、光の屈折率が変化するようなことは発生し難い。従って、このような透光性部材12を用いることにより、半導体素子5と光ファイバ14との間の光の結合効率を高くすることができる。
【0036】
また、透光性部材12の固定部材13への取着は、例えば透光性部材12の外周部に予めメタライズ層等の金属層を被着しておき、この金属層と固定部材13の内周面とを200〜400℃の融点を有するAu−Sn合金半田等の低融点ロウ材を介してロウ付することにより行なわれる。この場合、透光性部材12の固定部材13への取着がAu−Sn合金等のロウ付けにより行なわれることから、取着の信頼性が極めて高くなり、これにより固定部材13と透光性部材12との取着部における半導体素子5を収容する容器の気密封止が完全となり、容器内部に収容する半導体素子5を長期にわたり正常かつ安定に作動させることができる。
【0037】
本発明の載置用基台7は、シリコン(Si)やCu−W合金等の熱伝導性の高い金属、材料からなり、半導体素子5から基体2へ熱を伝えるための伝熱媒体として機能する。更に、その高さを適宜設定することにより、透光性部材12と半導体素子5との光軸を合致させる機能を有する。また、その上面には、上面に高周波信号の伝送線路としてのメタライズ金属層18が形成された、アルミナセラミックス等のセラミックスからなるインピーダンス整合用等の回路基板6が接合される。
【0038】
このメタライズ金属層18は、同軸コネクタ4の中心導体4cのインピーダンスと同一となるように形成されたマイクロストリップ線路であり、その一端側は、半導体素子5とボンディングワイヤ19を介して接続される。また、他端側は、同軸コネクタ4の中心導体4cと接合され、中心導体4cと半導体素子5とを電気的に接続する機能を有する。このメタライズ金属層18は、モリブデン(Mo),マンガン(Mn),W等の金属粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、回路基板6となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布し、焼成することにより形成される。
【0039】
また、枠体3の上面には、例えば、Fe−Ni−Co合金やFe−Ni合金等の金属材料やアルミナセラミックス等のセラミックス材料からなる蓋体17が接合され、これにより基体2、枠体3、蓋体17とからなる容器の内部に半導体素子5が気密に封止される。蓋体17の枠体3の上面への接合は、例えば、シームウェルド法、YAGレーザ溶接法等の溶接法、Au−Sn合金半田等の低融点ロウ材によるロウ付により行われる。
【0040】
かくして、本発明の半導体パッケージによれば、同軸コネクタ4は、貫通孔8aの内径拡大部9に、0.05〜0.15mmの長さ10aを有し、その内径10bが同軸コネクタ4の絶縁体4bの外径11の100〜120%である環状の空間10を設けて嵌着している。従って、同軸コネクタ4における電界分布が、シグナルの中心導体4cからグランドを成す内径拡大部9の平坦な端面9aに向けて斜めに形成されることが解消される。その結果、同軸コネクタ4の端面9a近傍の絶縁体4b内部に相当する同軸構造部での特性インピーダンスのズレを抑制することが可能となり、伝送される高周波信号の周波数が高くなっても高周波信号の入出力時における反射損失を非常に小さくでき、伝送特性が向上する。従って、半導体素子5と外部電気回路との高周波伝送特性を良好なものとでき、半導体素子5の作動性が良好となる。
【0041】
本発明においては、高周波信号の周波数は10〜100GHzの広範囲に適用できるが、特に40GHz以上の周波数において従来インピーダンスの変化が急激であったのを、本発明では緩やかなものとすることが可能となった。
【0042】
かくして、本発明の半導体パッケージによれば、基体2の載置部2aに載置用基台7を介して半導体素子5を載置固定するとともに、半導体素子5の各電極をボンディングワイヤ(図示せず)を介して外部リード端子(図示せず)に電気的に接続する。次に、枠体3の上面に蓋体17を接合し、基体2と枠体3と蓋体17とからなる容器内部に半導体素子5を収納し、最後に枠体3に取着された固定部材13に光アイソレータ16と光ファイバ14を取着した金属ホルダ15を溶接して取着することにより、最終製品としての半導体装置となる。
【0043】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。上記実施の形態では、光ファイバ14を設けた光半導体パッケージについて説明したが、本発明の半導体パッケージは、半導体素子5がIC,LSI等の半導体集積回路素子であり、光ファイバ14を設けないタイプの半導体パッケージであってもよい。
【0044】
【発明の効果】
本発明の半導体パッケージは、枠体の側部に形成した貫通孔は枠体の外側に内径拡大部を有し、内径拡大部には枠体内側寄りに環状の空間を設けて同軸コネクタが嵌着されるとともに、中心軸方向の環状の空間の長さが0.05〜0.15mmであり、かつ環状の空間の内径が絶縁体の外径の100〜120%であることにより、環状の空間と同軸コネクタの絶縁体との界面における特性インピーダンスのズレを抑制することができ、高周波信号の入出力時における反射損失を極めて小さくすることができる。その結果、高周波信号の伝送特性が優れることから、半導体素子の作動性が良好となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態の一例を示す断面図である。
【図2】本発明の半導体パッケージにおける要部の部分断面図である。
【図3】従来の半導体パッケージの断面図である。
【符号の説明】
1:半導体パッケージ
2:基体
2a:載置部
3:枠体
4:同軸コネクタ
4a:外周導体
4b:絶縁体
4c:中心導体
5:半導体素子
6:回路基板
7:載置用基台
8a,8b:貫通孔
9:内径拡大部
10:環状の空間
10a:環状の空間の長さ
10b:環状の空間の内径
11:絶縁体の外径

Claims (1)

  1. 上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、該基体の前記上面に前記載置部を囲繞するように取着され、側部に貫通孔が形成された枠体と、外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成り、前記貫通孔に嵌着されるとともに前記中心導体が前記回路基板に電気的に接続された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記貫通孔は前記枠体の外側に内径拡大部を有し、該内径拡大部には前記枠体内側寄りに環状の空間を設けて前記同軸コネクタが嵌着されるとともに、中心軸方向の前記環状の空間の長さが0.05〜0.15mmであり、かつ前記環状の空間の内径が前記絶縁体の外径の100〜120%であることを特徴とする半導体素子収納用パッケージ。
JP2001289878A 2001-09-21 2001-09-21 半導体素子収納用パッケージ Expired - Fee Related JP4605957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001289878A JP4605957B2 (ja) 2001-09-21 2001-09-21 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001289878A JP4605957B2 (ja) 2001-09-21 2001-09-21 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2003100927A JP2003100927A (ja) 2003-04-04
JP4605957B2 true JP4605957B2 (ja) 2011-01-05

Family

ID=19112310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001289878A Expired - Fee Related JP4605957B2 (ja) 2001-09-21 2001-09-21 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP4605957B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5312358B2 (ja) * 2009-04-24 2013-10-09 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2011003589A (ja) * 2009-06-16 2011-01-06 Kyocera Corp 電子部品収納用パッケージ、および電子装置
JP5240726B2 (ja) * 2009-10-28 2013-07-17 京セラ株式会社 半導体装置と回路基板との接続構造
JP5407078B2 (ja) * 2010-02-24 2014-02-05 新光電気工業株式会社 半導体パッケージ
WO2023282340A1 (ja) 2021-07-09 2023-01-12 京セラ株式会社 電子素子収納用パッケージ及び電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237482A (ja) * 2000-02-22 2001-08-31 Kyocera Corp 光半導体素子収納用パッケージ
JP2002198129A (ja) * 2000-12-25 2002-07-12 Nec Corp 同軸−ストリップ導体変換器
JP2003078057A (ja) * 2001-08-31 2003-03-14 Nippon Telegr & Teleph Corp <Ntt> 半導体素子実装パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237482A (ja) * 2000-02-22 2001-08-31 Kyocera Corp 光半導体素子収納用パッケージ
JP2002198129A (ja) * 2000-12-25 2002-07-12 Nec Corp 同軸−ストリップ導体変換器
JP2003078057A (ja) * 2001-08-31 2003-03-14 Nippon Telegr & Teleph Corp <Ntt> 半導体素子実装パッケージ

Also Published As

Publication number Publication date
JP2003100927A (ja) 2003-04-04

Similar Documents

Publication Publication Date Title
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP3967905B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4658313B2 (ja) 半導体素子収納用パッケージ
JP3720694B2 (ja) 半導体素子収納用パッケージ
JP2002232058A (ja) 光半導体素子収納用パッケージ
JP2004140188A (ja) 半導体素子収納用パッケージ
JP2004259609A (ja) 半導体素子収納用パッケージ
JP3993774B2 (ja) 光半導体素子収納用パッケージ
JP2004200242A (ja) 半導体素子収納用パッケージ
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2002141594A (ja) 半導体素子収納用パッケージ
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2003069126A (ja) 半導体素子収納用パッケージ
JP2004152826A (ja) 半導体素子収納用パッケージ
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP2003115630A (ja) 半導体素子収納用パッケージ
JP2004165507A (ja) 半導体素子収納用パッケージ
JP2002246681A (ja) 半導体素子収納用パッケージ
JP3393837B2 (ja) 半導体素子収納用パッケージ
JP2002319643A (ja) 半導体素子収納用パッケージ
JP2001217331A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

R150 Certificate of patent or registration of utility model

Ref document number: 4605957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees