JP2003115630A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2003115630A
JP2003115630A JP2001310159A JP2001310159A JP2003115630A JP 2003115630 A JP2003115630 A JP 2003115630A JP 2001310159 A JP2001310159 A JP 2001310159A JP 2001310159 A JP2001310159 A JP 2001310159A JP 2003115630 A JP2003115630 A JP 2003115630A
Authority
JP
Japan
Prior art keywords
coaxial connector
frame
semiconductor element
outer peripheral
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001310159A
Other languages
English (en)
Inventor
Michinobu Iino
道信 飯野
Toshihiro Hashimoto
利弘 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001310159A priority Critical patent/JP2003115630A/ja
Publication of JP2003115630A publication Critical patent/JP2003115630A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 同軸ケーブルと同軸コネクタとの接続部で、
同軸コネクタの接地電位が不安定となり高周波信号を効
率よく伝送させることができないという問題があった。 【解決手段】 枠体2の貫通孔2aに外側から嵌着され
た同軸コネクタ3は、外周導体3aの枠体2外側の端に
鍔部が形成されており、かつ絶縁体3bの枠体2外側の
端面が鍔部の枠体2外側の面から枠体2内側に所定距離
後退している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信分野やマイ
クロ波通信,ミリ波通信等で使用される、高い周波数で
作動する各種半導体素子を収納する半導体素子収納用パ
ッケージに関する。
【0002】
【従来の技術】従来の光通信分野、マイクロ波通信また
はミリ波通信等で使用される高い周波数で作動する各種
半導体素子を収納する半導体素子収納用パッケージ(以
下、半導体パッケージという)を図3に示す。
【0003】同図に示すように、半導体パッケージは、
一般に上面に半導体レーザ(LD),フォトダイオード
(PD)等の半導体素子105が載置用基台110を介して載
置される載置部101aを有する鉄(Fe)−ニッケル(N
i)−コバルト(Co)合金や銅(Cu)−タングステ
ン(W)合金等の金属材料から成る基体101を有する。
また、載置部101aを囲繞するようにして基体101の上面
に銀ロウ等のロウ材を介して接合されるとともに、側部
に半導体素子105と外部電気回路(図示せず)とを電気
的に接続する同軸コネクタ(ガラスビーズ端子ともい
う)103を嵌着するための貫通孔102aが形成されFe−
Ni−Co合金等の金属材料から成る枠体102を有す
る。
【0004】同軸コネクタ103は、Fe−Ni−Co合
金等の金属材料から成り、貫通孔102a内周面にAu−S
n合金半田等の低融点ロウ材108によりロウ付けされる
筒状の外周導体(ホルダー)103aと、外周導体103aの内
部に充填されたホウケイ酸ガラス等の誘電体から成る絶
縁体としてのガラス103b、外周導体103aの中心軸部分に
ガラス103bを介して装着され、半導体パッケージ内外を
導通させる中心導体103Cとから成る。そして、同軸コネ
クタ103は、外部電気回路と半導体素子105とを電気的に
接続する機能を有するとともに半導体パッケージ内部を
塞ぐ機能を有する。
【0005】また、同軸コネクタ103は、高周波信号が
伝送される中心導体103cと、その外周部、即ち金属材料
から成る外周導体103a部および貫通孔102aの内周面部と
が、高周波信号伝送時のインピーダンスの整合が可能な
同軸構造を成している。
【0006】なお、同軸コネクタ103と半導体素子105と
の電気的接続は、中心導体103cの貫通孔102a内部のイン
ピーダンスと同じになるように形成されたマイクロスト
リップ線路であるメタライズ金属層106aと中心導体103c
の先端部とを、錫(Sn)−鉛(Pb)半田等の低融点
ロウ材を介して接合するとともに、メタライズ金属層10
6aと半導体素子105とをボンディングワイヤ107で接続す
ることによりなされる。
【0007】また、貫通孔102a内周面への同軸コネクタ
103の接合は、貫通孔102a内周面へ同軸コネクタ103aを
挿入するとともに、リング状のAu−Sn合金半田等の
低融点ロウ材108を貫通孔102a内周面と外周導体103aと
の間に挿入保持させ、しかる後、低融点ロウ材108を加
熱溶融させて、貫通孔102a内周面と同軸コネクタ103と
の間の隙間に全周にわたり封着材108を充填することに
よって行なわれる。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージにおいて、同軸コネクタ103に外
部の同軸ケーブル109を接続した際に、接地部である同
軸ケーブル109の外周導体109aが半導体パッケージの枠
体102に接することにより、接地電位が外周導体109aか
ら封着材108を介して同軸コネクタ103の外周導体103cに
伝わるという経路を辿るため、封着材108の流れが悪い
場合、同軸コネクタ103の接地電位(グランド)が不安
定となり、高周波信号を効率よく伝送させることができ
なくなる。また、外部の同軸ケーブル109から同軸コネ
クタ103までの接地電位の伝搬経路が長くなるため、高
周波信号の伝送性が劣化し易くなり、半導体素子105の
作動性が損なわれ易いという問題点があった。
【0009】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、同軸コネクタと同軸ケーブル
の接続部での高周波信号の反射や減衰を小さくして、高
周波信号を効率よく伝送させることができる半導体素子
収納用パッケージを提供することにある。
【0010】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上面に半導体素子が載置される載置部が設けられ
た基体と、該基体の上面に前記載置部を囲繞するように
取着され、側部に貫通孔から成る同軸コネクタの取付部
が形成された枠体と、筒状の外周導体およびその中心軸
に設置された中心導体ならびにそれらの間に介在させた
絶縁体から成り、前記取付部に前記枠体の外側から嵌着
された同軸コネクタとを具備した半導体素子収納用パッ
ケージにおいて、前記同軸コネクタは、前記外周導体の
前記枠体外側の端に鍔部が形成されており、かつ前記絶
縁体の前記枠体外側の端面が前記鍔部の前記枠体外側の
面から前記枠体内側に所定距離後退していることを特徴
とする。
【0011】本発明は、同軸コネクタは、外周導体の枠
体外側の端に鍔部が形成されており、かつ絶縁体の枠体
外側の端面が鍔部の枠体外側の面から枠体内側に所定距
離後退していることにより、外部の同軸ケーブルの外周
導体を同軸コネクタの外周導体の鍔部に接触させて直接
接続することができる。その結果、従来のように封着材
を介する構成と比べて同軸コネクタの接地電位が安定
し、また接地電位の伝搬経路が短縮化されるため、同軸
コネクタと同軸ケーブルとの接続部で高周波信号の反射
や減衰が発生しにくくなり、高周波信号を効率よく伝送
させることができる。
【0012】また、同軸コネクタの絶縁体の枠体外側の
端面が鍔部の枠体外側の面から枠体内側に所定距離後退
していることにより、外部の同軸ケーブルの外周導体を
同軸コネクタの外周導体に接触させて直接接続しても、
絶縁体にクラック等が発生せず良好な気密信頼性が得ら
れる。
【0013】本発明において、好ましくは、前記所定距
離が0.01〜0.1mmであることを特徴とする。
【0014】本発明は、上記の構成により、絶縁体にク
ラックが発生しにくくなるとともに高周波信号を効率良
く伝送させることができる。
【0015】
【発明の実施の形態】本発明の半導体パッケージについ
て以下に詳細に説明する。図1は、本発明の半導体パッ
ケージについて実施の形態の一例を示す断面図、図2は
図1の同軸コネクタ周辺部の要部拡大断面図である。こ
れらの図において、1は半導体素子を収容する容器本体
の底面を成す基体、2は容器本体の側壁を成す枠体、3
は高周波信号の入出力端子である同軸コネクタ、4は蓋
体、5はLD,PD等の半導体素子である。これら基体
1、枠体2、同軸コネクタ3および蓋体4とで、内部に
半導体素子5を収容するための容器が主に構成される。
【0016】本発明の基体1は、半導体素子5を支持す
るための支持部材および半導体素子5で発生した熱を放
熱するための放熱板として機能し、その上面の略中央部
に半導体素子5が載置用基台10を介して載置される載置
部1aを有している。この載置部1aに、載置用基台10
がSn−Pb半田等の低融点ロウ材を介して接着固定さ
れる。この低融点ロウ材を介して半導体素子5で発生し
た熱が伝えられ、外部に効率良く放散され、半導体素子
5の作動性を良好なものとする。
【0017】基体1は、Fe−Ni−Co合金やCu−
W合金等の金属材料から成り、そのインゴットに圧延加
工や打ち抜き加工等の従来周知の金属加工法を施すこと
によって所定の形状に製作される。また、その表面に耐
蝕性に優れ、かつロウ材との濡れ性に優れる金属、具体
的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのA
u層を順次メッキ法により被着させておくのがよく、基
体1が酸化腐食するのを有効に防止するとともに基体1
上面に載置用基台10を介して半導体素子5を強固に接着
固定させることができる。
【0018】また、載置用基台10はシリコン(Si)や
Cu−W合金等の熱伝導性の高い金属から成り、半導体
素子5から基体1へ熱を伝えるための伝熱媒体として機
能する。載置用基台10の上面には、上面に高周波信号の
伝送線路としてのメタライズ金属層6aが形成されたア
ルミナ(Al23)セラミックス等のセラミックスから
成るインピーダンス整合等用の回路基板6が載置され
る。
【0019】メタライズ金属層6aは、同軸コネクタ3
の中心導体3cのインピーダンスと同じになるように形
成されたマイクロストリップ線路であり、その一端側は
半導体素子5とボンディングワイヤ7を介して接続さ
れ、他端側は中心導体3cの先端部に接合され、中心導
体3cと半導体素子5とを電気的に接続する機能を有す
る。このメタライズ金属層6aは、モリブデン(M
o),マンガン(Mn),W等の粉末に有機溶剤、溶媒
を添加混合して得た金属ペーストを、回路基板6となる
セラミックスグリーンシートに予め従来周知のスクリー
ン印刷法により所定パターンで印刷塗布し焼結すること
により形成される。
【0020】同軸コネクタ3は、枠体2の貫通孔2a内
周面にAu−Sn合金半田等の低融点ロウ材によりロウ
付けされる筒状の外周導体3aと、外周導体3aの貫通
孔に充填されたホウケイ酸ガラス等から成る絶縁体3b
と、外周導体3aの中心軸部分に絶縁体3bを介して装
着され半導体パッケージ内外を導通させる中心導体3c
とから成る。中心導体3cは両端部が絶縁体3bから突
出している。そして、同軸コネクタ3は、外部電気回路
と半導体素子5とを電気的に接続する機能を有するとと
もに半導体パッケージ内部を塞ぐ機能を有する。
【0021】貫通孔2aへの同軸コネクタ3の嵌着接合
は、貫通孔2aに同軸コネクタ3を挿入するとともに、
リング状のAu−Sn合金半田等の低融点ロウ材8を外
周導体3aと貫通孔2a内周面との間に挿入保持させ、
しかる後、低融点ロウ材8を加熱溶融させて貫通孔2a
内周面と外周導体3aとの間の隙間が全周にわたり封着
材8によって充填されることによって行なわれる。
【0022】同軸コネクタ3と外部の同軸ケーブル9と
の接続は、接地部である同軸ケーブル9の外周導体9aが
同軸コネクタ3の外周導体3aの鍔部に接して直接接続
される。これにより、最短経路で接地部の接続が可能と
なり、同軸コネクタ3と同軸ケーブル9との接続部で高
周波信号の反射や減衰が発生しにくくなる。
【0023】また、同軸コネクタ3は、その絶縁体3b
の枠体2外側の端面が鍔部の枠体2外側の面から枠体2
内側に所定距離後退していることにより、外部の同軸ケ
ーブル9の外周導体9aを同軸コネクタ3の外周導体3
aに直接接続した際に、絶縁体3bに外周導体9aが当
接しないため、絶縁体3bにクラック等が発生せず、半
導体パッケージの良好な気密信頼性が得られる。
【0024】本発明において、上記の所定距離が0.01〜
0.1mmであることが好ましい。0.01mm未満の場合、
同軸コネクタ3の枠体2外側の端面に同軸ケーブル9を
直接接続する際に、同軸ケーブル9の接続部の表面凹凸
による突出部が絶縁体3bに接触し、その応力によって
絶縁体3bにクラックが発生する傾向がある。0.1mm
を超える場合、同軸コネクタ3の特性インピーダンスが
大きくなり、高周波信号の入出力時における反射損失が
大きくなる傾向がある。
【0025】また、枠体2は、基体1との接合における
熱歪みを小さくし接合を強固なものとするとともに、半
導体パッケージ外部との電磁的遮蔽を行うために、基体
1の熱膨張係数に近似したFe−Ni−Co合金やFe
−Ni合金等の金属材料からなるのがよい。この枠体2
は、基体1と同様に、その材料のインゴットに圧延加工
や打ち抜き加工等の従来周知の金属加工法を施すことに
より所定の形状に製作される。そして、その表面に耐蝕
性に優れかつロウ材との濡れ性に優れる金属、具体的に
は厚さ0.5〜9μmのNi層と厚さ0.5〜9μmの
Au層を順次メッキ法により被着させておくのがよく、
枠体2が酸化腐食するのを有効に防止するとともに貫通
孔2aに同軸コネクタ3を強固に接合できる。
【0026】蓋体4は、Fe−Ni−Co合金等の金属
材料やAl23セラミックス等のセラミックスから成
り、枠体2上面にAu−Sn合金半田等の低融点ロウ材
を介して接合されたり、シーム溶接等の溶接により接合
されて、半導体素子5を半導体パッケージ内に封止す
る。
【0027】本発明の半導体パッケージは、上面に半導
体素子5が載置される載置部1aが設けられた基体1
と、基体1の上面に載置部1aを囲繞するように取着さ
れ、側部に貫通孔から成る同軸コネクタ3の取付部2a
が形成された枠体2と、筒状の外周導体3aおよびその
中心軸に設置された中心導体3cならびにそれらの間に
介在させた絶縁体3bから成り、取付部2aに枠体2の
外側から嵌着された同軸コネクタ3とを具備しており、
同軸コネクタ3は、外周導体3aの枠体2外側の端に鍔
部が形成されており、かつ絶縁体3bの枠体2外側の端
面が鍔部の枠体2外側の面から枠体2内側に所定距離後
退している。これにより、外部の同軸ケーブル9の外周
導体9aを同軸コネクタ3の外周導体3aに直接接続す
ることができ、同軸コネクタ3と同軸ケーブル9との接
続部で高周波信号の反射や減衰が発生することはなく、
高周波信号を効率よく伝送させることができる。
【0028】また、同軸コネクタ3の絶縁体3bの枠体
2外側の端面が鍔部の枠体2外側の面から枠体2内側に
所定距離後退していることにより、外部の同軸ケーブル
9を同軸コネクタ3の外周導体3aに直接接続した際に
絶縁体3bにクラック等の発生がなく、半導体パッケー
ジの良好な気密信頼性が得られる。
【0029】本発明において、高周波信号の周波数は1
〜100GHz程度であり、特に30Hz以上の周波数
において、従来反射や減衰が発生していたのを抑制し、
高周波信号を効率よく伝送させることができる。
【0030】本発明の半導体パッケージは、基体1の載
置部1aに半導体素子5をこの半導体素子5の電極と電
気的に接続されたメタライズ金属層6aを有する回路基
板6に実装した状態で搭載固定し、メタライズ金属層6
aと中心導体3cとを半田を介して電気的に接合し、し
かる後、枠体2の上面に蓋体4を半田付け法やシーム溶
接法により接合することにより、製品としての半導体装
置となる。そして、同軸コネクタ3と同軸ケーブル9と
を接続することにより、半導体素子5が外部電気回路に
電気的に接続されることとなる。
【0031】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更を行
うことは何等支障ない。例えば、基体1と枠体2とが一
体的に形成されたもの、例えばメタル・インジェクショ
ン・モールド(MIM)法等によって作製されたもので
あっても良い。
【0032】
【発明の効果】本発明は、枠体の貫通孔に外側から嵌着
された同軸コネクタは、外周導体の枠体外側の端に鍔部
が形成されており、かつ絶縁体の枠体外側の端面が鍔部
の枠体外側の面から枠体内側に所定距離後退しているこ
とにより、外部の同軸ケーブルの外周導体を同軸コネク
タの外周導体の鍔部に接触させて直接接続することがで
きる。その結果、従来のように封着材を介する構成と比
べて同軸コネクタの接地電位が安定し、また接地電位の
伝搬経路が短縮化されるため、同軸コネクタと同軸ケー
ブルとの接続部で高周波信号の反射や減衰が発生しにく
くなり、高周波信号を効率よく伝送させることができ
る。
【0033】また、同軸コネクタの絶縁体の枠体外側の
端面が鍔部の枠体外側の面から枠体内側に所定距離後退
していることにより、外部の同軸ケーブルの外周導体を
同軸コネクタの外周導体に接触させて直接接続しても、
絶縁体にクラック等が発生せず良好な気密信頼性が得ら
れる。
【0034】本発明は、好ましくは、所定距離が0.01〜
0.1mmであることにより、絶縁体にクラックが発生し
にくくなるとともに高周波信号を効率良く伝送させるこ
とができる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の一例を示す断面図である。
【図2】図1の半導体パッケージにおける同軸コネクタ
周辺部の要部拡大断面図である。
【図3】従来の半導体パッケージの断面図である。
【図4】従来の半導体パッケージにおける同軸コネクタ
周辺部の要部拡大断面図である。
【符号の説明】 1:基体 1a:載置部 2:枠体 2a:貫通孔 3:同軸コネクタ 3a:外周導体 3b:絶縁体 3c:中心導体 5:半導体素子

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子が載置される載置部が
    設けられた基体と、該基体の上面に前記載置部を囲繞す
    るように取着され、側部に貫通孔から成る同軸コネクタ
    の取付部が形成された枠体と、筒状の外周導体およびそ
    の中心軸に設置された中心導体ならびにそれらの間に介
    在させた絶縁体から成り、前記取付部に前記枠体の外側
    から嵌着された同軸コネクタとを具備した半導体素子収
    納用パッケージにおいて、前記同軸コネクタは、前記外
    周導体の前記枠体外側の端に鍔部が形成されており、か
    つ前記絶縁体の前記枠体外側の端面が前記鍔部の前記枠
    体外側の面から前記枠体内側に所定距離後退しているこ
    とを特徴とする半導体素子収納用パッケージ。
  2. 【請求項2】 前記所定距離が0.01〜0.1mmであるこ
    とを特徴とする請求項1記載の半導体素子収納用パッケ
    ージ。
JP2001310159A 2001-10-05 2001-10-05 半導体素子収納用パッケージ Pending JP2003115630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001310159A JP2003115630A (ja) 2001-10-05 2001-10-05 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001310159A JP2003115630A (ja) 2001-10-05 2001-10-05 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2003115630A true JP2003115630A (ja) 2003-04-18

Family

ID=19129182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001310159A Pending JP2003115630A (ja) 2001-10-05 2001-10-05 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2003115630A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009072163A1 (ja) * 2007-12-04 2009-06-11 Kyosemi Corporation 光電変換モジュール
JP2012227219A (ja) * 2011-04-15 2012-11-15 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009072163A1 (ja) * 2007-12-04 2009-06-11 Kyosemi Corporation 光電変換モジュール
JP5118151B2 (ja) * 2007-12-04 2013-01-16 京セミ株式会社 光電変換モジュール
US8395102B2 (en) 2007-12-04 2013-03-12 Kyosemi Corporation Photoelectric conversion module with isolating groove at each gap between adjacent metallic coating layers
KR101391890B1 (ko) 2007-12-04 2014-05-07 교세미 가부시키가이샤 광전변환모듈
JP2012227219A (ja) * 2011-04-15 2012-11-15 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
JP5725876B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP2003115630A (ja) 半導体素子収納用パッケージ
JP2002190540A (ja) 半導体素子収納用パッケージ
JP4454144B2 (ja) 高周波回路用パッケージ
JP3725983B2 (ja) 高周波回路用パッケージ
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP5235612B2 (ja) パッケージ及び電子装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2001237482A (ja) 光半導体素子収納用パッケージ
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4658313B2 (ja) 半導体素子収納用パッケージ
JP3825343B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3702241B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2006128323A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3720694B2 (ja) 半導体素子収納用パッケージ
JP2004088504A (ja) 高周波素子収納用パッケージ
JP2004140188A (ja) 半導体素子収納用パッケージ
JP2004200242A (ja) 半導体素子収納用パッケージ
JP2002026618A (ja) 半導体素子収納用パッケージ
JP2003069126A (ja) 半導体素子収納用パッケージ
JP2003007901A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003133630A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002231841A (ja) 半導体素子収納用パッケージ