JP2004140188A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP2004140188A JP2004140188A JP2002303542A JP2002303542A JP2004140188A JP 2004140188 A JP2004140188 A JP 2004140188A JP 2002303542 A JP2002303542 A JP 2002303542A JP 2002303542 A JP2002303542 A JP 2002303542A JP 2004140188 A JP2004140188 A JP 2004140188A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- semiconductor element
- wiring
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】回路基板上の配線導体と同軸コネクタの中心導体との接合部においてインピーダンスが減少し、高周波信号の反射損失が大きくなり、半導体素子の作動性が損なわれる。
【解決手段】同軸コネクタ７の中心導体７ｃとマイクロストリップ線路等から成る配線導体２ａとが回路基板の絶縁基板２の低誘電体部２’上で接合され、中心導体７ｃの絶縁体７ｂより枠体６の内側に突出した部分の長さが高周波信号の波長の４分の１未満であるものとする。配線導体２ａと中心導体７ｃとの接合部でのインピーダンスの変動を効果的に抑制することができ、また、絶縁体７ｂから突出した中心導体７ｃ内で共振が発生しないので、高周波信号の反射損失を極めて小さくでき、光半導体素子８等の半導体素子の作動性が良好となる。
【選択図】 図１
【解決手段】同軸コネクタ７の中心導体７ｃとマイクロストリップ線路等から成る配線導体２ａとが回路基板の絶縁基板２の低誘電体部２’上で接合され、中心導体７ｃの絶縁体７ｂより枠体６の内側に突出した部分の長さが高周波信号の波長の４分の１未満であるものとする。配線導体２ａと中心導体７ｃとの接合部でのインピーダンスの変動を効果的に抑制することができ、また、絶縁体７ｂから突出した中心導体７ｃ内で共振が発生しないので、高周波信号の反射損失を極めて小さくでき、光半導体素子８等の半導体素子の作動性が良好となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、光通信やマイクロ波通信，ミリ波通信等で使用される、高い周波数で作動する各種の半導体素子をこの半導体素子に電気的に接続される回路基板とともに収容し、この回路基板に接続される同軸コネクタを具備する半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
光通信やマイクロ波通信，ミリ波通信等で使用される、高い周波数で作動する各種の半導体素子をこの半導体素子に電気的に接続される回路基板とともに収容する半導体素子収納用パッケージのうち、光通信分野に用いられる従来の半導体素子収納用パッケージの例を図４に断面図で示す。
【０００３】
同図に示すように、従来の半導体素子収納用パッケージ１０１は、上面にＬＤ（レーザダイオード），ＰＤ（フォトダイオード）等の半導体素子１０８が載置用基台１０３を介して載置される載置部１０９を設けた基体１０４を有する。
【０００４】
この基体１０４は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成る。
【０００５】
また、載置部１０９を囲繞するようにして、基体１０４の上面に銀ロウ材等のロウ材を介して枠体１０６が取着されている。枠体１０６の一側部には、半導体素子１０８と光結合するための光伝送路として利用される貫通孔１０６ｂが形成されている。この枠体１０６は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属材料から成る。
【０００６】
この枠体１０６の外側面の貫通孔１０６ｂの周辺部には、枠体１０６の熱膨張係数に近似するＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成り、戻り光防止用の光アイソレータ１１１と光ファイバ１１３とが樹脂接着剤で接着された金属ホルダ１１２が固定される筒状の固定部材１１４が、銀ロウ材等のロウ材で接合される。筒状の固定部材１１４には、その内部に非結晶ガラス等から成り、集光レンズとして機能するとともに半導体素子収納用パッケージ１０１内部を寒ぐ機能を有する透光性部材１１０が固定されている。なお、この固定部材１１４と金属ホルダ１１２とは、各々の端面同士がＹＡＧレーザ溶接等により固定されている。
【０００７】
一方、固定部材１１４と透光性部材１１０とは、固定部材１１４の内周面に形成されたメッキ層と透光性部材１１０の外周面の一部に形成されたメッキ層とを、Ａｕ−Ｓｎ合金半田等の低融点ロウ材でロウ付けすることにより固定される。
【０００８】
また、同軸コネクタ１０７は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属材料から成り、枠体１０６の側部に形成された貫通孔１０６ａの内周面にＡｕ−Ｓｎ合金半田等の低融点ロウ材によりロウ付けされる、外周導体である筒状のホルダ１０７ａと、このホルダ１０７ａの内部に充填されたホウケイ酸ガラス等の誘電体から成る絶縁体であるガラス１０７ｂと、このガラス１０７ｂの中心軸部分に装着され半導体素子収納用パッケージ１０１の内外を導通させる、中心導体１０７ｃとから成る。そして、同軸コネクタ１０７は、外部電気回路と半導体素子１０８とを回路基板１０２の配線導体１０２ａおよびボンディングワイヤ１１５を介して電気的に接続する機能を有するとともに、半導体素子収納用パッケージ１０１内部を塞ぐ機能を有する。
【０００９】
また、同軸コネクタ１０７は、高周波信号が伝送される中心導体１０７ｃと、その外周部、即ち金属材料から成る外周導体１０７ａおよび貫通孔１０６ａの内周面とが、高周波信号伝送時のインピーダンスの整合が可能な同軸構造を構成している。
【００１０】
なお、同軸コネクタ１０７と半導体素子１０８との電気的接続は、中心導体１０７ｃの貫通孔１０６ａ内部のインピーダンスとインピーダンスが同一となるように回路基板１０２上に形成されたマイクロストリップ線路である配線導体１０２ａと同軸コネクタ１０７の中心導体１０７ｃの先端部とを、錫−鉛半田等の低融点ロウ材を介して接合するとともに、配線導体１０２ａと半導体素子１０８とをボンディングワイヤ１１５で接続することにより行なわれる。
【００１１】
このような半導体素子収納用パッケージ１０１は、半導体素子１０８や回路基板１０２を搭載した載置用基台１０３を樹脂接着剤，ロウ材等の接着剤を介して載置部１０９上に載置固定した後、中心導体１０７ｃの一端を回路基板１０２上面の配線導体１０２ａに低融点ロウ材で接合する。次いで、半導体素子１０８と配線導体１０２ａとをボンディングワイヤ１１５で電気的に接続する。その後、光アイソレータ１１１および光ファイバ１１３が固定されている金属ホルダ１１２を固定部材１１４に溶接する。そして、枠体１０６の上面に蓋体１０５をシーム溶接やロウ付け等により接合することにより、製品としての光半導体装置となる。
【００１２】
また、この光半導体装置は、例えば外部から同軸コネクタ１０７を介して供給される高周波信号により半導体素子１０８を光励起させ、励起したレーザ光等の光を透光性部材１１０を通して光ファイバ１１３に授受させ光ファイバ１１３内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野に多く用いられている。
【００１３】
【特許文献１】
特開２００２−１４１５９４号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子収納用パッケージ１０１においては、同軸コネクタ１０７の中心導体１０７ｃのインピーダンスとインピーダンスが同一となるように形成された回路基板１０２上の配線導体１０２ａに同軸コネクタ１０７の中心導体１０７ｃが接合されることにより、配線導体１０２ａに中心導体１０７ｃが接合された部位において中心導体１０７ｃの表面積が配線導体１０２ａの表面積に加わった分が導体の表面積となり、その分容量性成分が増加することにより、接合部においてインピーダンスが減少するためインピーダンスの不整合が生じることとなって、その結果、高周波信号の入出力時における反射損失が大きくなり、半導体素子１０８の作動性が損なわれるという問題点を有していた。
【００１５】
また、絶縁体１０７ｂより突出した中心導体１０７ｃの長さが特に考慮されていなかったため、絶縁体１０７ｂより突出した部分の中心導体１０７ｃにおいて高周波信号の共振が発生してしまう場合があり、その共振により反射損失が大きくなって半導体素子１０８の作動性が損なわれる場合があるという問題点も有していた。
【００１６】
本発明は上記問題点に鑑み案出されたもので、その目的は、高周波信号の入出力時における回路基板上の配線導体と同軸コネクタの中心導体との接合部で生じる反射損失を非常に小さなものに抑制することができ、それにより半導体素子の作動性を良好なものとできる半導体素子収納用パッケージを提供することにある。
【００１７】
【課題を解決するための手段】
本発明の第１の半導体素子収納用パッケージは、上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、この基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台およびこの載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の下面の接地導体と上面の前記配線導体とから成るマイクロストリップ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とするものである。
【００１８】
また、本発明の第２の半導体素子収納用パッケージは、上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、この基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台およびこの載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の上面の配線導体とこの配線導体の両側の同一面接地導体とから成るコプレーナ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とするものである。
【００１９】
また、本発明の第３の半導体素子収納用パッケージは、上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、この基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台およびこの載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の下面の接地導体と上面の配線導体とこの配線導体の両側の同一面接地導体とから成るグランド付コプレーナ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とするものである。
【００２０】
本発明の第１の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてマイクロストリップ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００２１】
また、本発明の第２の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてコプレーナ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う同一面接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００２２】
また、本発明の第３の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてグランド付コプレーナ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う同一面接地導体および接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００２３】
さらに、本発明の半導体素子収納用パッケージによれば、絶縁体より枠体の内側に突出した部分の中心導体の長さを、中心導体により伝送される高周波信号の波長の４分の１未満としたことから、中心導体のこの部分において共振の発生を防止することができるので、反射損失が大きくなるような悪影響を効果的に抑えることが可能となる。
【００２４】
これらにより、本発明の半導体素子収納用パッケージによれば、高周波信号の入出力時における反射損失を極めて小さなものとすることができ、搭載される半導体素子の作動性が良好なものとすることができる。
【００２５】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。
【００２６】
図１は、本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図であり、図２は、図１に示す半導体素子収納用パッケージにおける同軸コネクタの中心導体と回路基板の配線導体との接合部の周辺部の一例の要部拡大平面図である。この図１においては本発明の半導体素子収納用パッケージを光半導体素子収納用パッケージに適用した例を示しており、図２においては本発明の第１の半導体素子収納用パッケージについての例を示している。
【００２７】
これらの図において、１は、容器本体の底面を構成する基体４と、容器本体の側壁を構成する枠体６と、高周波信号の入出力端子である同軸コネクタ７と、透光性部材１０や金属ホルダ１２を設置固定するとともに光ファイバ１３を取着する筒状の光ファイバの固定部材１４とから成る半導体素子収納用パッケージである。
【００２８】
これら基体４，枠体６，同軸コネクタ７，固定部材１４，透光性部材１０および蓋体５で、内部に半導体素子としての光半導体素子８を収容する容器が基本的に構成される。
【００２９】
また、固定部材１４の外側端面には、光アイソレータ１１と光ファイバ１３とが樹脂接着剤等で接着された金属ホルダ１２が、ＹＡＧレーザ溶接等により固定される。
【００３０】
半導体素子収納用パッケージ１において、同軸コネクタ７は、筒状の外周導体７ａと、外周導体７ａの内部に充填されたホウケイ酸ガラス等から成る絶縁体７ｂと、絶縁体７ｂの中心部分に装着されて外周導体７ａの中心軸に設置された、半導体素子収納用パッケージ１の内外を導通する中心導体７ｃとで構成される。
【００３１】
この同軸コネクタ７は、外周導体７ａと中心導体７ｃとの間に絶縁体７ｂを充填して介在させた構造であり、その外周部、即ち金属材料から成る外周導体７ａおよび貫通孔６ａの内周面と中心導体７ｃとが、高周波信号の伝送時のインピーダンス整合が可能な同軸構造を構成している。
【００３２】
さらに、中心導体７ｃは、絶縁体７ｂから枠体６の内側に向けて突出しており、その先端部が、載置用基台３上に載置された、上面に高周波信号の伝送路としてのマイクロストリップ線路を構成する配線導体２ａがメタライズ金属層等により形成された、アルミナセラミックス等のセラミックス基板（絶縁基板）２から成る、インピーダンス整合用等の回路基板に至っている。
【００３３】
回路基板の絶縁基板２の下面には接地導体（図示せず）が形成されており、それに対向するように上面に形成された配線導体２ａは、同軸コネクタ７の中心導体７ｃのインピーダンスと同一となるように形成されたマイクロストリップ線路であり、その一端側は、光半導体素子８とボンディングワイヤ１５を介して電気的に接続される。また、他端側は、同軸コネクタ７の中心導体７ｃの先端部と接合されており、これにより中心導体７ｃと光半導体素子８とを電気的に接続する機能を有する。
【００３４】
この配線導体２ａは、メタライズ金属層から成る場合であれば、モリブデン（Ｍｏ），マンガン（Ｍｎ），タングステン（Ｗ）等の金属粉末に有機溶剤，溶媒を添加混合して得た金属ペーストを、回路基板の絶縁基板２となるセラミックグリーンシートに予めスクリーン印刷法等により所定パターンに印刷塗布し、焼成することにより形成される。
【００３５】
本発明の半導体素子収納用パッケージ１においては、回路基板の絶縁基板２は、その上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域において、他の領域における誘電率よりも誘電率が低い低誘電体部２’を有しており、また、同軸コネクタ７の中心導体７ｃの絶縁体７ｂより枠体６の内側に突出した部分の長さが中心導体７ｃにより伝送される高周波信号の波長の４分の１未満であることが重要である。
【００３６】
これは、絶縁基板２の上面の配線導体２ａと同軸コネクタ７の中心導体７ｃとの接合部でインピーダンスが減少する主要因が、同軸コネクタ７の中心導体７ｃのインピーダンスとインピーダンスが同一となるように形成されたマイクロストリップ線路を構成する配線導体２ａに中心導体７ｃが接合されることにより、接合部における導体の表面積が増加し、これに伴って接地導体との間での容量性成分が増加することによりインピーダンスが減少するためであるのに対し、本発明の第１の半導体素子収納用パッケージによれば、同軸コネクタの中心導体７ｃとマイクロストリップ線路を構成する配線導体２ａとは絶縁基板２の低誘電体部２’の上面で接合されるため、接合部における導体の表面積の増加による接地導体との間での容量成分の増加を低誘電率部２’によって抑えることができてインピーダンスの減少を抑えることができるため、インピーダンスの変動を効果的に抑制してインピーダンスの不整合の発生を抑制することができるからである。
【００３７】
ここで、絶縁基板２の、その上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域における低誘電体部２’の誘電率は、中心導体７ａおよび配線導体２ａによって伝送される高周波信号の周波数に応じ、配線導体２ａおよび中心導体７ａのインピーダンスに対して、中心導体７ａの下側が配線導体２ａに接続される接合部において導体の表面積が増加することによって接地導体との間での容量性成分が増加するのを低誘電体部２’で抑制して接合部におけるインピーダンスの不整合が発生を抑制することができるように、接合部の仕様に応じて、接合部における容量性成分の増加を抑制できるような値に適宜選択して設定すればよい。
【００３８】
また、絶縁基板２のその上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域に低誘電体部２’を形成するには、例えば絶縁基板２が酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・窒化珪素質焼結体・ムライト質焼結体等の無機絶縁材料等から成るのに対して、低誘電率を考慮したガラスセラミックス焼結体等を用いて両者を一体的に接合することによって、所望の領域に所望の誘電率の低誘電体部２’を形成すればよい。
【００３９】
また、同軸コネクタ７について、絶縁体７ｂより枠体６の内側に突出した部分の中心導体７ｃの長さを中心導体７ｃにより伝送される高周波信号の波長の４分の１未満とするのは、これによって、中心導体７ｃのこの部分で共振の発生を防止することができ、中心導体７ｃにより伝搬される高周波信号のエネルギー放射が起こらないようにすることができるので、反射損失の増大を防止して非常に小さなものとすることができ、高周波伝送特性の劣化を効果的に抑えることが可能となるからである。
【００４０】
これらにより、高周波信号の入出力時における反射損失を非常に小さなものとすることができ、光半導体素子８の作動性が損なわれることはない。
【００４１】
また、同軸コネクタ７は、外部電気回路（図示せず）と光半導体素子８とを電気的に接続する機能を有するとともに、半導体素子収納用パッケージ１の枠体６に形成した貫通孔６ａを塞ぐことによって容器本体の内部を気密封止する機能も有している。
【００４２】
このような同軸コネクタ７が嵌着される枠体６は、載置部９を囲繞するようにして基体４の上面に例えば銀ロウ等のロウ材を介して接合されることによって取着される。
【００４３】
枠体６の一側部には同軸コネクタ７を嵌着するための貫通孔６ａを、対向する側部には光半導体素子８と光ファイバ１３とを光結合するための光伝送路として利用される貫通孔６ｂをそれぞれ形成する。この枠体６は、基体４との接合による熱歪みを小さくして接合強度を強くするため、および半導体素子収納用パッケージ１の外部に対する電磁気的遮蔽を行なうために、基体４の熱膨張係数に近似するＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料で形成するのが良い。そして、枠体６は、例えばＦｅ−Ｎｉ−Ｃｏ合金等のインゴットをプレス加工により枠状に成形することにより作製される。
【００４４】
枠体６の一側部に形成されている貫通孔６ａは、同軸コネクタ７を枠体６に取着するための取着孔である。また、枠体６の対向する他の側部に形成されている貫通孔６ｂは、固定部材１４を枠体６に取着するための取着孔である。これらの貫通孔６ａ，６ｂは、枠体６の側部にドリルによる孔あけ加工を施すこと等により、所定の位置・形状・寸法に形成される。
【００４５】
枠体６の貫通孔６ｂには筒状の固定部材１４が取着され、固定部材１４の内部には透光性部材１０が取着されている。枠体６の貫通孔６ｂに取着される固定部材１４は、光アイソレータ１１および光ファイバ１３が接着された金属ホルダ１２を枠体６に固定する際の接合媒体として機能するとともに、光半導体素子８が励起した光を光ファイバ１３に伝達させる機能を有する。
【００４６】
また、枠体６の表面には、耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５μｍ〜９μｍのＮｉ層と厚さ０．５μｍ〜９μｍのＡｕ層とをメッキ法により順次被着させておくのがよい。これにより、枠体６が酸化腐食するのを有効に防止できるとともに、貫通孔６ａ，６ｂにそれぞれ同軸コネクタ７および固定部材１４をロウ材を介して強固に接合することができる。
【００４７】
本発明の半導体素子収納用パッケージ１における基体４は、光半導体素子８および回路基板が載置される載置用基台３を支持するための支持部材として、および光半導体素子８から発生する熱を載置用基台３を通して受けて外部に放散するための放熱板として機能し、その上面の略中央部に光半導体素子８および回路基板が載置用基台３を介して載置される載置部９を有する。この載置部９には、載置用基台３がＳｎ−Ｐｂ半田等の低融点ロウ材を介して接着固定されることによって載置される。また、光半導体素子８から発生する熱は、この載置用基台３および低融点ロウ材を介して基体４から外部に効率良く放散され、光半導体素子８の作動性を良好なものとする。
【００４８】
この基体４は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成り、そのインゴットに圧延加工や打ち抜き加工等の金属加工を施すことにより所定の形状に製作される。
【００４９】
また、基体４の表面には、耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には、厚さ０．５μｍ〜９μｍのＮｉ層と厚さ０．５μｍ〜９μｍのＡｕ層とをメッキ法により順次被着させておくのがよい。これにより、基体４の酸化腐食を有効に防止できるとともに、基体４の上面に載置用基台３をロウ材を介して強固に接着固定することができる。
【００５０】
また、基体４の上面には、載置部９を囲繞するようにして枠体６が取着されており、枠体６の内側に載置用基台３とこれに載置された光半導体素子８および回路基板とを収容するための空所が形成される。
【００５１】
なお、以上の説明では、基体４と枠体６とをそれぞれ別体で作製したものを接合した場合について述べたが、基体４と枠体６とは、一体的に形成されたもの、例えばメタル・インジェクション・モールド（ＭＩＭ）法等によって作製されたものであっても良い。
【００５２】
また、透光性部材１０は、固定部材１４の内部空間を塞ぎ、基体４と枠体６と蓋体５とから成る容器の気密性を保持するとともに、固定部材１４の内部空間を通して、光半導体素子８からの光あるいは光半導体素子８への光をそのまま固定部材１４に取着接続される光ファイバ１３に伝達し、あるいは光ファイバ１３から伝達させる機能を有する。
【００５３】
この透光性部材１０は、例えば、熱膨張係数が４×１０−６／℃〜１２×１０−６／℃（室温〜４００℃）のサファイア（単結晶アルミナ）や、酸化珪素，酸化鉛を主成分とした鉛系の非晶質ガラスや、ホウ酸，ケイ砂を主成分としたホウケイ酸系の非晶質ガラス等で形成されている。なお、これらの非晶質ガラスは、結晶軸が存在しないことから、透光性部材１０を通過させて光半導体素子８と光ファイバ１３との間で光を授受させる場合に、その光は透光性部材１０で複屈折を起こすことなくそのまま光半導体素子８と光ファイバ１３との間で授受され、光半導体素子８と光ファイバ１３との間での光の授受が高効率となって光信号の伝達効率が高くなる点で好ましいものである。
【００５４】
また、透光性部材１０は、球状，半球状，凸レンズ状，ロッドレンズ状等の形状とすることができ、外部のレーザ光等の光を光ファイバ１３により伝送させて光半導体素子８に入力させたり、または光半導体素子８で出力したレーザ光等の光を光ファイバ１３に入力させるための集光用部材として用いられる。
【００５５】
この透光性部材１０は、その熱膨張係数が枠体６のそれと異なっていても固定部材１４が熱膨張差による応力を吸収し緩和するので、結晶軸がこのような応力のためにある方向に揃うことにより、光の屈折率が変化するようなことは発生し難い。従って、このような透光性部材１０を用いることにより、光半導体素子８と光ファイバ１３との間の光の結合効率を高くすることができる。
【００５６】
また、透光性部材１０の固定部材１４への取着は、例えば、透光性部材１０の外周部に予めメタライズ金属層等の金属層を被着しておき、この金属層と固定部材１４の内周面とを２００℃〜４００℃程度の融点を有するＡｕ−Ｓｎ合金半田等の低融点ロウ材を介してロウ付けすることにより行なわれる。この場合、透光性部材１０の固定部材１４への取着がＡｕ−Ｓｎ合金等のロウ付けにより行なわれることから、取着の信頼性が極めて高くなり、これにより固定部材１４と透光性部材１０との取着部における光半導体素子８を収容する容器の気密封止が完全となり、容器内部に収容する光半導体素子８を長期にわたり正常かつ安定に作動させることができる。
【００５７】
本発明の半導体素子収納用パッケージ１における載置用基台３は、シリコン（Ｓｉ）やＣｕ−Ｗ合金等の熱伝導性の高い金属材料等から成り、光半導体素子８および回路基板を支持する支持部材として機能するとともに、光半導体素子８から基体４へ熱を伝えるための伝熱媒体として機能する。さらに、その高さを適宜設定することにより、透光性部材１０と光半導体素子８との光軸を合致させる機能を有する。
【００５８】
また、枠体６の上面には、例えば、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料やアルミナセラミックス等のセラミックス材料等から成る蓋体５が取着され、これにより基体４と枠体６と蓋体５とから成る容器の内部に光半導体素子８が回路基板とともに気密に封止される。蓋体５の枠体６の上面への取着は、良好な気密性を確保するには、例えば、シームウェルド法，ＹＡＧレーザ溶接法等の溶接法や、Ａｕ−Ｓｎ合金半田等の低融点ロウ材によるロウ付け法等によって接合することにより行なわれる。
【００５９】
次に、図３は、図１に示す半導体素子収納用パッケージにおける同軸コネクタの中心導体と回路基板の配線導体との接合部の周辺部の他の例の要部拡大平面図である。この図３においては本発明の第２および第３の半導体素子収納用パッケージについての例を示している。
【００６０】
図３において、図１および図２と同様の箇所には同じ符号を付してあり、２は回路基板の絶縁基板、２’は低誘電体部、６は枠体、６ａは貫通孔、７は中心導体である。
【００６１】
そして、本発明の第２の半導体素子収納用パッケージは、回路基板が絶縁基板２の上面の配線導体２ａとこの配線導体２ａの両側の同一面接地導体２ｂとから成るコプレーナ線路を有する半導体素子収納用パッケージであって、絶縁基板２は、中心導体７ｃの下側が配線導体２ａに接続される領域が、他の領域における誘電率よりも低い低誘電体部２’とされている。
【００６２】
また、本発明の第３の半導体素子収納用パッケージは、回路基板が絶縁基板２の下面の接地導体（図示せず）と上面の配線導体２ａとこの配線導体２ａの両側の同一面接地導体２ｂとから成るグランド付コプレーナ線路を有する半導体素子収納用パッケージであって、絶縁基板２は、中心導体７ｃの下側が配線導体２ａに接続される領域が、他の領域における誘電率よりも低い低誘電体部２’とされている。
【００６３】
これらの例についても同様に、本発明の半導体素子収納用パッケージ１においては、回路基板の絶縁基板２は、その上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域において、他の領域における誘電率よりも誘電率が低い低誘電体部２’を有しており、また、同軸コネクタ７の中心導体７ｃの絶縁体７ｂより枠体６の内側に突出した部分の長さが中心導体７ｃにより伝送される高周波信号の波長の４分の１未満であることが重要である。
【００６４】
これは、絶縁基板２の上面の配線導体２ａと同軸コネクタ７の中心導体７ｃとの接合部でインピーダンスが減少する主要因が、同軸コネクタ７の中心導体７ｃのインピーダンスとインピーダンスが同一となるように形成されたマイクロストリップ線路を構成する配線導体２ａに中心導体７ｃが接合されることにより、接合部における導体の表面積が増加し、これに伴って接地導体との間での容量性成分が増加することによりインピーダンスが減少するためであるのに対し、本発明の第２の半導体素子収納用パッケージによれば、同軸コネクタの中心導体７ｃとコプレーナ線路を構成する配線導体２ａとは絶縁基板２の低誘電体部２’の上面で接合されるため、接合部における導体の表面積の増加による同一面接地導体２ｂとの間での容量成分の増加を低誘電率部２’によって抑えることができてインピーダンスの減少を抑えることができるため、また、本発明の第３の半導体素子収納用パッケージによれば、同軸コネクタの中心導体７ｃとグランド付コプレーナ線路を構成する配線導体２ａとは絶縁基板２の低誘電体部２’の上面で接合されるため、接合部における導体の表面積の増加による同一面接地導体２ｂおよび接地導体との間での容量成分の増加を低誘電率部２’によって抑えることができてインピーダンスの減少を抑えることができるため、いずれもインピーダンスの変動を効果的に抑制してインピーダンスの不整合の発生を抑制することができるからである。
【００６５】
これら本発明の第２および第３の半導体素子収納用パッケージにおいても、絶縁基板２の、その上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域における低誘電体部２’の誘電率は、中心導体７ａおよび配線導体２ａによって伝送される高周波信号の周波数に応じ、コプレーナ線路またはグランド付コプレーナ線路の配線導体２ａおよび中心導体７ａのインピーダンスに対して、中心導体７ａの下側が配線導体２ａに接続される接合部において導体の表面積が増加することによって同一面接地導体２ｂとの間または同一面接地導体２ｂおよび接地導体との間での容量性成分が増加するのを低誘電体部２’で抑制して接合部におけるインピーダンスの不整合が発生を抑制することができるように、接合部の仕様に応じて、接合部における容量性成分の増加を抑制できるような値に適宜選択して設定すればよい。
【００６６】
また、絶縁基板２のその上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域に低誘電体部２’を形成するには、前述のように、例えば絶縁基板２が酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・窒化珪素質焼結体・ムライト質焼結体等の無機絶縁材料等から成るのに対して、低誘電率を考慮したガラスセラミックス焼結体等を用いて両者を一体的に接合することによって、所望の領域に所望の誘電率の低誘電体部２’を形成すればよい。
【００６７】
また、同軸コネクタ７について、絶縁体７ｂより枠体６の内側に突出した部分の中心導体７ｃの長さを中心導体７ｃにより伝送される高周波信号の波長の４分の１未満とするのは、前述のように、中心導体７ｃのこの部分で共振の発生を防止することができ、中心導体７ｃにより伝搬される高周波信号のエネルギー放射が起こらないようにすることができるので、反射損失の増大を防止して非常に小さなものとすることができ、高周波伝送特性の劣化を効果的に抑えることが可能となるからである。
【００６８】
これらにより、本発明の第２および第３の半導体素子収納用パッケージにおいても、高周波信号の入出力時における反射損失を非常に小さなものとすることができ、光半導体素子８の作動性が損なわれることはない。
【００６９】
かくして本発明の半導体素子収納用パッケージ１によれば、基体４の載置部９に載置用基台３を介して光半導体素子８および回路基板を載置固定するとともに、光半導体素子８の各電極をボンディングワイヤ１５を介して回路基板上の配線導体２ａに電気的に接続して、同軸コネクタ７の中心導体７ｃと電気的に接続し、次に、枠体６の上面に蓋体５を取着し、基体４と枠体６と蓋体５とからなる容器内部に光半導体素子８を回路基板とともに収納し、最後に、枠体６に取着された固定部材１４に光アイソレータ１１と光ファイバ１３を取着した金属ホルダ１２を溶接して取着することにより、最終製品としての光半導体装置となる。
【００７０】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００７１】
【発明の効果】
以上のように、本発明の第１の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてマイクロストリップ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００７２】
また、本発明の第２の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてコプレーナ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う同一面接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００７３】
また、本発明の第３の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてグランド付コプレーナ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う同一面接地導体および接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００７４】
さらに、本発明の半導体素子収納用パッケージによれば、絶縁体より枠体の内側に突出した部分の中心導体の長さを、中心導体により伝送される高周波信号の波長の４分の１未満としたことから、中心導体のこの部分において共振の発生を防止することができるので、反射損失が大きくなるような悪影響を効果的に抑えることが可能となる。
【００７５】
これらにより、本発明の半導体素子収納用パッケージによれば、高周波信号の入出力時における回路基板上の配線導体と同軸コネクタの中心導体との接合部で生じる反射損失を極めて小さなものとすることができるので、搭載される半導体素子の作動性が良好な半導体素子収納用パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージにおける同軸コネクタの中心導体と回路基板の配線導体との接合部の周辺部の一例の要部拡大平面図である。
【図３】図１に示す半導体素子収納用パッケージにおける同軸コネクタの中心導体と回路基板の配線導体との接合部の周辺部の他の例の要部拡大平面図である。
【図４】従来の半導体素子収納用パッケージの例を示す断面図である。
【符号の説明】
１・・・半導体素子収納用パッケージ
２・・・絶縁基板
２’・・・低誘電体部
２ａ・・・配線導体
２ｂ・・・同一面接地導体
３・・・載置用基台
４・・・基体
５・・・蓋体
６・・・枠体
６ａ・・・同軸コネクタ装着用の貫通孔
６ｂ・・・光伝送路用の貫通孔
７・・・同軸コネクタ
７ａ・・・外周導体
７ｂ・・・絶縁体
７ｃ・・・中心導体
８・・・光半導体素子（半導体素子）
９・・・載置部
１０・・・透光性部材
１１・・・光アイソレータ
１２・・・金属ホルダ
１３・・・光ファイバ
１４・・・固定部材
１５・・・ボンディングワイヤ
【発明の属する技術分野】
本発明は、光通信やマイクロ波通信，ミリ波通信等で使用される、高い周波数で作動する各種の半導体素子をこの半導体素子に電気的に接続される回路基板とともに収容し、この回路基板に接続される同軸コネクタを具備する半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
光通信やマイクロ波通信，ミリ波通信等で使用される、高い周波数で作動する各種の半導体素子をこの半導体素子に電気的に接続される回路基板とともに収容する半導体素子収納用パッケージのうち、光通信分野に用いられる従来の半導体素子収納用パッケージの例を図４に断面図で示す。
【０００３】
同図に示すように、従来の半導体素子収納用パッケージ１０１は、上面にＬＤ（レーザダイオード），ＰＤ（フォトダイオード）等の半導体素子１０８が載置用基台１０３を介して載置される載置部１０９を設けた基体１０４を有する。
【０００４】
この基体１０４は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成る。
【０００５】
また、載置部１０９を囲繞するようにして、基体１０４の上面に銀ロウ材等のロウ材を介して枠体１０６が取着されている。枠体１０６の一側部には、半導体素子１０８と光結合するための光伝送路として利用される貫通孔１０６ｂが形成されている。この枠体１０６は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属材料から成る。
【０００６】
この枠体１０６の外側面の貫通孔１０６ｂの周辺部には、枠体１０６の熱膨張係数に近似するＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成り、戻り光防止用の光アイソレータ１１１と光ファイバ１１３とが樹脂接着剤で接着された金属ホルダ１１２が固定される筒状の固定部材１１４が、銀ロウ材等のロウ材で接合される。筒状の固定部材１１４には、その内部に非結晶ガラス等から成り、集光レンズとして機能するとともに半導体素子収納用パッケージ１０１内部を寒ぐ機能を有する透光性部材１１０が固定されている。なお、この固定部材１１４と金属ホルダ１１２とは、各々の端面同士がＹＡＧレーザ溶接等により固定されている。
【０００７】
一方、固定部材１１４と透光性部材１１０とは、固定部材１１４の内周面に形成されたメッキ層と透光性部材１１０の外周面の一部に形成されたメッキ層とを、Ａｕ−Ｓｎ合金半田等の低融点ロウ材でロウ付けすることにより固定される。
【０００８】
また、同軸コネクタ１０７は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属材料から成り、枠体１０６の側部に形成された貫通孔１０６ａの内周面にＡｕ−Ｓｎ合金半田等の低融点ロウ材によりロウ付けされる、外周導体である筒状のホルダ１０７ａと、このホルダ１０７ａの内部に充填されたホウケイ酸ガラス等の誘電体から成る絶縁体であるガラス１０７ｂと、このガラス１０７ｂの中心軸部分に装着され半導体素子収納用パッケージ１０１の内外を導通させる、中心導体１０７ｃとから成る。そして、同軸コネクタ１０７は、外部電気回路と半導体素子１０８とを回路基板１０２の配線導体１０２ａおよびボンディングワイヤ１１５を介して電気的に接続する機能を有するとともに、半導体素子収納用パッケージ１０１内部を塞ぐ機能を有する。
【０００９】
また、同軸コネクタ１０７は、高周波信号が伝送される中心導体１０７ｃと、その外周部、即ち金属材料から成る外周導体１０７ａおよび貫通孔１０６ａの内周面とが、高周波信号伝送時のインピーダンスの整合が可能な同軸構造を構成している。
【００１０】
なお、同軸コネクタ１０７と半導体素子１０８との電気的接続は、中心導体１０７ｃの貫通孔１０６ａ内部のインピーダンスとインピーダンスが同一となるように回路基板１０２上に形成されたマイクロストリップ線路である配線導体１０２ａと同軸コネクタ１０７の中心導体１０７ｃの先端部とを、錫−鉛半田等の低融点ロウ材を介して接合するとともに、配線導体１０２ａと半導体素子１０８とをボンディングワイヤ１１５で接続することにより行なわれる。
【００１１】
このような半導体素子収納用パッケージ１０１は、半導体素子１０８や回路基板１０２を搭載した載置用基台１０３を樹脂接着剤，ロウ材等の接着剤を介して載置部１０９上に載置固定した後、中心導体１０７ｃの一端を回路基板１０２上面の配線導体１０２ａに低融点ロウ材で接合する。次いで、半導体素子１０８と配線導体１０２ａとをボンディングワイヤ１１５で電気的に接続する。その後、光アイソレータ１１１および光ファイバ１１３が固定されている金属ホルダ１１２を固定部材１１４に溶接する。そして、枠体１０６の上面に蓋体１０５をシーム溶接やロウ付け等により接合することにより、製品としての光半導体装置となる。
【００１２】
また、この光半導体装置は、例えば外部から同軸コネクタ１０７を介して供給される高周波信号により半導体素子１０８を光励起させ、励起したレーザ光等の光を透光性部材１１０を通して光ファイバ１１３に授受させ光ファイバ１１３内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野に多く用いられている。
【００１３】
【特許文献１】
特開２００２−１４１５９４号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子収納用パッケージ１０１においては、同軸コネクタ１０７の中心導体１０７ｃのインピーダンスとインピーダンスが同一となるように形成された回路基板１０２上の配線導体１０２ａに同軸コネクタ１０７の中心導体１０７ｃが接合されることにより、配線導体１０２ａに中心導体１０７ｃが接合された部位において中心導体１０７ｃの表面積が配線導体１０２ａの表面積に加わった分が導体の表面積となり、その分容量性成分が増加することにより、接合部においてインピーダンスが減少するためインピーダンスの不整合が生じることとなって、その結果、高周波信号の入出力時における反射損失が大きくなり、半導体素子１０８の作動性が損なわれるという問題点を有していた。
【００１５】
また、絶縁体１０７ｂより突出した中心導体１０７ｃの長さが特に考慮されていなかったため、絶縁体１０７ｂより突出した部分の中心導体１０７ｃにおいて高周波信号の共振が発生してしまう場合があり、その共振により反射損失が大きくなって半導体素子１０８の作動性が損なわれる場合があるという問題点も有していた。
【００１６】
本発明は上記問題点に鑑み案出されたもので、その目的は、高周波信号の入出力時における回路基板上の配線導体と同軸コネクタの中心導体との接合部で生じる反射損失を非常に小さなものに抑制することができ、それにより半導体素子の作動性を良好なものとできる半導体素子収納用パッケージを提供することにある。
【００１７】
【課題を解決するための手段】
本発明の第１の半導体素子収納用パッケージは、上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、この基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台およびこの載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の下面の接地導体と上面の前記配線導体とから成るマイクロストリップ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とするものである。
【００１８】
また、本発明の第２の半導体素子収納用パッケージは、上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、この基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台およびこの載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の上面の配線導体とこの配線導体の両側の同一面接地導体とから成るコプレーナ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とするものである。
【００１９】
また、本発明の第３の半導体素子収納用パッケージは、上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、この基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台およびこの載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の下面の接地導体と上面の配線導体とこの配線導体の両側の同一面接地導体とから成るグランド付コプレーナ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とするものである。
【００２０】
本発明の第１の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてマイクロストリップ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００２１】
また、本発明の第２の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてコプレーナ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う同一面接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００２２】
また、本発明の第３の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてグランド付コプレーナ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う同一面接地導体および接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００２３】
さらに、本発明の半導体素子収納用パッケージによれば、絶縁体より枠体の内側に突出した部分の中心導体の長さを、中心導体により伝送される高周波信号の波長の４分の１未満としたことから、中心導体のこの部分において共振の発生を防止することができるので、反射損失が大きくなるような悪影響を効果的に抑えることが可能となる。
【００２４】
これらにより、本発明の半導体素子収納用パッケージによれば、高周波信号の入出力時における反射損失を極めて小さなものとすることができ、搭載される半導体素子の作動性が良好なものとすることができる。
【００２５】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。
【００２６】
図１は、本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図であり、図２は、図１に示す半導体素子収納用パッケージにおける同軸コネクタの中心導体と回路基板の配線導体との接合部の周辺部の一例の要部拡大平面図である。この図１においては本発明の半導体素子収納用パッケージを光半導体素子収納用パッケージに適用した例を示しており、図２においては本発明の第１の半導体素子収納用パッケージについての例を示している。
【００２７】
これらの図において、１は、容器本体の底面を構成する基体４と、容器本体の側壁を構成する枠体６と、高周波信号の入出力端子である同軸コネクタ７と、透光性部材１０や金属ホルダ１２を設置固定するとともに光ファイバ１３を取着する筒状の光ファイバの固定部材１４とから成る半導体素子収納用パッケージである。
【００２８】
これら基体４，枠体６，同軸コネクタ７，固定部材１４，透光性部材１０および蓋体５で、内部に半導体素子としての光半導体素子８を収容する容器が基本的に構成される。
【００２９】
また、固定部材１４の外側端面には、光アイソレータ１１と光ファイバ１３とが樹脂接着剤等で接着された金属ホルダ１２が、ＹＡＧレーザ溶接等により固定される。
【００３０】
半導体素子収納用パッケージ１において、同軸コネクタ７は、筒状の外周導体７ａと、外周導体７ａの内部に充填されたホウケイ酸ガラス等から成る絶縁体７ｂと、絶縁体７ｂの中心部分に装着されて外周導体７ａの中心軸に設置された、半導体素子収納用パッケージ１の内外を導通する中心導体７ｃとで構成される。
【００３１】
この同軸コネクタ７は、外周導体７ａと中心導体７ｃとの間に絶縁体７ｂを充填して介在させた構造であり、その外周部、即ち金属材料から成る外周導体７ａおよび貫通孔６ａの内周面と中心導体７ｃとが、高周波信号の伝送時のインピーダンス整合が可能な同軸構造を構成している。
【００３２】
さらに、中心導体７ｃは、絶縁体７ｂから枠体６の内側に向けて突出しており、その先端部が、載置用基台３上に載置された、上面に高周波信号の伝送路としてのマイクロストリップ線路を構成する配線導体２ａがメタライズ金属層等により形成された、アルミナセラミックス等のセラミックス基板（絶縁基板）２から成る、インピーダンス整合用等の回路基板に至っている。
【００３３】
回路基板の絶縁基板２の下面には接地導体（図示せず）が形成されており、それに対向するように上面に形成された配線導体２ａは、同軸コネクタ７の中心導体７ｃのインピーダンスと同一となるように形成されたマイクロストリップ線路であり、その一端側は、光半導体素子８とボンディングワイヤ１５を介して電気的に接続される。また、他端側は、同軸コネクタ７の中心導体７ｃの先端部と接合されており、これにより中心導体７ｃと光半導体素子８とを電気的に接続する機能を有する。
【００３４】
この配線導体２ａは、メタライズ金属層から成る場合であれば、モリブデン（Ｍｏ），マンガン（Ｍｎ），タングステン（Ｗ）等の金属粉末に有機溶剤，溶媒を添加混合して得た金属ペーストを、回路基板の絶縁基板２となるセラミックグリーンシートに予めスクリーン印刷法等により所定パターンに印刷塗布し、焼成することにより形成される。
【００３５】
本発明の半導体素子収納用パッケージ１においては、回路基板の絶縁基板２は、その上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域において、他の領域における誘電率よりも誘電率が低い低誘電体部２’を有しており、また、同軸コネクタ７の中心導体７ｃの絶縁体７ｂより枠体６の内側に突出した部分の長さが中心導体７ｃにより伝送される高周波信号の波長の４分の１未満であることが重要である。
【００３６】
これは、絶縁基板２の上面の配線導体２ａと同軸コネクタ７の中心導体７ｃとの接合部でインピーダンスが減少する主要因が、同軸コネクタ７の中心導体７ｃのインピーダンスとインピーダンスが同一となるように形成されたマイクロストリップ線路を構成する配線導体２ａに中心導体７ｃが接合されることにより、接合部における導体の表面積が増加し、これに伴って接地導体との間での容量性成分が増加することによりインピーダンスが減少するためであるのに対し、本発明の第１の半導体素子収納用パッケージによれば、同軸コネクタの中心導体７ｃとマイクロストリップ線路を構成する配線導体２ａとは絶縁基板２の低誘電体部２’の上面で接合されるため、接合部における導体の表面積の増加による接地導体との間での容量成分の増加を低誘電率部２’によって抑えることができてインピーダンスの減少を抑えることができるため、インピーダンスの変動を効果的に抑制してインピーダンスの不整合の発生を抑制することができるからである。
【００３７】
ここで、絶縁基板２の、その上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域における低誘電体部２’の誘電率は、中心導体７ａおよび配線導体２ａによって伝送される高周波信号の周波数に応じ、配線導体２ａおよび中心導体７ａのインピーダンスに対して、中心導体７ａの下側が配線導体２ａに接続される接合部において導体の表面積が増加することによって接地導体との間での容量性成分が増加するのを低誘電体部２’で抑制して接合部におけるインピーダンスの不整合が発生を抑制することができるように、接合部の仕様に応じて、接合部における容量性成分の増加を抑制できるような値に適宜選択して設定すればよい。
【００３８】
また、絶縁基板２のその上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域に低誘電体部２’を形成するには、例えば絶縁基板２が酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・窒化珪素質焼結体・ムライト質焼結体等の無機絶縁材料等から成るのに対して、低誘電率を考慮したガラスセラミックス焼結体等を用いて両者を一体的に接合することによって、所望の領域に所望の誘電率の低誘電体部２’を形成すればよい。
【００３９】
また、同軸コネクタ７について、絶縁体７ｂより枠体６の内側に突出した部分の中心導体７ｃの長さを中心導体７ｃにより伝送される高周波信号の波長の４分の１未満とするのは、これによって、中心導体７ｃのこの部分で共振の発生を防止することができ、中心導体７ｃにより伝搬される高周波信号のエネルギー放射が起こらないようにすることができるので、反射損失の増大を防止して非常に小さなものとすることができ、高周波伝送特性の劣化を効果的に抑えることが可能となるからである。
【００４０】
これらにより、高周波信号の入出力時における反射損失を非常に小さなものとすることができ、光半導体素子８の作動性が損なわれることはない。
【００４１】
また、同軸コネクタ７は、外部電気回路（図示せず）と光半導体素子８とを電気的に接続する機能を有するとともに、半導体素子収納用パッケージ１の枠体６に形成した貫通孔６ａを塞ぐことによって容器本体の内部を気密封止する機能も有している。
【００４２】
このような同軸コネクタ７が嵌着される枠体６は、載置部９を囲繞するようにして基体４の上面に例えば銀ロウ等のロウ材を介して接合されることによって取着される。
【００４３】
枠体６の一側部には同軸コネクタ７を嵌着するための貫通孔６ａを、対向する側部には光半導体素子８と光ファイバ１３とを光結合するための光伝送路として利用される貫通孔６ｂをそれぞれ形成する。この枠体６は、基体４との接合による熱歪みを小さくして接合強度を強くするため、および半導体素子収納用パッケージ１の外部に対する電磁気的遮蔽を行なうために、基体４の熱膨張係数に近似するＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料で形成するのが良い。そして、枠体６は、例えばＦｅ−Ｎｉ−Ｃｏ合金等のインゴットをプレス加工により枠状に成形することにより作製される。
【００４４】
枠体６の一側部に形成されている貫通孔６ａは、同軸コネクタ７を枠体６に取着するための取着孔である。また、枠体６の対向する他の側部に形成されている貫通孔６ｂは、固定部材１４を枠体６に取着するための取着孔である。これらの貫通孔６ａ，６ｂは、枠体６の側部にドリルによる孔あけ加工を施すこと等により、所定の位置・形状・寸法に形成される。
【００４５】
枠体６の貫通孔６ｂには筒状の固定部材１４が取着され、固定部材１４の内部には透光性部材１０が取着されている。枠体６の貫通孔６ｂに取着される固定部材１４は、光アイソレータ１１および光ファイバ１３が接着された金属ホルダ１２を枠体６に固定する際の接合媒体として機能するとともに、光半導体素子８が励起した光を光ファイバ１３に伝達させる機能を有する。
【００４６】
また、枠体６の表面には、耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５μｍ〜９μｍのＮｉ層と厚さ０．５μｍ〜９μｍのＡｕ層とをメッキ法により順次被着させておくのがよい。これにより、枠体６が酸化腐食するのを有効に防止できるとともに、貫通孔６ａ，６ｂにそれぞれ同軸コネクタ７および固定部材１４をロウ材を介して強固に接合することができる。
【００４７】
本発明の半導体素子収納用パッケージ１における基体４は、光半導体素子８および回路基板が載置される載置用基台３を支持するための支持部材として、および光半導体素子８から発生する熱を載置用基台３を通して受けて外部に放散するための放熱板として機能し、その上面の略中央部に光半導体素子８および回路基板が載置用基台３を介して載置される載置部９を有する。この載置部９には、載置用基台３がＳｎ−Ｐｂ半田等の低融点ロウ材を介して接着固定されることによって載置される。また、光半導体素子８から発生する熱は、この載置用基台３および低融点ロウ材を介して基体４から外部に効率良く放散され、光半導体素子８の作動性を良好なものとする。
【００４８】
この基体４は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成り、そのインゴットに圧延加工や打ち抜き加工等の金属加工を施すことにより所定の形状に製作される。
【００４９】
また、基体４の表面には、耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には、厚さ０．５μｍ〜９μｍのＮｉ層と厚さ０．５μｍ〜９μｍのＡｕ層とをメッキ法により順次被着させておくのがよい。これにより、基体４の酸化腐食を有効に防止できるとともに、基体４の上面に載置用基台３をロウ材を介して強固に接着固定することができる。
【００５０】
また、基体４の上面には、載置部９を囲繞するようにして枠体６が取着されており、枠体６の内側に載置用基台３とこれに載置された光半導体素子８および回路基板とを収容するための空所が形成される。
【００５１】
なお、以上の説明では、基体４と枠体６とをそれぞれ別体で作製したものを接合した場合について述べたが、基体４と枠体６とは、一体的に形成されたもの、例えばメタル・インジェクション・モールド（ＭＩＭ）法等によって作製されたものであっても良い。
【００５２】
また、透光性部材１０は、固定部材１４の内部空間を塞ぎ、基体４と枠体６と蓋体５とから成る容器の気密性を保持するとともに、固定部材１４の内部空間を通して、光半導体素子８からの光あるいは光半導体素子８への光をそのまま固定部材１４に取着接続される光ファイバ１３に伝達し、あるいは光ファイバ１３から伝達させる機能を有する。
【００５３】
この透光性部材１０は、例えば、熱膨張係数が４×１０−６／℃〜１２×１０−６／℃（室温〜４００℃）のサファイア（単結晶アルミナ）や、酸化珪素，酸化鉛を主成分とした鉛系の非晶質ガラスや、ホウ酸，ケイ砂を主成分としたホウケイ酸系の非晶質ガラス等で形成されている。なお、これらの非晶質ガラスは、結晶軸が存在しないことから、透光性部材１０を通過させて光半導体素子８と光ファイバ１３との間で光を授受させる場合に、その光は透光性部材１０で複屈折を起こすことなくそのまま光半導体素子８と光ファイバ１３との間で授受され、光半導体素子８と光ファイバ１３との間での光の授受が高効率となって光信号の伝達効率が高くなる点で好ましいものである。
【００５４】
また、透光性部材１０は、球状，半球状，凸レンズ状，ロッドレンズ状等の形状とすることができ、外部のレーザ光等の光を光ファイバ１３により伝送させて光半導体素子８に入力させたり、または光半導体素子８で出力したレーザ光等の光を光ファイバ１３に入力させるための集光用部材として用いられる。
【００５５】
この透光性部材１０は、その熱膨張係数が枠体６のそれと異なっていても固定部材１４が熱膨張差による応力を吸収し緩和するので、結晶軸がこのような応力のためにある方向に揃うことにより、光の屈折率が変化するようなことは発生し難い。従って、このような透光性部材１０を用いることにより、光半導体素子８と光ファイバ１３との間の光の結合効率を高くすることができる。
【００５６】
また、透光性部材１０の固定部材１４への取着は、例えば、透光性部材１０の外周部に予めメタライズ金属層等の金属層を被着しておき、この金属層と固定部材１４の内周面とを２００℃〜４００℃程度の融点を有するＡｕ−Ｓｎ合金半田等の低融点ロウ材を介してロウ付けすることにより行なわれる。この場合、透光性部材１０の固定部材１４への取着がＡｕ−Ｓｎ合金等のロウ付けにより行なわれることから、取着の信頼性が極めて高くなり、これにより固定部材１４と透光性部材１０との取着部における光半導体素子８を収容する容器の気密封止が完全となり、容器内部に収容する光半導体素子８を長期にわたり正常かつ安定に作動させることができる。
【００５７】
本発明の半導体素子収納用パッケージ１における載置用基台３は、シリコン（Ｓｉ）やＣｕ−Ｗ合金等の熱伝導性の高い金属材料等から成り、光半導体素子８および回路基板を支持する支持部材として機能するとともに、光半導体素子８から基体４へ熱を伝えるための伝熱媒体として機能する。さらに、その高さを適宜設定することにより、透光性部材１０と光半導体素子８との光軸を合致させる機能を有する。
【００５８】
また、枠体６の上面には、例えば、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料やアルミナセラミックス等のセラミックス材料等から成る蓋体５が取着され、これにより基体４と枠体６と蓋体５とから成る容器の内部に光半導体素子８が回路基板とともに気密に封止される。蓋体５の枠体６の上面への取着は、良好な気密性を確保するには、例えば、シームウェルド法，ＹＡＧレーザ溶接法等の溶接法や、Ａｕ−Ｓｎ合金半田等の低融点ロウ材によるロウ付け法等によって接合することにより行なわれる。
【００５９】
次に、図３は、図１に示す半導体素子収納用パッケージにおける同軸コネクタの中心導体と回路基板の配線導体との接合部の周辺部の他の例の要部拡大平面図である。この図３においては本発明の第２および第３の半導体素子収納用パッケージについての例を示している。
【００６０】
図３において、図１および図２と同様の箇所には同じ符号を付してあり、２は回路基板の絶縁基板、２’は低誘電体部、６は枠体、６ａは貫通孔、７は中心導体である。
【００６１】
そして、本発明の第２の半導体素子収納用パッケージは、回路基板が絶縁基板２の上面の配線導体２ａとこの配線導体２ａの両側の同一面接地導体２ｂとから成るコプレーナ線路を有する半導体素子収納用パッケージであって、絶縁基板２は、中心導体７ｃの下側が配線導体２ａに接続される領域が、他の領域における誘電率よりも低い低誘電体部２’とされている。
【００６２】
また、本発明の第３の半導体素子収納用パッケージは、回路基板が絶縁基板２の下面の接地導体（図示せず）と上面の配線導体２ａとこの配線導体２ａの両側の同一面接地導体２ｂとから成るグランド付コプレーナ線路を有する半導体素子収納用パッケージであって、絶縁基板２は、中心導体７ｃの下側が配線導体２ａに接続される領域が、他の領域における誘電率よりも低い低誘電体部２’とされている。
【００６３】
これらの例についても同様に、本発明の半導体素子収納用パッケージ１においては、回路基板の絶縁基板２は、その上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域において、他の領域における誘電率よりも誘電率が低い低誘電体部２’を有しており、また、同軸コネクタ７の中心導体７ｃの絶縁体７ｂより枠体６の内側に突出した部分の長さが中心導体７ｃにより伝送される高周波信号の波長の４分の１未満であることが重要である。
【００６４】
これは、絶縁基板２の上面の配線導体２ａと同軸コネクタ７の中心導体７ｃとの接合部でインピーダンスが減少する主要因が、同軸コネクタ７の中心導体７ｃのインピーダンスとインピーダンスが同一となるように形成されたマイクロストリップ線路を構成する配線導体２ａに中心導体７ｃが接合されることにより、接合部における導体の表面積が増加し、これに伴って接地導体との間での容量性成分が増加することによりインピーダンスが減少するためであるのに対し、本発明の第２の半導体素子収納用パッケージによれば、同軸コネクタの中心導体７ｃとコプレーナ線路を構成する配線導体２ａとは絶縁基板２の低誘電体部２’の上面で接合されるため、接合部における導体の表面積の増加による同一面接地導体２ｂとの間での容量成分の増加を低誘電率部２’によって抑えることができてインピーダンスの減少を抑えることができるため、また、本発明の第３の半導体素子収納用パッケージによれば、同軸コネクタの中心導体７ｃとグランド付コプレーナ線路を構成する配線導体２ａとは絶縁基板２の低誘電体部２’の上面で接合されるため、接合部における導体の表面積の増加による同一面接地導体２ｂおよび接地導体との間での容量成分の増加を低誘電率部２’によって抑えることができてインピーダンスの減少を抑えることができるため、いずれもインピーダンスの変動を効果的に抑制してインピーダンスの不整合の発生を抑制することができるからである。
【００６５】
これら本発明の第２および第３の半導体素子収納用パッケージにおいても、絶縁基板２の、その上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域における低誘電体部２’の誘電率は、中心導体７ａおよび配線導体２ａによって伝送される高周波信号の周波数に応じ、コプレーナ線路またはグランド付コプレーナ線路の配線導体２ａおよび中心導体７ａのインピーダンスに対して、中心導体７ａの下側が配線導体２ａに接続される接合部において導体の表面積が増加することによって同一面接地導体２ｂとの間または同一面接地導体２ｂおよび接地導体との間での容量性成分が増加するのを低誘電体部２’で抑制して接合部におけるインピーダンスの不整合が発生を抑制することができるように、接合部の仕様に応じて、接合部における容量性成分の増加を抑制できるような値に適宜選択して設定すればよい。
【００６６】
また、絶縁基板２のその上面で配線導体２ａに同軸コネクタ７の中心導体７ｃの下側が接続される領域に低誘電体部２’を形成するには、前述のように、例えば絶縁基板２が酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・窒化珪素質焼結体・ムライト質焼結体等の無機絶縁材料等から成るのに対して、低誘電率を考慮したガラスセラミックス焼結体等を用いて両者を一体的に接合することによって、所望の領域に所望の誘電率の低誘電体部２’を形成すればよい。
【００６７】
また、同軸コネクタ７について、絶縁体７ｂより枠体６の内側に突出した部分の中心導体７ｃの長さを中心導体７ｃにより伝送される高周波信号の波長の４分の１未満とするのは、前述のように、中心導体７ｃのこの部分で共振の発生を防止することができ、中心導体７ｃにより伝搬される高周波信号のエネルギー放射が起こらないようにすることができるので、反射損失の増大を防止して非常に小さなものとすることができ、高周波伝送特性の劣化を効果的に抑えることが可能となるからである。
【００６８】
これらにより、本発明の第２および第３の半導体素子収納用パッケージにおいても、高周波信号の入出力時における反射損失を非常に小さなものとすることができ、光半導体素子８の作動性が損なわれることはない。
【００６９】
かくして本発明の半導体素子収納用パッケージ１によれば、基体４の載置部９に載置用基台３を介して光半導体素子８および回路基板を載置固定するとともに、光半導体素子８の各電極をボンディングワイヤ１５を介して回路基板上の配線導体２ａに電気的に接続して、同軸コネクタ７の中心導体７ｃと電気的に接続し、次に、枠体６の上面に蓋体５を取着し、基体４と枠体６と蓋体５とからなる容器内部に光半導体素子８を回路基板とともに収納し、最後に、枠体６に取着された固定部材１４に光アイソレータ１１と光ファイバ１３を取着した金属ホルダ１２を溶接して取着することにより、最終製品としての光半導体装置となる。
【００７０】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００７１】
【発明の効果】
以上のように、本発明の第１の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてマイクロストリップ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００７２】
また、本発明の第２の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてコプレーナ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う同一面接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００７３】
また、本発明の第３の半導体素子収納用パッケージによれば、同軸コネクタの中心導体は回路基板の絶縁基板の誘電率が低くなっている低誘電率部においてグランド付コプレーナ線路の配線導体に接合されていることから、両者の接合部における導体の表面積の増加に伴う同一面接地導体および接地導体との間での容量性成分の増加を低誘電率部によって減少させることができてインピーダンスの減少を抑えることができるため、回路基板上の配線導体と同軸コネクタの中心導体との接合部でのインピーダンスの変動を効果的に抑制することができ、インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００７４】
さらに、本発明の半導体素子収納用パッケージによれば、絶縁体より枠体の内側に突出した部分の中心導体の長さを、中心導体により伝送される高周波信号の波長の４分の１未満としたことから、中心導体のこの部分において共振の発生を防止することができるので、反射損失が大きくなるような悪影響を効果的に抑えることが可能となる。
【００７５】
これらにより、本発明の半導体素子収納用パッケージによれば、高周波信号の入出力時における回路基板上の配線導体と同軸コネクタの中心導体との接合部で生じる反射損失を極めて小さなものとすることができるので、搭載される半導体素子の作動性が良好な半導体素子収納用パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージにおける同軸コネクタの中心導体と回路基板の配線導体との接合部の周辺部の一例の要部拡大平面図である。
【図３】図１に示す半導体素子収納用パッケージにおける同軸コネクタの中心導体と回路基板の配線導体との接合部の周辺部の他の例の要部拡大平面図である。
【図４】従来の半導体素子収納用パッケージの例を示す断面図である。
【符号の説明】
１・・・半導体素子収納用パッケージ
２・・・絶縁基板
２’・・・低誘電体部
２ａ・・・配線導体
２ｂ・・・同一面接地導体
３・・・載置用基台
４・・・基体
５・・・蓋体
６・・・枠体
６ａ・・・同軸コネクタ装着用の貫通孔
６ｂ・・・光伝送路用の貫通孔
７・・・同軸コネクタ
７ａ・・・外周導体
７ｂ・・・絶縁体
７ｃ・・・中心導体
８・・・光半導体素子（半導体素子）
９・・・載置部
１０・・・透光性部材
１１・・・光アイソレータ
１２・・・金属ホルダ
１３・・・光ファイバ
１４・・・固定部材
１５・・・ボンディングワイヤ
Claims (3)
- 上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、該基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台および該載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の下面の接地導体と上面の前記配線導体とから成るマイクロストリップ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とする半導体素子収納用パッケージ。
- 上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、該基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台および該載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の上面の前記配線導体と該配線導体の両側の同一面接地導体とから成るコプレーナ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とする半導体素子収納用パッケージ。
- 上面に半導体素子および回路基板が載置用基台を介して載置される載置部を有する基体と、該基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔が形成された枠体と、前記載置部に載置された前記載置用基台および該載置用基台に載置された前記回路基板と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記貫通孔に嵌着されて、前記絶縁体より突出した前記中心導体の下側が前記回路基板の上面の配線導体に接続される同軸コネクタとを具備して成り、前記回路基板が絶縁基板の下面の接地導体と上面の前記配線導体と該配線導体の両側の同一面接地導体とから成るグランド付コプレーナ線路を有する半導体素子収納用パッケージであって、前記絶縁基板は、前記中心導体の下側が前記配線導体に接続される領域における誘電率が他の領域における誘電率よりも低く、かつ前記中心導体の前記絶縁体より前記枠体の内側に突出した部分の長さが前記中心導体により伝送される高周波信号の波長の４分の１未満であることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002303542A JP2004140188A (ja) | 2002-10-17 | 2002-10-17 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002303542A JP2004140188A (ja) | 2002-10-17 | 2002-10-17 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004140188A true JP2004140188A (ja) | 2004-05-13 |
Family
ID=32451286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002303542A Pending JP2004140188A (ja) | 2002-10-17 | 2002-10-17 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004140188A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010080562A (ja) * | 2008-09-25 | 2010-04-08 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用パッケージ |
| JP2010171356A (ja) * | 2008-02-26 | 2010-08-05 | Kyocera Corp | 半導体素子収納用パッケージおよび光半導体装置 |
-
2002
- 2002-10-17 JP JP2002303542A patent/JP2004140188A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010171356A (ja) * | 2008-02-26 | 2010-08-05 | Kyocera Corp | 半導体素子収納用パッケージおよび光半導体装置 |
| JP2010080562A (ja) * | 2008-09-25 | 2010-04-08 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4605957B2 (ja) | 半導体素子収納用パッケージ | |
| JP3314163B2 (ja) | 半導体素子収納用パッケージ | |
| JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP2004140188A (ja) | 半導体素子収納用パッケージ | |
| JP3457916B2 (ja) | 光半導体素子収納用パッケージ | |
| JP4045110B2 (ja) | 半導体素子収納用パッケージ | |
| JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2002232058A (ja) | 光半導体素子収納用パッケージ | |
| JP2004200242A (ja) | 半導体素子収納用パッケージ | |
| JP3967905B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4658313B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004152826A (ja) | 半導体素子収納用パッケージ | |
| JP2004165507A (ja) | 半導体素子収納用パッケージ | |
| JP3457921B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3720694B2 (ja) | 半導体素子収納用パッケージ | |
| JP4514647B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3993774B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2002141596A (ja) | 光半導体素子収納用パッケージ | |
| JP2004259609A (ja) | 半導体素子収納用パッケージ | |
| JP2002368322A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP2001217331A (ja) | 半導体素子収納用パッケージ | |
| JP2002141594A (ja) | 半導体素子収納用パッケージ | |
| JP3393837B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002319643A (ja) | 半導体素子収納用パッケージ | |
| JP2003069126A (ja) | 半導体素子収納用パッケージ |