JP4172783B2 - 入出力端子および半導体素子収納用パッケージならびに半導体装置 - Google Patents

入出力端子および半導体素子収納用パッケージならびに半導体装置 Download PDF

Info

Publication number
JP4172783B2
JP4172783B2 JP2003336279A JP2003336279A JP4172783B2 JP 4172783 B2 JP4172783 B2 JP 4172783B2 JP 2003336279 A JP2003336279 A JP 2003336279A JP 2003336279 A JP2003336279 A JP 2003336279A JP 4172783 B2 JP4172783 B2 JP 4172783B2
Authority
JP
Japan
Prior art keywords
line
semiconductor element
differential
conductor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003336279A
Other languages
English (en)
Other versions
JP2005108891A (ja
Inventor
義信 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003336279A priority Critical patent/JP4172783B2/ja
Publication of JP2005108891A publication Critical patent/JP2005108891A/ja
Application granted granted Critical
Publication of JP4172783B2 publication Critical patent/JP4172783B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、1GHz程度以上の高周波帯域で作動するLD(半導体レーザ)、PD(フォトダイオード)等の光半導体素子およびIC,LSI等の半導体素子を収納するための、光ファイバを用いて光信号の入出力を行なう光通信分野,ミリ波通信分野等で用いられる半導体素子収納用パッケージに組み込まれる入出力端子、およびそれを用いた半導体素子収納用パッケージならびに半導体装置に関する。
従来の半導体素子収納用パッケージおよび半導体装置の例として、光通信分野等の高い周波数で作動するLD,PD等の光半導体素子を収容するための光半導体素子収納用パッケージ(以下、単にパッケージともいう)および光半導体装置を図3に示す。同図に示すように、パッケージは一般に、上面に光半導体素子17が載置固定される載置部11aを有する鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)等の金属材料から成る基体11と、載置部11aを囲む様にして基体11の上面に銀ロウ等のロウ材を介して接合され、側部にパッケージの内外を導通するための入出力端子13設置用の貫通孔12aおよび光透過用の貫通孔12bを有するFe−Ni−Co合金やFe−Ni合金等の金属材料から成る枠体12とを有する。
また、貫通孔12aに配置される入出力端子13は、パッケージの交換のための外部ソケットの着脱が可能なレセクタブル構造を有しており、この入出力端子13は、金(Au)−錫(Sn)合金半田等の低融点のロウ材により貫通孔12aに嵌着されロウ付けされたFe−Ni−Co合金等の金属材料から成るホルダ13aと、このホルダ13aの一端に形成された貫通孔に充填された低融点ガラス13bと、低融点ガラス13bの中心部分に装着されたパッケージの内外を導通させる1本の金属端子13cとから成る。この低融点ガラス13bは、金属端子13cを電気的に絶縁するため、金属端子13cをホルダ13aに接合するため、およびパッケージ内外の気密性を保持するためのものである。また、金属端子13cはFe−Ni−Co合金等から成り、光半導体素子17と外部電気回路との接続を行なうためのものである。
また、枠体12の他の側部に形成された貫通孔12bに、Fe−Ni−Co合金、Fe−Ni合金等から成り内部に光信号を伝送させる空間を有する筒状の固定部材14が銀ロウ等のロウ材で接合される。そして、この固定部材14の内部に、集光レンズとして機能するとともにパッケージの内部を塞ぐ非晶質ガラス等から成る透光性部材15が200〜400℃の融点を有するAu−Sn合金等の低融点のロウ材により接合されることによりパッケージと成る。
このパッケージの基体11の載置部11aにペルチェ素子等の電子冷却素子17aを介して光半導体素子17を、樹脂接着剤、ロウ材等の接着剤を介して接着固定するとともに、光半導体素子17の電極をボンディングワイヤを介して入出力端子13の金属端子13cに接続し、しかる後、枠体12の上面に蓋体16をシーム溶接等によって接合する。このようにして、基体11、枠体12、入出力端子13、透光性部材15および蓋体16とからなる容器内部に光半導体素子17を気密に収容することにより光半導体装置と成る。
なお、この光半導体装置の載置部11a上には、光半導体素子17の駆動用または信号増幅用のLSI等の半導体素子17’が設けられ、この半導体素子17’の下面にも電子冷却素子17a又はヒートシンクを配設し得る。
そして、このような光半導体装置の固定部材14に光ファイバ20をYAGレーザ溶接等により接合することによって、例えば、外部電気回路から供給される駆動信号によって光半導体素子17を光励起させ、励起したレーザ光等の光を透光性部材15を通して光ファイバ20に授受させるとともに光ファイバ20内を伝送させることにより、大容量の情報を高速に伝送できる光電子変換装置として機能させることができるとともに、光通信分野等に多用することができる。
特開2003-69126号公報
しかしながら、従来の光半導体パッケージは、金属端子13cの絶縁を十分に行なうために、低融点ガラス13bを厚くする必要があり、また、金属から成る筒状のホルダ13aを用いているため入出力端子13が非常に大きくなるため、それを備える枠体12が非常に高くなってパッケージの低背化、即ち小型化が極めて困難であるという問題点があった。
また、金属端子13cの枠体12の内側に突出した部位は、接地性が低下するために高周波信号を良好に伝送することができないという問題点も有していた。
そこで、このような問題点を解決する構成として、例えば図4に示すようなセラミックスから成る入出力端子23を用いるものが提案されている。この入出力端子23は、アルミナセラミックス等から成る平板部23aと、平板部23a上面に形成され1つの高周波信号の伝送路(入力線路または出力線路)として設けられた1本の線路導体23bと、線路導体23bの両側に形成された同一面接地導体23cと、平板部23a下面に形成された下部接地導体と、平板部23a上面に設置されたアルミナセラミックス等から成る立壁部23dとから成る。
これによれば、アルミナセラミックス等から成る平板部23aおよび立壁部23dが十分な絶縁性を有するため、厚くする必要がなく小型化が可能であり、また、線路導体23bが枠体12の内側において同一面接地導体23cおよび下部接地導体により接地強化されているので、高周波信号の伝送特性を向上させることができる。
しかし、近年、高周波信号の周波数は1GHz以上と高くなってきており、一般に線路導体23bと半導体素子17’や光半導体素子17との電気的接続は、Au等から成るボンディングワイヤ,リボンによる誘導成分(L)が大きくなり、そのため、半導体素子17’,光半導体素子17と外部電気回路との間で高周波信号の伝送損失が大きくなって1GHz以上の高周波信号の伝達が円滑に成されないという問題点を有していた。これを従来の入出力端子23で解決しようとすると、線路導体23bと同一面接地導体23cや下部接地導体等の接地導体との配置関係を調整してインピーダンスの整合を行なう必要があり、その場合、線路導体23bの幅を非常に細くしなければならなくなり、接続信頼性が低下し易いという問題点があった。
また、線路導体23bの接地電位を良好に強化するためには、平板部23aを薄くして平板部23aの下面に設けた下部接地導体と線路導体23bとを電磁結合させる必要があり、そのため、線路導体23bと光半導体素子17や半導体素子17’との高さが大きく異なることとなり、これらの高さを調整するために入出力端子23を金属やセラミックスなどのキャリアを介して基体上に接合させる必要があった。その結果、キャリアによって抵抗が増加し、入出力端子23の接地導体と光半導体素子17や半導体素子17’の接地導体とが同電位とならなくなって接地性が低下し、外部電気回路と光半導体素子17や半導体素子17’との間で高周波信号に位相のずれが生じて高周波信号の伝送性が低下するという問題点を有していた。
従って,本発明は上記問題点に鑑み完成したものであり、その目的は、半導体素子と外部電気回路との高周波信号の位相のずれを防止して高周波信号の伝送特性を良好にすることが可能な小型の入出力端子およびこれを用いた半導体素子収納用パッケージならびに半導体装置を提供することにある。
本発明の入出力端子は、上面に一辺側から対向する他辺側に向かって延びるように形成された2本の平行な線路導体から成る第一の差動線路および該第一の差動線路の両側に等間隔をもって形成された第一の同一面接地導体が形成された直方体状の平板部と、前記第一差動線路および前記第一同一面接地導体の前記他辺側の端部を覆うように前記平板部の前記上面の前記他辺側から中央部にかけて接合された立壁部と、該立壁部の上側主面に前記他辺側の一端部から対向する他端部に向かって延びるように形成された2本の平行な線路導体から成る第二の差動線路および該第二の差動線路の両側に等間隔をもって形成された第二の同一面接地導体と、前記立壁部に形成された、前記第一および第二の差動線路導体を電気的に接続する信号用貫通導体と、前記立壁部に形成された、前記第一および第二の同一面接地導体を電気的に接続する接地用貫通導体とを具備していることを特徴とする。
本発明の入出力端子において、好ましくは、前記第一の差動線路を成す2本の線路導体間の間隔および前記第二の差動線路を成す2本の線路導体間の間隔をそれぞれG、前記第一の差動線路と前記第一の同一面接地導体との間隔および前記第二の差動線路と前記第二の同一面接地導体との間隔をW、前記平板部の厚みをtとしたときに、0.01mm≦G≦3tかつt/3≦W≦3tであることを特徴とする。
本発明の入出力端子において、好ましくは、前記接地用貫通導体は、前記第一および第二の差動線路の両側に前記第一および第二の差動線路と平行に一定の間隔で複数形成されていることを特徴とする。
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する基体と、該基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された上記本発明の入出力端子とを具備していることを特徴とする。
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに電極が前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする。
本発明の入出力端子は、上面に一辺側から対向する他辺側に向かって延びるように形成された2本の平行な線路導体から成る第一の差動線路および第一の差動線路の両側に等間隔をもって形成された第一の同一面接地導体が形成された直方体状の平板部と、第一差動線路および第一同一面接地導体の他辺側の端部を覆うように平板部の上面の他辺側から中央部にかけて接合された立壁部と、立壁部の上側主面に他辺側の一端部から対向する他端部に向かって延びるように形成された2本の平行な線路導体から成る第二の差動線路および第二の差動線路の両側に等間隔をもって形成された第二の同一面接地導体と、立壁部に形成された、第一および第二の差動線路導体を電気的に接続する信号用貫通導体と、立壁部に形成された、第一および第二の同一面接地導体を電気的に接続する接地用貫通導体とを具備していることから、第一および第二の差動線路を構成する2本の線路導体に位相が相反する正負の関係にある高周波信号をそれぞれ入力することにより、それぞれの線路導体においてノイズが発生したとしても、2本の線路導体をそれぞれ伝送する高周波信号の差として出力されることから、それぞれの線路導体で発生したノイズが差し引かれて非常に小さな値となり、高周波信号の伝送性をノイズの少ない非常に優れたものとすることができる。
また、第一および第二の差動線路は、2本の線路導体同士が互いに電磁結合した状態で高周波信号を伝送させることができるため、入出力端子の下面に設けた下部接地導体と十分に電磁結合させる必要はなくなり、第一および第二の差動線路と平板部の下面との間の距離を大きくしても高周波伝送特性を良好に維持することができる。その結果、高周波信号の伝送性を低下させることなく、平板部および立壁部の高さを調整して第二の差動線路を所望の高さにすることができるので、入出力端子を半導体素子収納用パッケージの基体にキャリアを介して接合する必要はなくなり、入出力端子の接地導体と半導体素子の接地導体とを非常に近い電位として、外部電気回路と半導体素子との間で高周波信号に位相のずれが生じるのを有効に防止できる。
本発明の入出力端子は、第一の差動線路を成す2本の線路導体間の間隔および第二の差動線路を成す2本の線路導体間の間隔をそれぞれG、第一の差動線路と第一の同一面接地導体との間隔および第二の差動線路と第二の同一面接地導体との間隔をW、平板部の厚みをtとしたときに、0.01mm≦G≦3tかつt/3≦W≦3tであることから、2本の線路導体間の電磁結合および線路導体と同一面接地導体との電磁結合を非常に良好なものとすることができ、高周波信号の伝送性をより向上させることができる。
本発明の入出力端子は、接地用貫通導体は、第一および第二の差動線路の両側に第一および第二の差動線路と平行に一定の間隔で複数形成されていることから、第一および第二の差動線路からの高周波信号の漏れを有効に抑制することができ、高周波信号の伝送性をさらに向上させることができる。
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する基体と、基体の上面に載置部を囲繞するように取着されるとともに側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、取付部に嵌着された上記本発明の入出力端子とを具備していることから、上記本発明の入出力端子の特徴を備えた高周波伝送特性に優れたものとなる。
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに電極が前記入出力端子に電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備していることから、上記本発明の入出力端子および半導体素子収納用パッケージの特徴を備えた高周波伝送特性に優れるものとなる。
本発明の半導体素子収納用パッケージの例としての光半導体素子を収納したパッケージを以下に詳細に説明する。図1は本発明のパッケージの実施の形態の一例を示す断面図、図2はこのパッケージに組み込まれる本発明の入出力端子の斜視図である。これらの図において、1は基体、2は枠体、3は高周波信号の入出力用の入出力端子、4は光ファイバや透光性部材5を内部に設置固定するための筒状の固定部材、5は球レンズ等の透光性部材、6は蓋体、7は半導体素子としての一例であるLD(半導体レーザ),PD(フォトダイオード)等の光半導体素子である。これらの基体1、枠体2、入出力端子3、透光性部材5及び蓋体6で、内部に光半導体素子7を収容するための容器が構成される。
基体1は、光半導体素子7を支持するための支持部材ならびに光半導体素子7から発せられる熱を拡散するための放熱板として機能し、その上面の中央部に光半導体素子7を載置するための載置部1aを有しており、この載置部1aに光半導体素子7が鉛(Pb)-Sn半田等の接着剤を介して接着固定されるとともにこの接着剤を介して光半導体素子7から発せられた熱が伝えられ、外部に効率よく放熱され、光半導体素子7の作動性を良好なものにする。
この基体1は、Fe−Ni−Co合金やCu−W等の金属材料や、アルミナ(Al)セラミックス、窒化アルミニウム(AlN)セラミック等のセラミックスからなり、金属材料から成る場合には、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工方法を施すことによって所定の形状に製作される。一方、セラミックからなる場合には、その原料粉末に適当な有機バインダーや溶剤等を添加混合しペースト状と成すとともに、このペーストをドクターブレード法やカレンダーロウル法によってセラミックグリーンシートと成し、しかる後セラミックスグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し、約1600℃の高温で焼結することによって作製される。
なお、基体1が金属材料からなる場合には、その表面に耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と、厚さ0.5〜5μmのAu層を順次メッキ法により被着させておくと、基体1が酸化腐食するのを有効に防止することができるとともに、基体1上面に光半導体素子7を強固に接着固定させることができる。したがって、基体1が金属材料から成る場合には、その表面に0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくことが好ましい。
一方、基体1がセラミックから成る場合、光半導体素子7を載置する載置部1aに耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層とを順次メッキ法により被着させておくのがよい。これにより、基体1上面に光半導体素子7を強固に接着固定させることができる。
また、基体1は、その上面に光半導体素子7が載置される載置部1aを囲むように、貫通孔や切欠きから成る取付部2aが形成された枠体2が接合されており、この枠体2の内側に光半導体素子7を収容するための空所が形成される。
この枠体2は、基体1と同様に金属材料から成る場合やセラミックスから成る場合があり、基体1と同様の加工法で、側部に取付部2aを、他の側部に光透過用の貫通孔2bを有するような形状に作製される。
そして、枠体2がFe−Ni−Co合金やFe−Ni合金等の金属材料から成る場合、例えばFe−Ni合金の場合はこの合金のインゴットに圧延加工やプレス加工等の金属加工を施すことによって所定の形状に製作される。また、枠体2の基体1への接合は、基体1の上面と枠体2の下面とを、基体1上面に敷設した適度なボリュームを有するプリフォームとされた銀ロウ等のロウ材を介してロウ付けされる。さらに、基体1と同様にして、枠体2の表面に0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
一方、枠体2がセラミックからなる場合には、入出力端子3をろう付けするために側部に設けた貫通孔または切欠きから成る取付部2aの内周面に0.5〜9μmのNi層および0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
本発明において、枠体2の貫通孔または切欠きから成る取付部2aに取着される入出力端子3は、図2に示すような構成であり、上面に一辺側から対向する他辺側に向かって延びるように形成された2本の平行な線路導体3bから成る第一の差動線路Aおよび第一の差動線路Aの両側に等間隔をもって形成された第一の同一面接地導体3cが形成された直方体状の平板部3aと、第一の差動線路Aおよび第一の同一面接地導体3cの他辺側の端部を覆うように平板部3aの上面の他辺側から中央部にかけて接合された立壁部3dと、立壁部3dの上側主面に他辺側の一端部から対向する他端部に向かって延びるように形成された2本の平行な線路導体3b’から成る第二の差動線路Bおよび第二の差動線路Bの両側に等間隔をもって形成された第二の同一面接地導体3c’と、立壁部3dに形成された、第一および第二の差動線路導体A,Bを電気的に接続する信号用貫通導体9と、立壁部3dに形成された、第一および第二の同一面接地導体3c,3c’を電気的に接続する接地用貫通導体10とを具備している。
この構成により、2本の線路導体3bに位相が相反する正負の関係にある高周波信号をそれぞれ入力することにより、それぞれの線路導体3bにおいてノイズが発生したとしても、2本の線路導体3bをそれぞれ伝送する高周波信号の差として出力されることから、それぞれの線路導体3bで発生したノイズが差し引かれて非常に小さな値となり、高周波信号の伝送性をノイズの少ない非常に優れたものとすることができる。また、同様に、2本の線路導体3b’に位相が相反する正負の関係にある高周波信号をそれぞれ入力することによっても、それぞれの線路導体3b’においてノイズが発生したとしても、2本の線路導体3b’をそれぞれ伝送する高周波信号の差として出力されることから、それぞれの線路導体3b’で発生したノイズが差し引かれて非常に小さな値となる。
また、第一および第二の差動線路A,Bは、2本の線路導体3b同士および2本の線路導体3b’同士が互いに電磁結合した状態で高周波信号を伝送させることができるため、入出力端子3の下面に設けた下部接地導体8と十分に電磁結合させる必要はなくなり、第一の差動線路Aと平板部3aの下面との間の距離、および第二の差動線路Bと平板部3aの下面との間の距離を大きくしても高周波伝送特性を良好に維持することができる。その結果、高周波信号の伝送性を低下させることなく、平板部3aおよび立壁部3dの高さを調整して第二の差動線路A,Bを所望の高さにすることができるので、入出力端子3をパッケージの基体1にキャリアを介して接合する必要はなくなり、入出力端子3の接地導体と光半導体素子7の接地導体とを非常に近い電位として、外部電気回路と光半導体素子との間で高周波信号に位相のずれが生じるのを有効に防止できる。
好ましくは、第一の差動線路Aを成す2本の線路導体3b間の間隔および第二の差動線路Bを成す2本の線路導体3b’間の間隔をそれぞれG、第一の差動線路Aと第一の同一面接地導体3cとの間隔および第二の差動線路Bと第二の同一面接地導体3c’との間隔をW、平板部3aの厚みをtとしたときに、0.01mm≦G≦3tかつt/3≦W≦3tとするのがよい。これにより、2本の線路導体3b間の電磁結合、2本の線路導体3b’間の電磁結合、線路導体3bと第一の同一面接地導体3cとの電磁結合、および線路導体3b’と第二の同一面接地導体3c’との電磁結合を非常に良好なものとすることができ、高周波信号の伝送性をより向上させることができる。
G<0.01mmの場合、2本の線路導体3b間および2本の線路導体3b’間の距離が近接し過ぎて容量成分が増大し、第一および第二の差動線路A,Bのインピーダンスが100Ω未満となり、インピーダンスの不連続が発生して、高周波信号の反射や損失が増大し易くなる。一方、G>3tの場合、2本の線路導体3b間および2本の線路導体3b’間の距離が増大し、線路導体3b,3b’の誘導成分が増大して高周波伝送特性が低下し易くなる。
また、W<t/3の場合、線路導体3bと第一の同一面接地導体3cとの距離および線路導体3b’と第二の同一面接地導体3c’との距離が大きくなり過ぎ、これらの間で電磁結合するのが困難になって線路導体3b,3b’の誘導成分が増大し易くなる。一方、W>3tの場合、線路導体3bと第一の同一面接地導体3cとの間および線路導体3b’と第二の同一面接地導体3c’との間で容量成分が増大し、インピーダンスが低くなり易い。
さらに、接地用貫通導体10は、図2に示すように第一および第二の差動線路A,Bの両側に第一および第二の差動線路A,Bと平行に一定の間隔で複数形成されているのがよい。これにより、第一および第二の差動線路A,Bからの高周波信号の漏れを有効に抑制することができ、高周波信号の伝送性をさらに向上させることができる。
このような接地用貫通導体10の一定の間隔は、第一および第二の差動線路A,Bを伝送する高周波信号の波長の1/4未満であるのがよい。これにより、高周波信号の損失をより有効に低減することができる
平板部3aおよび立壁部3dは、AlNセラミックス、Alセラミックス、ガラスセラミックス等の絶縁材料からなる。
また、線路導体3b,3b’や第一および第二の同一面接地導体3c,3c’はWやモリブデン(Mo)、マンガン(Mn)等で形成されており、例えば、W等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、平板部3aおよび立壁部3d用のセラミックグリーンシートに、予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって平板部3aおよび立壁部3dに形成される。
また、信号用貫通導体9および接地用貫通導体10はW,Mo,Mn等で形成されており、例えば、W等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、平板部3aおよび立壁部3d用のセラミックグリーンシートに、所定の打ち抜き工程を施して貫通孔を形成した後、スクリーン印刷法によりWやMoなどの導体ペーストを貫通孔に充填することによって平板部3aおよび立壁部3dに形成される。
なお、本発明における高周波信号の周波数は、LSI,LD等用の1MHz〜数100GHz程度の高周波帯域,超高周波帯域であり、特に光半導体素子駆動用の5GHz〜100GHz程度、好ましくは20GHz〜60GHz程度の帯域である。
また、2本の線路導体3b,3b’に1つの高周波信号を同相モードと逆相モードをそれぞれ入力することで、高周波信号のノイズを小さくすることもできる。
このような、線路導体3b,3b’の表面には、基体1や枠体2と同様に、ボンディングワイヤやリード端子等を接続する為の0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくとよい。
また、平板部3aの下面には下部接地導体8が形成されていてもよく、これにより、差動線路A,Bの接地電位を強化することができるとともに基体1への接合が良好になる。また、入出力端子3の側部には側部接地導体が形成されていてもよく、これにより第一および第二の同一面接地導体、下部接地導体が電気的に接続され接地電位のさらなる強化が可能となるとともに枠体2への接合が良好になる。なお、下部接地導体8に図2に示すように金属やセラミックスなどのキャリアaを設けてもよい。
さらに、立壁部3dの第二の同一面接地導体3c’は、図2に示すように、入出力端子3の中央部側に延出して差動線路Bの先端を一定間隔を空けて囲んでいるのがよい。これにより、第一および第二の差動線路A,Bの接地電位をより強化できるとともに、この延出部で枠体2の取付部2aに良好に接合される。
また、枠体2の側部に内外を貫通するように形成された光透過用の貫通孔2bの周囲の枠体2の外側側面に、内部で光信号が伝送されるように筒状に形成された、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成る固定部材4が、銀ロウ等のロウ材を介して接合される。
この固定部材4は、基体1や枠体2と同様の加工法で所望の形状に加工製作されるとともに、その表面に0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
また、固定部材4の内周面には、集光レンズとして機能するとともに、パッケージの内部を塞ぐ非晶質ガラス等からなる透光性部材5が、その接合部の表面に形成されたメタライズ層を介して、200〜400℃の融点を有するAu−Sn合金等の低融点のロウ材で接合される。
この透光性部材5は、熱膨張係数が4〜12×10−6/℃(室温〜400℃)のサファイア(単結晶アルミナ)や非晶質ガラス等からなり、球状や半球状、凸レンズ状、ロウッドレンズ状等とされ、外部のレーザ光等の光を光ファイバ20を通して光半導体素子7に入力させる、または光半導体素子7で出力したレーザ光等の光を光ファイバ20に入力させるための集光用部材として用いられる。透光性部材5が、例えば結晶軸の存在しない非晶質ガラスの場合、酸化珪素(SiO),酸化鉛(PbO)を主成分とする鉛系、またはホウ酸系やケイ砂を主成分とするホウケイ酸系のものを用いる。
また、この透光性部材5は、その熱膨張係数が枠体2のそれと異なっていても、固定部材4が熱膨張差による応力を吸収緩和するので、結晶軸が応力のために、ある方向に揃うことによって、光の屈折率の変化を起こすようなことは発生しにくい。従って、このような固定部材4に固定された透光性部材5を用いることによって、光半導体素子7と光ファイバ20との間の光の結合効率を高くできる。
そして、本発明のパッケージの基体1の載置部1aにペルチェ素子等の電子冷却素子7aを介して光半導体素子7や駆動用または信号増幅用のLSI等の半導体素子7’を、樹脂接着剤、ロウ材等の接着剤を介して接着固定するとともに、光半導体素子7や半導体素子7’の電極をボンディングワイヤを介して入出力端子3の第二の差動線路Bに接続し、しかる後、枠体2の上面に蓋体6をシーム溶接等によって接合する。このようにして、基体1、枠体2、入出力端子3、透光性部材5および蓋体6とからなる容器内部に光半導体素子7を気密に収容することにより本発明の半導体装置と成る。
そして、このような光半導体装置の固定部材4に光ファイバ20をYAGレーザ溶接等により接合することによって、例えば、外部電気回路から供給される駆動信号によって光半導体素子7を光励起させ、励起したレーザ光等の光を透光性部材5を通して光ファイバ20に授受させるとともに光ファイバ20内を伝送させることにより、大容量の情報を高速に伝送できる光電子変換装置として機能させることができるとともに、光通信分野等に多用することができる。
かくして、本発明は、薄型化及び小型化がなされ、入出力端子3が精密なインピーダンス制御が可能な構造であるとともに、光半導体素子7及び半導体素子7’と外部電気回路との5GHz以上の高周波信号の入出力を、正確かつ円滑(低損失)に行なうことができる。
本発明の入出力端子3を以下のサンプルを用いて評価した。
先ず、誘電率が8.6のアルミナセラミックスから成る、長さ2.0mm、厚さt(mm)の平板部3aの上面に幅Ws(mm)の2本の線路導体3bを間隔G(mm)を空けて平行に設けることによって、第一の差動線路Aを一辺側から他辺側に向かって形成した。また、差動線路Aの両側に間隔W(mm)を空けて幅Wg(mm)の第一の同一面接地導体3cを形成した。
次に、この平板部3aの上面の他辺側の端部を覆う長さ1.8mm、厚さ0.5mmのアルミナセラミックス(誘電率8.6)から成る立壁部3dを形成した。
さらに、立壁部3dの上面の上記他辺側の一端部から対向する他端部に向かって、第一の差動線路Aと同じ幅および同じ間隔で、長さ0.4mmの第二の差動線路導体Bおよび第二の同一面接地導体3c’を形成した。
また、第一の差動線路Aと第二の差動線路Bとを直径100μmの信号用貫通導体9で、および第一の同一面接地導体3cと第二の同一面接地導体3c’とを直径100μmの接地用貫通導体10で接続した。
さらに、この入出力端子3の両側面全面および下面に接地導体を形成することによりサンプルを作製した。なお、上記の差動線路や接地導体、貫通導体等の導体はすべてW(タングステン)により形成した。
このサンプルの第一の差動線路Aの一端と第二の差動線路Bの一端との間のインピーダンス(Odd)を測定することにより、高周波信号の伝送特性を評価した。
表1に結果を示す。これより、0.01mm≦G≦3tかつt/3≦W≦3tを満たすサンプルNo.1,3,5の場合、目的とする100Ω対して±3Ωの非常に小さな誤差範囲内にすることができ特に優れていることがわかった。
Figure 0004172783
なお、本発明は、上記実施の形態の例および実施例に限定されず、本発明の要旨を逸脱しない範囲内において種種の変更を行なうことは何等支障ない。
本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。 本発明の入出力端子の実施の形態の一例を示す斜視図である。 従来の半導体素子収納用パッケージの断面図である。 従来の入出力端子の斜視図である。
符号の説明
1:基体
1a:載置部
2:枠体
2a:取付部
2b:貫通孔
3a:平板部
3b,3b’:線路導体
3c:第一の接地導体
3c’:第二の接地導体
3d:立壁部
4:固定部材
5:透光性部材
6:蓋体
7:光半導体素子(半導体素子)
9:信号用貫通導体
10:接地用貫通導体
A:第一の差動線路
B:第二の差動線路

Claims (5)

  1. 上面に一辺側から対向する他辺側に向かって延びるように形成された2本の平行な線路導体から成る第一の差動線路および該第一の差動線路の両側に等間隔をもって形成された第一の同一面接地導体が形成された直方体状の平板部と、前記第一の差動線路および前記第一の同一面接地導体の前記他辺側の端部を覆うように前記平板部の前記上面の前記他辺側から中央部にかけて接合された立壁部と、該立壁部の上側主面に前記他辺側の一端部から対向する他端部に向かって延びるように形成された2本の平行な線路導体から成る第二の差動線路および該第二の差動線路の両側に等間隔をもって形成された第二の同一面接地導体と、前記立壁部に形成された、前記第一および第二の差動線路導体を電気的に接続する信号用貫通導体と、前記立壁部に形成された、前記第一および第二の同一面接地導体を電気的に接続する接地用貫通導体とを具備していることを特徴とする入出力端子。
  2. 前記第一の差動線路を成す2本の線路導体間の間隔および前記第二の差動線路を成す2本の線路導体間の間隔をそれぞれG、前記第一の差動線路と前記第一の同一面接地導体との間隔および前記第二の差動線路と前記第二の同一面接地導体との間隔をW、前記平板部の厚みをtとしたときに、0.01mm≦G≦3tかつt/3≦W≦3tであることを特徴とする請求項1記載の入出力端子。
  3. 前記接地用貫通導体は、前記第一および第二の差動線路の両側に前記第一および第二の差動線路と平行に一定の間隔で複数形成されていることを特徴とする請求項1または請求項2記載の入出力端子。
  4. 上面に半導体素子が載置される載置部を有する基体と、該基体の前記上面に前記載置部を囲繞するように取着されるとともに側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項1乃至請求項3のいずれかに記載の入出力端子とを具備していることを特徴とする半導体素子収納用パッケージ。
  5. 請求項4記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに電極が前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする半導体装置。
JP2003336279A 2003-09-26 2003-09-26 入出力端子および半導体素子収納用パッケージならびに半導体装置 Expired - Fee Related JP4172783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003336279A JP4172783B2 (ja) 2003-09-26 2003-09-26 入出力端子および半導体素子収納用パッケージならびに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003336279A JP4172783B2 (ja) 2003-09-26 2003-09-26 入出力端子および半導体素子収納用パッケージならびに半導体装置

Publications (2)

Publication Number Publication Date
JP2005108891A JP2005108891A (ja) 2005-04-21
JP4172783B2 true JP4172783B2 (ja) 2008-10-29

Family

ID=34532462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003336279A Expired - Fee Related JP4172783B2 (ja) 2003-09-26 2003-09-26 入出力端子および半導体素子収納用パッケージならびに半導体装置

Country Status (1)

Country Link
JP (1) JP4172783B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057691A1 (ja) * 2007-10-30 2009-05-07 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
JP5383512B2 (ja) * 2008-01-30 2014-01-08 京セラ株式会社 接続端子及びこれを用いたパッケージ並びに電子装置
JP5812671B2 (ja) * 2011-04-28 2015-11-17 京セラ株式会社 素子収納用パッケージおよびこれを備えた半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605502B2 (ja) * 1991-05-14 1997-04-30 三菱電機株式会社 パッケージ
JP3314163B2 (ja) * 1999-12-27 2002-08-12 京セラ株式会社 半導体素子収納用パッケージ
JP2001230342A (ja) * 2000-02-14 2001-08-24 Kyocera Corp 高周波回路部品搭載用基板の実装構造
JP3673491B2 (ja) * 2001-09-27 2005-07-20 京セラ株式会社 入出力端子および半導体素子収納用パッケージ

Also Published As

Publication number Publication date
JP2005108891A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
WO2020111257A1 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP7036646B2 (ja) 半導体素子用パッケージおよび半導体装置
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4658313B2 (ja) 半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3393837B2 (ja) 半導体素子収納用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP3720694B2 (ja) 半導体素子収納用パッケージ
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP2004259962A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004140188A (ja) 半導体素子収納用パッケージ
JP2001217331A (ja) 半導体素子収納用パッケージ
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3993774B2 (ja) 光半導体素子収納用パッケージ
JP3612292B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003133630A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004152826A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

R150 Certificate of patent or registration of utility model

Ref document number: 4172783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees