JP2010171356A - 半導体素子収納用パッケージおよび光半導体装置 - Google Patents

半導体素子収納用パッケージおよび光半導体装置 Download PDF

Info

Publication number
JP2010171356A
JP2010171356A JP2009042840A JP2009042840A JP2010171356A JP 2010171356 A JP2010171356 A JP 2010171356A JP 2009042840 A JP2009042840 A JP 2009042840A JP 2009042840 A JP2009042840 A JP 2009042840A JP 2010171356 A JP2010171356 A JP 2010171356A
Authority
JP
Japan
Prior art keywords
holding member
semiconductor element
package
optical semiconductor
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009042840A
Other languages
English (en)
Other versions
JP5153682B2 (ja
Inventor
Takeo Satake
猛夫 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009042840A priority Critical patent/JP5153682B2/ja
Publication of JP2010171356A publication Critical patent/JP2010171356A/ja
Application granted granted Critical
Publication of JP5153682B2 publication Critical patent/JP5153682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 光半導体素子と光ファイバとを光結合させることが容易であり、小型化ができ、また電気信号の伝送損失を抑制できるパッケージおよび光半導体装置を提供すること。
【解決手段】 半導体素子収納用パッケージは、光半導体素子5が搭載されるキャビティ1cを有する基体1の壁部2にキャビティ1cに通じる複数の開口部2a,2bを有する容器体1と、第1の開口部2aに設けられ、光半導体素子5に光信号を入出力するための窓部材12と、第2の開口部2bに設けられ、開口部2bに挿入されるコネクタ3を保持するための保持部材11と、を具備し、保持部材11は、光半導体素子5を搭載するための台座部11bが一体形成されてなる。
【選択図】 図1

Description

本発明は半導体素子収納用パッケージおよび光半導体装置に関する。
従来の同軸コネクタを具備した高周波信号を伝送するための半導体素子収納用パッケージ(以下、パッケージとも言う)の概略図を図5に示す。図5(a)は従来のパッケージの一例を示す平面図であり、図5(b)は図5(a)に示すパッケージのA−A’線における断面図である。101は基体、102は枠体、103は同軸コネクタ、106は回路基板、111は保持部材、112は窓部材であり、主にこれらによりパッケージが構成される。
図5のパッケージは、パッケ−ジ内外を電気的に接続するための中心導体103bを有する同軸コネクタ103と、同軸コネクタ103の中心導体103bと電気的に接続される線路導体106aを有する回路基板106と、同軸コネクタ103が嵌合される貫通孔111bと回路基板106が設置される台座部111aとが一体的に形成された保持部材111とを備えているものである。また、パッケージ内の光半導体素子(図示せず)に光信号を入出力させるため、枠体102の一側面にパッケージの外側から光ファイバ等が接続される金属製の筒状からなる窓部材112が挿通接合されている。
ここで、保持部材111はセラミック材料等から構成されて成り、基体101の貫通孔101bが外部回路基板への固定部となるものである(例えば、特許文献1参照)。
特開2002−243992号公報
しかしながら、図5に示した上記従来のパッケージにおいて、パッケージ内に光半導体素子を実装する際、光半導体素子を光半導体素子搭載用の台座(図示せず)を介して搭載する必要があった。この台座はパッケージとは別に形成されたブロック状のものであり、限られたスペースのパッケージ内で台座を光半導体素子と光ファイバとを光結合させるように位置合わせを正確に行なうことが困難であった。
また、台座は基体101の上面に設置されるため、貫通孔101bをネジ等によって固定した際に、基体101が変形し、光半導体素子の位置がズレ易く、光半導体素子と光ファイバとを光結合させることが困難であった。
本発明は、上記問題点に鑑み完成されたものであり、その目的は、光半導体素子と光ファイバとを光結合させることが容易なパッケージおよび光半導体装置を提供することにある。
上記の課題を解決するために、本発明の一実施形態に係る半導体素子収納用パッケージは、光半導体素子が収納されるキャビティを有する基体の壁部に前記キャビティに通じる複数の開口部を有する容器体と、第1の前記開口部に設けられ、前記光半導体素子に光信号を入出力するための窓部材と、第2の前記開口部に設けられ、該第2の開口部に挿入されるコネクタを保持するための保持部材と、を具備し、前記保持部材は、前記光半導体素子を搭載するための台座部が一体形成されてなるとともに、その下面と前記キャビティの底面との間に空隙を介して設けられていることを特徴とするパッケージである。
また、本発明の一実施形態に係る半導体素子収納用パッケージは、前記保持部材が、の前記台座部から前記壁部にかけて漸次厚くなるように形成されていることが好ましい。
また、本発明の一実施形態に係る半導体素子収納用パッケージは、前記保持部材は、金属からなることが好ましい。
また、本発明の一実施形態に係る半導体素子収納用パッケージは、前記保持部材は、鉄−ニッケル−コバルト合金からなることが好ましい。
また、本発明の一実施形態に係る半導体素子収納用パッケージは、前記保持部材の上面に取着され、前記コネクタおよび前記光半導体素子と電気的に接続するための回路基板をさらに有することが好ましい。
また、本発明の一実施形態に係る半導体素子収納用パッケージは、前記保持部材に複数個の前記コネクタが取り付けられていることが好ましい。
また、本発明の一実施形態に係る半導体素子収納用パッケージは、前記保持部材の上面が前記回路基板の下面より幅狭とされていることが好ましい。
また、本発明の一実施形態に係る半導体素子収納用パッケージは、前記保持部材は、前記壁部との接合部に鍔部が設けられ、該鍔部が前記壁部の第2の前記開口部周囲に接合され、取り付けられていることが好ましい。
また、本発明の一実施形態に係る光半導体装置は、上記半導体素子収納用パッケージと、前記台座部上に設けられた光半導体素子と、前記容器体に取着され、前記パッケージを気密封止する封止部材と、を具備した光半導体装置である。
本発明の一実施形態に係る半導体素子収納用パッケージの構成によれば、別途、光半導体素子を搭載するための台座を設けなくともよく、台座の位置合わせが不要となるとともに、光半導体素子が搭載される保持部材および窓部材が壁部に設けられ、さらに保持部材の下面とキャビティの底面との間に空隙が設けられていることにより、キャビティの底面が変形しても光半導体素子が位置ズレし難くなり、光半導体素子と光ファイバとを光結合させることが容易となる。
(a)は本発明のパッケージおよび光半導体装置の実施の形態の一例を示す平面図であり、(b)は(a)に示すパッケージおよび光半導体装置のX−X’線における断面図である。 本発明のパッケージおよび光半導体装置の実施の形態の他の例を示す断面図である。 (a)は本発明のパッケージおよび光半導体装置の実施の形態の他の例を示す平面図であり、(b)は(a)に示すパッケージおよび光半導体装置のY−Y’線における断面図である。 本発明のパッケージおよび光半導体装置の実施の形態のさらに他の例を示す要部拡大正面図である。 (a)は従来のパッケージおよび光半導体装置の例を示す平面図であり、(b)は(a)に示すパッケージおよび光半導体装置のA−A’線における断面図である。
以下、本発明のパッケージの実施形態の各構成例を説明する。図1(a)は本発明のパッケージの実施の形態の一例を示す平面図であり、図1(b)は図1(a)に示すパッケージのX−X’線における断面図である。
図2は本発明のパッケージおよび光半導体装置の実施の形態の他の例を示す断面図である。図3は本発明のパッケージの実施の形態の他の例を示す平面図であり、図3(b)は図3(a)に示すパッケージのY−Y’線における断面図である。また、図4は本発明のパッケージおよび光半導体装置の実施の形態のさらに他の例を示す要部拡大正面図である。ここで、1は基体(容器体)、2は壁部、3はコネクタ、11は基板保持部材、11bは台座部、12は窓部材である。
基体1は底板部1aと壁部2とからなる。底板部1aは鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)の焼結材等の金属や、セラミックス,ガラス,樹脂等からなる。底板部1aが金属からなる場合は、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すか、または射出成形と切削加工を施すことによって所定の形状に製作される。また、底板部1aがセラミックスからなる場合は、従来周知のセラミックグリーンシート積層法を用いることができる。樹脂の場合も、従来周知の成型方法で形成することができる。
底板部1aは、その上側主面の外周部に壁部2が立設されている。この壁部2と底板部1aとでキャビティ1cを形成することができる。
壁部2の材質は、底板部1aと同様に、鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等の金属、セラミックス,ガラス,樹脂等からなる。壁部2と底板部1aとは、一体成形してもよい。あるいは、壁部2と底板部1aとが別部材からなり、底板部1aに銀(Ag)−銅(Cu)ロウ、銀(Ag)ロウ等のロウ材や樹脂等からなる接着剤を介して接合して一体のものとしてもよい。
壁部2の側面には、複数の開口部が形成されている。矩形状の壁部2の場合、第1の壁部2には、光半導体素子5に光信号を入出力するための窓部材12が接合される第1の開口部2aが設けられている。また、第2の壁部2には、後述する保持部材11が接合される第2の開口部2bが形成されている。
窓部材12は、光半導体素子5に光信号を入出力するための貫通孔を有する筒状の部材であり、貫通孔のパッケージ外側から光ファイバを挿入して光ファイバを固定するためのものである。窓部材12の材質は、例えば、鉄−ニッケル−コバルト合金,鉄−ニッケル合金,ステンレス鋼(SUS),セラミックス,ガラス,樹脂等からなる。
第1の開口部2aと第2の開口部2bの形状は、壁部2内外を貫通する貫通孔、壁部2の基体1との接合面側から逆U字型に切り欠かれ壁部2内外を貫通する切り欠き、または壁部2の蓋体4との接合面側からU字型に切り欠かれて壁部2内外を貫通する切り欠きであってもよい。
例えば、第1の開口部2aと第2の開口部2bのうち、少なくとも一方が壁部2の蓋体4との接合面側からU字型に切り欠かれて壁部2内外を貫通する切り欠きとして形成される場合、第1の開口部2a,第2の開口部2bが設けられる壁部21と、蓋体4を気密に封止するためのシールリング22とから形成されることが好ましい。壁部21およびシールリング22の材質は、鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等の金属、セラミックス,ガラス,または樹脂等からなる。また、壁部21とシールリング22とは、同一の材料でもよいし、異なる材料でもよい。
シールリング22は、蓋体4とのシーム溶接性に優れた鉄−ニッケル−コバルト合金,鉄−ニッケル合金,ステンレス鋼等からなるのがよい。壁部21とシールリング22は、第1の開口部2a内に鉄−ニッケル−コバルト合金等の金属からなる筒状の窓部材12が挿入されるとともに窓部材12の外周面と第1の開口部2aの内周面とが銀−銅ロウ、銀ロウ等のロウ材を介して嵌着接合される際、または第2の開口部2b内に鉄−ニッケル−コバルト合金等の金属からなる保持部材11が挿入されるとともに保持部材11の外周面と第2の開口部2bの内周面とが銀−銅ロウ、銀ロウ等のロウ材を介して嵌着接合される際に、銀−銅ロウ、銀ロウ等のロウ材を介してロウ付けされる。
コネクタ3は、内部に収容する光半導体素子5を外部に電気的に接続するものである。例えば、コネクタ3が同軸コネクタである場合、鉄−ニッケル−コバルト合金等の金属からなる円筒状の外周導体3aの中心軸に同じく鉄−ニッケル−コバルト合金等の金属からなる中心導体3bが絶縁体3cを介して固定された構造をしている。
<保持部材>
以下、保持部材11について詳細に説明する。
保持部材11は、基体1の第2の開口部2bに設けられ、開口部2bに挿入されるコネクタを保持するためのものであり、光半導体素子5を搭載するための台座部11bが一体形成されてなることを特徴とするものである。
ここで、保持部材11の台座部11bは、図1(b),図3(b)に示すように、光半導体素子5を搭載した際に、光半導体素子5と窓部材12とが光学的に結合する位置となるように台座部11bが形成されている。光半導体素子5と窓部材12に設置される光ファイバとを光学的に結合させるために、図1(a)のように第1の開口部2aと第2の開口部2bとは平面視において壁部2の隣接する辺に配置されてもよいし、図3(a)のようにそれぞれ対向する辺に配置されてもよい。これらのように、窓部材12と光半導体素子5とは対向させて互いに見通せるような位置に設置される。また、光を反射させる反射体や屈折体を介した光路上に光半導体素子5が設置されてもよい。
保持部材11に光半導体素子5を搭載するための台座部11bが一体形成されることで、台座を保持部材11とは別に形成しなくともよくなり、台座を底板部1aに設置する際の位置合わせが不要となる。また、台座を別途形成する場合と比較して、台座と保持部材11との間隙を形成しなくともよいため、パッケージの小型化に繋がる。それゆえ、コネクタ3から光半導体素子5までの距離を短くでき、伝送損失の発生を抑制できる。
なお、保持部材11の下面と底板部1aとの間に空間がある状態(保持部材11の下面が容器体1のキャビティ1cの中空に位置する状態)では、保持部材11が底板部1aの反りの影響を受け難くすることができる。
また、台座部の上面の高さは、第1の開口部2aとほぼ同じ高さになるように形成する。具体的には、MIM(Metal injection molding)により、容器体1と保持部材11と
を一体成型することが好ましく、切削加工により、保持部材11を形成するよりも、容器体1と保持部材11との寸法誤差を小さくできる。また、保持部材11の下面または容器体1の底面に鏡面加工を施せば、台座部の高さの寸法誤差を小さくできる。
一般的に、光軸のずれにより、光半導体素子5の結合度が変化し易いパッケージにおいて、光半導体素子5を所定の高さ位置で保持することは極めて重要である。
本発明に係る保持部材11は、例えば、鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等の金属や、セラミックス,ガラス,樹脂等から成り、金属からなる場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すか、または射出成形と切削加工を施すことによって、所定形状に形成することができる。
保持部材11には、キャビティ1c内外を導通するコネクタ挿通用の貫通孔11aが設けられ、このコネクタ挿通用の貫通孔11aにコネクタを挿通固定させることにより、パッケージ内外を電気的に導通させ、光半導体素子5と外部電気回路とを電気的に接続するための線路が形成される。
好ましくは、コネクタ3は同軸コネクタ3であるのがよい。この場合、電気信号を同軸線路のモードで伝送させることができ、高周波信号を所定のインピーダンス値に整合させ易くして、インピーダンス値のずれによる伝送損失の発生を抑制することができる。
また、同軸コネクタ3とすることによって、パッケージ外部に同軸ケーブルを接続することが容易となり、同軸ケーブルによって高周波信号を所定のインピーダンス値に整合させた状態で入出力させることができる。この結果、高周波信号に発生する伝送損失を抑制させ、高周波信号を効率良く入出力させることができる。
同軸ケーブルの接続を容易にするため、パッケージ外側面には、同軸ケーブル接続部11dを形成しておくのがよい。
同軸コネクタ3は、鉄−ニッケル−コバルト合金等の金属からなる円筒状の外周導体3aの中心軸に同じく鉄−ニッケル−コバルト合金等の金属からなる中心導体3bがガラス等の絶縁体3cを介して固定された構造のものであり、中心導体3bが電気信号の伝送線路として機能し、外周導体3aが接地導体として機能する。
好ましくは、保持部材11は金属からなるのがよい。この構成により、例え光半導体素子5が発熱した場合であっても、金属は熱伝導性に優れることから、熱伝導によってパッケージ外部に熱放散させやすくなる。また、保持部材11が金属からなることによって、コネクタ3の接地電位を強化することができ、コネクタ3を伝送する電気信号が高周波のものであっても、所定のインピーダンス値に整合させて伝送損失の発生を抑制することができ、効率良く伝送させることができる。保持部材11が金属からなる場合、同軸コネクタ3は外周導体3aの外周面がコネクタ挿通用の貫通孔11aの内面と金(Au)−錫(Sn)半田等の封着材を用いて気密に接合することができる。
さらに好ましくは、保持部材11は鉄−ニッケル−コバルト合金からなるのがよい。この構成により、コネクタ3が上述のような同軸コネクタ3からなる場合、コネクタ3との熱膨張係数が近似したものとなり、コネクタ3をロウ付け接合した際にコネクタ3が保持部材との熱膨張差による応力によって破損するのを防止することができる。また、光半導体素子5から発生した熱をパッケージ外部に良好に熱放散させることができる。
コネクタ3と光半導体素子5との接続方法の一例として、コネクタ3の線路導体と光半導体素子5の電極とをボンディングワイヤによって直接接続することが挙げられる。
また、コネクタ3と光半導体素子5との接続方法の他の例として、保持部材11の上面に取着され、コネクタ3と電気的に接続するための回路基板をさらに設けることが挙げられる。この構成により、光半導体素子5の電極をボンディングワイヤによって回路基板の配線に接続させることができ、コネクタ3と光半導体素子5の電極の接続を容易なものとすることができる。また、中心導体3bが外周導体3aより外側に突出した箇所を回路基板の配線に接続させることで、中心導体3bを伝送する電気信号のインピーダンス値を回路基板の配線を伝送する電気信号のインピーダンス値と同様とすることができる。即ち、回路基板の配線を所定のインピーダンス値となるようにしておけば、中心導体3bが外周導体3aより外側に突出した箇所においても所定のインピーダンス値に整合させ、高周波信号に伝送損失が発生するのを抑制させ、高周波信号を効率よく伝送させることができる。
回路基板を設ける構成として、例えば図1乃至図3に、同軸コネクタ3の中心導体3bに接続するための線路導体6aを備えた接続用基板6と、光半導体素子5が搭載されるとともに光半導体素子5と接続するための線路導体7aを備えた搭載用基板7とを備える構成が挙げられる。この場合、回路基板は接続用基板6と搭載用基板7の2つとなる。この構成により、予め接続用基板6の線路導体6aが中心導体3bに一致するように回路基板6を保持部材11の棚部11cに載置させておくことができるとともに、予め搭載用基板7に搭載された光半導体素子5が窓部材12に取り付けられた光ファイバとの光結合効率が最大となるように位置合わせした状態で載置することができる。その結果、中心導体3bと線路導体6aとの接続位置を所定の位置として、高周波信号を効率よく伝送できるようになるとともに、光半導体素子5と光ファイバとの光結合効率を最大として光信号を効率よく伝送させることができるようになる。
また、図1乃至図3に示すように、保持部材11の下面はキャビティ1cの中空に位置する。すなわち、保持部材11の下面と底板部1aとの間に空隙を介して保持部材11が設けられることによって、台座部11bおよび棚部11cの下面と底板部1aとの間に空間がある。この構成により、保持部材11が底板部1aに非接触の状態となるため、保持部材11が底板部1aより伝わってくる変形や外力を受け難くなり、底板部1aが外部電気回路基板等に固定される際に外力を受けた場合にも、光半導体素子5が窓部材12に対し位置ズレするのを防止することができる。
すなわち、パッケージを基板等に固定するとき等に底板部1aに外力が加わった際、底板部1aが変形しようとするが、壁部2はパッケージ内部を取り囲む枠状に形成されているために、この変形に抗する作用を及ぼし、壁部2における変形は小さくなる。そして、保持部材11および窓部材12は壁部2に固定されているので、保持部材11の先端および窓部材12間の位置ズレは小さいものとなる。
その結果、底板部1aが外力によって変形しても、光半導体素子5と窓部材12に取り付けられる光ファイバとの光結合効率が低下するのを抑制し、光信号の伝送効率を良好に維持することができる。
また好ましくは、図2に示すように、保持部材11は、先端の台座部11bから壁部2との接合部にかけて漸次厚みが厚くなるように形成することが好ましい。すなわち、線路導体6の線路方向に平行な方向において、保持部材11の上下方向の厚みが台座部11bから壁部2との接合部にかけて漸次厚くしてある。なお、図2は、図1(a)のX−X’線における断面図に相当し、図1(b)とは別な実施の形態の例を示す。
この構成によれば、光半導体素子5から発生する熱を、保持部材11の台座部11から壁部2へ保持部材11を介して効率よく放散させることができ。その結果、光半導体素子5の冷却に優れ、光半導体素子5の作動性が低下するのを防止することができる。
また、保持部材11に取り付けられるコネクタ3の個数は、図1に示すように1個であってもよいし、図3に示すように2個であってもよい。また、図示しないが3個以上であってもよい。
コネクタ3が複数個取り付けられる場合は、例えば図3に示すように、保持部材11に貫通孔11aが複数設けられ、各貫通孔11aにそれぞれ同軸コネクタ3を取り付ける。この構成によって、パッケージの多端子化が可能となる。
また、図3に示すように、保持部材11に2個の同軸コネクタ3を設け、それぞれの同軸コネクタ3の中心導体3bに接続されるように接続用基板6に2本の線路導体6aを設けることで、1組の差動線路を形成することができ、差動信号の入出力が可能となる。
2本の線路導体6aを1組の差動線路と為す場合、2本の線路導体6aの長さを同一とするのがよい。2本の線路導体6aの長さを同一とすることによって、2本の線路導体6aを伝送する電気信号に位相差が生ずるのを防止することができる。
また、線路導体6aは線路導体6aの両側に等間隔をあけて同一面に設けられた同一面接地導体とともにコプレーナ線路を形成してもよい。この場合、G(接地導体)−S(線路導体)−G(接地導体)、またはG−S−S−Gとなるように、線路導体6aおよび同一面接地導体を配置する。この構成により、線路導体6aに高周波信号を伝送させても、高周波信号を同一面接地導体によって安定に接地させ、所定のインピーダンス値に整合させることができる。その結果、線路導体6aを伝送する高周波信号に反射損失や透過損失等の伝送損失が発生するのを抑制し、線路導体6aを伝送する高周波信号を効率良く伝送させることができる。
搭載用基板7についても、上述の線路導体6aが設けられる場合、線路導体6aと同様にして線路導体7aを設ければよい。
図3では、保持部材11に2個の同軸コネクタ3を設け1組の差動線路を設けた例を示したが、これに限定されることはなく、保持部材11に4個以上の偶数個の同軸コネクタ3を設け、差動線路を2組以上設けても構わない。差動線路を2組以上設けることで、接続用基板6および搭載用基板7をより多機能なものとすることができる。
次に、保持部材11の上面に回路基板として接続用基板6または搭載用基板7を有する場合を例に、以下説明する。
接続用基板6および搭載用基板7は、アルミナ(Al)質焼結体や窒化アルミニウム(AlN)質焼結体等のセラミックスや樹脂等の絶縁体から成り、外側平面視形状が四角形,五角形,六角形,八角形等の多角形の基板状のものである。
ここで、接続用基板6と搭載用基板7とがアルミナ質焼結体からなる場合のセラミックグリーンシートの製造方法の例として以下の工程が挙げられる。すなわち、まず、Al,SiO,MgO,CaO等の原料粉末に適当な有機バインダ,溶剤等を添加混合してスラリーと成す。次に、このスラリーをドクターブレード法やカレンダーロール法によってセラミックグリーンシートと成し、所要の大きさに切断することによって作製される。なお、セラミックグリーンシートを形成する代わりに、Al,SiO,MgO,CaO等の原料粉末に適当な有機バインダ,溶剤等を添加混合してセラミック顆粒体と成し、このセラミック顆粒体を金型成形することにより所望の基板形状に作製してもよい。
また、接続用基板6および搭載用基板7には、その上側主面にそれぞれ線路導体6aおよび線路導体7aが形成されている。好ましくは、線路導体6a,7aに加えて下側主面に下側主面接地導体が形成されていてもよいし、コプレーナ線路を形成する場合においては、線路導体6a,7aと同一面に同一面接地導体が形成されていてもよい。接続用基板6および搭載用基板7に形成された接地導体と保持部材11とを電気的に接続すれば、保持部材11をグランド電位として使用することができるため、グランド電位を安定して維持できる接続用基板6および搭載用基板7とすることができる。
線路導体6a,7aは、接続用基板6および搭載用基板7がセラミックスからなる場合、セラミックグリーンシート表面にタングステン(W),モリブデン(Mo),マンガン(Mn)等の高融点金属からなる金属ペーストをスクリーン印刷法等により印刷塗布し、これらセラミックグリーンシートを必要に応じて積層した後に約1600℃の温度で焼成することにより形成することができる。
また、これら線路導体6a,7aの他、下側主面接地導体、同一面接地導体としてタングステン,モリブデン,マンガン等の高融点金属からなるメタライズ層を形成することができる。すなわち、当該メタライズ層は、タングステン,モリブデン,マンガン等からなる金属ペーストを接続用基板6および搭載用基板7の表面に塗布し、高温で焼成することによって形成される。また、コプレーナ線路を形成する場合、同一面接地導体と下側主面接地導体とを貫通導体を介して電気的に接続してもよく、この場合、接続用基板6および搭載用基板7に貫通孔を形成し、この貫通孔にタングステン,モリブデン,マンガン等からなる金属ペーストを充填し、高温で焼成することによって形成される。
焼成後のメタライズ層の表面には金やニッケル等からなる金属層がメッキ法等によって被着されているのがよい。この構成により、メタライズ層の腐食防止や、導電性を向上させることができる。
なお、線路導体6a,7a、下側主面接地導体、同一面接地導体はメタライズ層で形成する代わりに薄膜金属形成法によって形成されていてもよく、その場合、線路導体6a,7a、下側主面接地導体、同一面接地導体は窒化タンタル(TaN)、ニクロム(Ni−Cr合金)、チタン(Ti)、パラジウム(Pd)、白金(Pt)、金(Au)等から形成され、セラミックグリーンシートを焼成した後に蒸着等の加工を施すことによって形成される。
上述した接続用基板6は、保持部材11の棚部11c上に、例えば金(Au)−錫(Sn)半田等の接合材を介して接合され、上述した搭載用基板7は、保持部材11の台座部11b上に、例えば金−錫半田等の接合材を介して接合され、本発明に係る保持部材11を得ることができる。
好ましくは、図4に示すように、保持部材11の台座部11b,棚部11c上面の幅が回路基板(接続用基板6または搭載用基板7)の下面の幅より幅狭とされているのがよい。すなわち、線路導体6aの線路方向に直角な方向において、保持部材11の台座部11bの上面の幅が、接続用基板6の下面の幅より幅狭であり、かつ棚部11cの上面の幅が搭載用基板7の下面の幅より幅狭であるのがよい。なお、図3は、図1(a)の平面図において回路基板6,7および保持部材11を正面(図1(a)においては下方向)から見た正面図を示す。図1(a)においては、保持部材11の方が回路基板6,7より幅広であるように示されている。
この構成によれば、接続用基板6および搭載用基板7を保持部材11の上面に設置し接合すると、接続用基板6および搭載用基板7が保持部材11より外側に張り出すようになるので、接続用基板6および搭載用基板7を保持部材11に接合した際に、接続用基板6および搭載用基板7の外周部に保持部材11との熱膨張差による応力が作用しても、接続用基板6および搭載用基板7がクラック等によって破損し難くすることができる。そして、接続用基板6に形成された線路導体6aおよび搭載用基板7に形成された線路導体7aが断線する虞を軽減でき、電気信号を効率よく伝送できるパッケージとできる。また、近時の電気信号の高周波化により、接続用基板6および搭載用基板7が薄型化してきているが、接続用基板6および搭載用基板7が薄型化しても、有利なものとできる。
また、接続用基板6および搭載用基板7が保持部材11より外側に張り出した箇所において、接続用基板6および搭載用基板7の下面と保持部材11の側面との間に、接続用基板6および搭載用基板7と保持部材11とを接合するための接合材のメニスカスを形成することができ、接続用基板6および搭載用基板7と保持部材11とを強固に接合させることができる。
なお、接続用基板6および搭載用基板7の張り出し寸法、すなわち接続用基板6および搭載用基板7の外周部と保持部材11の上面の外周部との間の距離は0.1mm〜1mm程度であるのがよい。
以下、同軸コネクタ3および接続用基板6を保持部材11に接合する方法について説明する。
棚部11cには金−錫半田等の接合材を設置しその上に接続用基板6を設置する。貫通孔11aは、壁部2の内外を貫通するように形成され、同軸コネクタ3を挿入するとともに外周導体3aとの間に金−錫半田等の封着材を挿入する。中心導体3bの先端部は、セラミック基板6の上面に突出させ、中心導体3bの先端部と線路導体6aの上面との間に半田等の導電性接着材を載置する。
しかる後、加熱して接合材と封着材および導電性接着材を溶融させ、接合材により接続用基板6が棚部11cに強固に固定され、溶融した封着材は毛細管現象により外周導体3aと貫通孔11aの内壁との隙間に充填させることによって、外周導体3aが貫通孔11a内に金−錫半田等の封着材を介して挿着され、導電性接着材により中心導体3bと線路導体6aとが接続される。
かくして、グランドとしての外周導体3aが保持部材11に封着材を介して保持部材11に電気的に接続され、また信号線路としての中心導体3bが接続用基板6の線路導体6aに金−錫半田等からなる導電性接着材を介してそれぞれ電気的に接続される。
中心導体3bを伝送する高周波信号は、貫通孔11a部において貫通孔11aの中心軸を伝送する同軸線路を伝送し、保持部材11の壁部2内側の面から出て線路導体6aの一端の半田等の導電性接着材に達した後は、例えばマイクロストリップ線路となっている線路導体6a上を伝送する。この同軸線路とマイクロストリップ線路は、所定の特性インピーダンス値に整合されている。導電性接着材の接続部において、中心導体3bの先端部の位置、線路導体6aの位置、および導電性接着材の量により、信号線路のインピーダンスが所定の値に設定されている。このようにして、パッケージ内において、反射損失や透過損失等の伝送損失のない良好な信号線路が形成される。上述したように、線路導体6aは線路導体6aの両側に等間隔をあけて同一面に設けられた同一面接地導体とともにコプレーナ線路を形成してもよい。
<パッケージ>
次に、上述した保持部材11を用いたパッケージについて以下に説明する。
本発明に係るパッケージは、キャビティ1cを有する基体1の壁部2にキャビティ1cに通じる複数の開口部2a,2bを有する容器体1と、第1の開口部2aに設けられ、光半導体素子5に光信号を入出力するための窓部材12と、第2の開口部2bに設けられ、開口部2bに挿入されるコネクタ3を保持するための保持部材11と、を具備し、保持部材11は、光半導体素子5を搭載するための台座部11bが一体形成されてなるものである。
このような構成とすることにより、台座を別途形成しなくともよいため、台座を底板部1aに設置する際の位置合わせが不要となる。
また、ネジ止め用の貫通孔1bは底板部1aの平面視形状が図1(a),図3(a)に示す四角形状である場合、四角形の四隅の4箇所に設けられるのがよい。この構成により、底板部1aを外部回路基板や外部放熱板等に固定する際に、底板部1aの裏面と外部回路基板や外部放熱板等との接触面積を大きくすることができる。この結果、容器体1から外部回路基板や外部放熱板等へ効率良く熱を伝え、容器体1から外部の熱放散性を向上させることができる。
図3(b)においては、底板部1aの厚さが全面にわたって均一になっている場合を示しているが、好ましくは、底板部1aの厚さは、ネジ止め用の貫通孔1bが設けられる部位とその周囲が残部に比べて薄くなっているのがよい。この構成により、ネジ止め時に貫通孔1bが設けられる部位とその周囲の底板部1aが優先的に変形して、貫通孔1bをネジ止めしても、底板部1a全体が変形するのを抑制できる。
また、台座を別途形成する場合と比較して、台座部11bと保持部材11との間隙を形成しなくともよいため、パッケージの小型化に繋がる。さらには、コネクタ3から光半導体素子5までの距離を短くでき、電気信号の伝送損失の発生を抑制できる。
好ましくは、図3に示すように、保持部材11は、壁部2との接合部に鍔部11eが設けられ、鍔部11eが壁部2の第2の開口部2a周囲に接合され、取り付けられているのがよい。この構成により、鍔部11eが壁部2の第2の開口部2a周囲に接合され、取り付けられていることから、図1に示すような鍔部11eの外周形状を開口部2aの内周に嵌合する構造と比較して、寸法精度を緩和することができる。その結果、壁部2と保持部材11を効率良く製造できるとともに、壁部2と保持部材11の製造コストを安価なものとすることができる。
保持部材11と窓部材12の取り付け位置については、例えば、図1に示すように、四角枠状の壁部2の一辺に第1の開口部2aが設けられるとともに、第1の開口部2aが設けられた辺に隣接する辺に第2の開口部2aが設けられ、開口部2a,2bにそれぞれ窓部材12と保持部材11とが取り付けられる。この場合例えば、光半導体素子5が窓部材12に光学的に結合するように対向する位置となるように台座部11bをパッケージ内側に突出させておく。
また例えば、図3に示すように、四角枠状の壁部2の一辺に第1の開口部2aが設けられるとともに、第1の開口部2aが設けられた辺と対向する辺に第2の開口部2aが設けられ、開口部2a,2bにそれぞれ窓部材12と保持部材11とが取り付けられてもよい。
好ましくは、図1に示すように、四隅に設けられた貫通孔1bに対して、貫通孔1b同士の距離が長くなる側(長辺側)の四角枠状の壁部2の一辺に第2の開口部2aが設けられ、開口部2bに保持部材11が取り付けられるのがよい。この構成により、貫通孔1b同士の距離が長くネジ止め時に変形し易い長辺側の壁部2が保持部材11により補強され、貫通孔1bをネジ止めしても壁部2の変形を抑制できる。その結果、貫通孔1bをネジ止めしても、台座部11bの光半導体素子5が所定位置に保持され、光半導体素子5と窓部材12との間で光信号を良好に入出力させることができる。
<光半導体装置>
最後に、上述したパッケージを用いた光半導体装置について以下に説明する。
本発明にかかる光半導体装置の一例は、上述したパッケージと、台座部11b上に設けられた光半導体素子5と、容器体1に取着され、パッケージを気密封止する封止部材と、を具備したものである。例えば、光半導体素子5の電極と搭載用基板7の上面に被着された線路導体7aとをボンディングワイヤ8により電気的に接続し、しかる後、壁部2の上面に鉄−ニッケル−コバルト合金等の金属からなる蓋体4を半田付け法やシーム溶接法により接合すればよい。
このような構成とすることにより、窓部材12と光半導体素子5との位置合わせを良好にして光信号を効率良く伝送でき、また熱放散性が良好で正常且つ安定に作動する小型の光半導体装置を提供できる。
なお、光半導体装置において、窓部材12と光半導体素子5との間にミラーやプリズム等の光学部品(図示せず)が設けられていてもよい。この構成により、例えば、光半導体素子5が半導体レーザ(LD)等の発光素子である場合、光半導体素子5から発光した光をミラーやプリズム等の光学部品を介して、窓部材12に導いて光半導体装置外部へ出射させることが可能となり、光半導体素子5と窓部材12とを対向する位置に配置する必要が無くなる。従って、光半導体素子5の搭載位置の自由度を向上させることができる。
光半導体素子5がフォトダイオード(PD)等の受光素子である場合も、窓部材12から光半導体装置内部に入射してくる光を、ミラーやプリズム等の光学部品を介して、光半導体素子5に導いて受光させることが可能となり、光半導体素子5が発光素子である場合と同様、光半導体素子5の搭載位置の自由度を向上させることができる。
また、図1乃至図3に示す光半導体装置は、底板部1aの外周側に設けられた貫通孔1bをネジ止めすることにより、外部回路基板や外部放熱板等に実装される。また、同軸コネクタ3と外部電気回路に接続された同軸ケーブルとを接続することにより、内部に収容する光半導体素子5が外部電気回路に電気的に接続され、光半導体素子5が高周波信号で作動することとなる。
貫通孔1bを外部回路基板にネジ止めして実装する際、パッケージ製造時のロウ付け工程において反りが発生していた底板部1aの反りが矯正され、容器体1に外力や変形が加わることとなる。本発明のパッケージにおいては、容器体1に外力や変形が加わった場合においても、図1,乃至図3に示すように、保持部材11の下面はキャビティ1cの中空に位置する。すなわち、保持部材11の下面と底板部1aとの間に空間を設けることによって、台座部11bおよび棚部11cの下面と底板部1aとの間に空間がある。この構成により、保持部材11の先端の変位量は、保持部材11の下面が底板部1aに接合されている場合に比べ小さいので、光半導体素子5の位置ズレを抑制し、光結合効率の高いパッケージを提供することができる。
本発明の一例にかかる電子装置は、特に周波数が5〜50GHz程度の高周波信号の伝送特性を良好なものとすることができる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更は何等差し支えない。
1:基体(容器体)
1c:キャビティ
2:壁部
2a:第1の開口部
2b:第2の開口部
3:同軸コネクタ(コネクタ)
4:蓋体(封止部材)
5:光半導体素子
6:接続用基板
7:搭載用基板
11:保持部材
11b:台座部

Claims (9)

  1. 光半導体素子が収納されるキャビティを有する基体の壁部に前記キャビティに通じる複数の開口部を有する容器体と、
    第1の前記開口部に設けられ、前記光半導体素子に光信号を入出力するための窓部材と、
    第2の前記開口部に設けられ、該第2の開口部に挿入されるコネクタを保持するための保持部材と、
    を具備し、
    前記保持部材は、前記光半導体素子を搭載するための台座部が一体形成されてなるとともに、その下面と前記キャビティの底面との間に空隙を介して設けられていることを特徴とする半導体素子収納用パッケージ。
  2. 前記保持部材は、前記台座部から前記壁部にかけて漸次厚くなるように形成されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 前記保持部材は、金属からなることを特徴とする請求項1または請求項2に記載の半導体素子収納用パッケージ。
  4. 前記保持部材は、鉄−ニッケル−コバルト合金からなることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体素子収納用パッケージ。
  5. 前記保持部材の上面に取着され、前記コネクタおよび前記光半導体素子と電気的に接続するための回路基板をさらに有することを特徴とする請求項1乃至請求項4のいずれかに記載の半導体素子収納用パッケージ。
  6. 前記保持部材に複数個の前記コネクタが取り付けられていることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体素子収納用パッケージ。
  7. 前記保持部材の上面が前記回路基板の下面より幅狭とされていることを特徴とする請求項5または請求項6に記載の半導体素子収納用パッケージ。
  8. 前記保持部材は、前記壁部との接合部に鍔部が設けられ、該鍔部が前記壁部の第2の前記開口部周囲に接合され、取り付けられていることを特徴とする請求項1乃至請求項7のいずれかに記載の半導体素子収納用パッケージ。
  9. 請求項1乃至請求項8のいずれかに記載の半導体素子収納用パッケージと、
    前記台座部上に設けられた光半導体素子と、
    前記容器体に取着され、前記パッケージを気密封止する封止部材と、
    を具備した光半導体装置。
JP2009042840A 2008-02-26 2009-02-25 半導体素子収納用パッケージおよび光半導体装置 Expired - Fee Related JP5153682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009042840A JP5153682B2 (ja) 2008-02-26 2009-02-25 半導体素子収納用パッケージおよび光半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008045087 2008-02-26
JP2008045087 2008-02-26
JP2008330398 2008-12-25
JP2008330398 2008-12-25
JP2009042840A JP5153682B2 (ja) 2008-02-26 2009-02-25 半導体素子収納用パッケージおよび光半導体装置

Publications (2)

Publication Number Publication Date
JP2010171356A true JP2010171356A (ja) 2010-08-05
JP5153682B2 JP5153682B2 (ja) 2013-02-27

Family

ID=42703162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009042840A Expired - Fee Related JP5153682B2 (ja) 2008-02-26 2009-02-25 半導体素子収納用パッケージおよび光半導体装置

Country Status (1)

Country Link
JP (1) JP5153682B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175011A (ja) * 2011-02-24 2012-09-10 Kyocera Corp 半導体素子収納用パッケージ、およびこれを備えた半導体装置
WO2015030034A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよびこれを備えた実装構造体
JP2019530131A (ja) * 2016-09-16 2019-10-17 ローゼンベルガー ホーフフレクベンツテクニック ゲーエムベーハー アンド カンパニー カーゲー 光ファイバと導電体とを接続するためのコネクタ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164453A (ja) * 2000-11-29 2002-06-07 Kyocera Corp 半導体素子収納用パッケージ
JP2003318477A (ja) * 2002-04-25 2003-11-07 Sumitomo Metal Electronics Devices Inc 光通信用パッケージ及びその製造方法
JP2004079570A (ja) * 2002-08-09 2004-03-11 Sumitomo Electric Ind Ltd 半導体素子収納パッケージ
JP2004140188A (ja) * 2002-10-17 2004-05-13 Kyocera Corp 半導体素子収納用パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164453A (ja) * 2000-11-29 2002-06-07 Kyocera Corp 半導体素子収納用パッケージ
JP2003318477A (ja) * 2002-04-25 2003-11-07 Sumitomo Metal Electronics Devices Inc 光通信用パッケージ及びその製造方法
JP2004079570A (ja) * 2002-08-09 2004-03-11 Sumitomo Electric Ind Ltd 半導体素子収納パッケージ
JP2004140188A (ja) * 2002-10-17 2004-05-13 Kyocera Corp 半導体素子収納用パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175011A (ja) * 2011-02-24 2012-09-10 Kyocera Corp 半導体素子収納用パッケージ、およびこれを備えた半導体装置
WO2015030034A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよびこれを備えた実装構造体
JP6046822B2 (ja) * 2013-08-28 2016-12-21 京セラ株式会社 素子収納用パッケージおよびこれを備えた実装構造体
JPWO2015030034A1 (ja) * 2013-08-28 2017-03-02 京セラ株式会社 素子収納用パッケージおよびこれを備えた実装構造体
JP2019530131A (ja) * 2016-09-16 2019-10-17 ローゼンベルガー ホーフフレクベンツテクニック ゲーエムベーハー アンド カンパニー カーゲー 光ファイバと導電体とを接続するためのコネクタ

Also Published As

Publication number Publication date
JP5153682B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
WO2014002921A1 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2009010149A (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP2006210672A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP4969490B2 (ja) 基板保持部材及びパッケージ、並びに電子装置
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2001028407A (ja) 光半導体素子収納用パッケージ
JP3623179B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2006179839A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2002198454A (ja) 半導体素子収納用パッケージ
JP3850344B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4070181B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2006128267A (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4594166B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2009076828A (ja) 半導体素子収納用パッケージ及び半導体装置
JP2007150276A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004327685A (ja) 光半導体素子収納用パッケージおよび光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5153682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees