JP2003069126A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2003069126A
JP2003069126A JP2001257610A JP2001257610A JP2003069126A JP 2003069126 A JP2003069126 A JP 2003069126A JP 2001257610 A JP2001257610 A JP 2001257610A JP 2001257610 A JP2001257610 A JP 2001257610A JP 2003069126 A JP2003069126 A JP 2003069126A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
center conductor
frame
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001257610A
Other languages
English (en)
Inventor
Yoshinobu Sawa
義信 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001257610A priority Critical patent/JP2003069126A/ja
Publication of JP2003069126A publication Critical patent/JP2003069126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 伝送される高周波信号の周波数が高くなる
と、同軸コネクタの中心導体の非同軸部分のインピーダ
ンスが回路基板のメタライズ金属層部より大きくなり、
かつ高周波信号の伝播モードにずれを生じ、その結果高
周波信号の入出力時における反射損失が大きくなり、半
導体素子の作動性が劣化するという問題があった。 【解決手段】 上面に半導体素子5の載置部9を有する
基体2と、基体2の上面に載置部9を囲繞するように取
着された枠体3と、枠体3の貫通孔10に嵌着されると
ともに中心導体4cが回路基板7に電気的に接続される
同軸コネクタ4とを具備し、回路基板7の上面に、枠体
3の内側に突出した中心導体4cを回路基板7の上面か
ら上方で同軸状に囲む屋根状部材6が設けられている。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、光通信分野やマイ
クロ波通信およびミリ波通信等の分野で用いられる、高
い周波数帯で作動する各種半導体素子を収納する半導体
素子収納用パッケージに関する。 【0002】 【従来の技術】従来の、光通信分野やマイクロ波通信お
よびミリ波通信等の分野で用いられる、高い周波数で作
動する各種半導体素子を収納する半導体素子収納用パッ
ケージ(以下、半導体パッケージという)として、例え
ば光通信分野に用いられる光半導体パッケージを図3お
よび図4に示す。 【0003】これらの図に示すように、光半導体パッケ
ージ101は、一般に、上面に半導体レーザ(LD)や
フォトダイオード(PD)等の光半導体素子105が載
置用基台108を介して搭載される載置部109を有す
る鉄(Fe)−ニッケル(Ni)−コバルト(Co)合
金や銅(Cu)−タングステン(W)合金等の金属材料
から成る基体102を有する。 【0004】また、載置部109を囲繞するようにして
基体102の上面に銀ロウ等のロウ材を介して接合さ
れ、一側部に光半導体素子105と外部電気回路(図示
せず)とを電気的に接続する同軸コネクタ(ガラスビー
ズ端子ともいう)104を嵌着接合するための貫通孔1
10が設けられた枠体103を有する。 【0005】また、枠体103には上記一側部に対向す
る側部に光半導体素子105と光結合するための光伝送
路である貫通孔111が形成されている。 【0006】この枠体103の光伝送路である貫通孔1
11の枠体103外側開口の周辺部には、枠体103の
熱膨張係数に近似するFe−Ni−Co合金やFe−N
i合金等の金属材料から成る筒状の光ファイバ116の
固定部材113が銀ロウ等のロウ材で接合される。この
固定部材113には、戻り光防止用の光アイソレータ1
15と光ファイバ116とが樹脂接着剤で接着された金
属ホルダ114と、非晶質ガラス等からなり集光レンズ
として機能するとともに光半導体パッケージ101内部
を気密に塞ぐ機能を有する透光性部材112とが固定さ
れるなお、固定部材113と金属ホルダ114とは、各
々の端面同士がYAGレーザ溶接等により固定される。
一方、固定部材113と透光性部材112とは、固定部
材113の内周面に形成されたメッキ層と透光性部材1
12の外周面の一部に形成されたメッキ層とを、金(A
u)−錫(Sn)合金半田等の低融点ロウ材でロウ接し
て固定される。 【0007】また、同軸コネクタ104は、Fe−Ni
−Co合金等の金属材料から成る筒状の外周導体104
aと、外周導体104aの内部に充填された硼珪酸ガラ
ス等からなる絶縁体104bと、絶縁体104bの中心
軸部分に装着され光半導体パッケージ101内外を導通
させる中心導体104cとからなる。 【0008】また、同軸コネクタ104の筒状の外周導
体104aは、枠体103の一側部に設けられた貫通孔
110の内周面にAu−Sn合金半田等の低融点ロウ材
でロウ付して固定される。この同軸コネクタ104は、
外部電気回路と光半導体素子105とを電気的に接続す
る機能を有するとともに半導体パッケージ101内部を
気密に塞ぐ機能を有する。 【0009】また、同軸コネクタ104は、高周波信号
が伝送される中心導体104cと、その外周部、即ち金
属材料からなる外周導体104aおよび貫通孔110内
周部とが、高周波信号の伝送時にインピーダンスの整合
が可能な同軸構造を成している。 【0010】なお、同軸コネクタ104と光半導体素子
105との電気的接続は、中心導体104cの貫通孔1
10内部のインピーダンスと同一となるように回路基板
107の上面に形成されたマイクロストリップ線路であ
るメタライズ金属層118と、枠体103の内側に突出
した中心導体104cの一端とをSn−鉛(Pb)半田
等の低融点ロウ材を介して接合するとともに、このメタ
ライズ金属層118と光半導体素子105の電極とをボ
ンディングワイヤ119で接続することにより成され
る。 【0011】このような光半導体パッケージ101は、
先ず、光半導体素子105やインピーダンス整合用等の
回路基板107を搭載した載置用基台108を樹脂接着
剤、ロウ材等の接着材を介して載置固定する。その後、
同軸コネクタ104の中心導体104cの一端を回路基
板107上面のメタライズ金属層118に低融点ロウ材
を介して接合するとともに、メタライズ金属層118と
光半導体素子105の電極をボンディングワイヤ119
で電気的に接続する。次いで、光アイソレータ115と
光ファイバ116とが固定された金属ホルダ114を固
定部材113に溶接し、枠体103の上面に蓋体117
をシーム溶接やロウ接等により接合して、基体102と
枠体103と蓋体117とから成る容器内部に光半導体
素子105を気密に収容することにより、製品としての
光半導体装置となる。 【0012】このような光半導体装置は、例えば、外部
から供給される駆動用の高周波信号により光半導体素子
105を光励起させ、励起したレーザ光等の光を透光性
部材112を通して光ファイバ116に授受させ光ファ
イバ116内を伝送させることにより、大容量の情報を
高速に伝送できる光電変換装置として機能し、光通信分
野等に多用されている。 【0013】 【発明が解決しようとする課題】しかしながら、上記従
来の光半導体パッケージにおいては、枠体103内側に
突出した同軸コネクタ105の中心導体104cが同軸
構造となっていない。そのため、伝送される高周波信号
の周波数が高くなると、同軸構造になっていない部分に
発生するインピーダンスが非常に大きくなり、かつ信号
の伝播モードにずれを生じていた。従って、中心導体1
04cの枠体103内側に突出していない部分と回路基
板107のメタライズ金属層118との間のインピーダ
ンスのギャップおよび信号の伝播モードのずれが非常に
大きくなっていた。その結果、高周波信号の入出力時に
おける反射損失が大きくなり、光半導体素子105の作
動性が損なわれるという問題点を有していた。 【0014】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、高周波信号の入出力時に
おける同軸コネクタでの反射損失を非常に小さなものと
することにより、光半導体素子の作動性を良好なものと
することにある。 【0015】 【課題を解決するための手段】本発明の半導体パッケー
ジは、上面に半導体素子および回路基板が載置用基台を
介して載置される載置部を有する基体と、該基体の上面
に前記載置部を囲繞するように取着され、側部に貫通孔
が形成された枠体と、筒状の外周導体およびその中心軸
に設置された中心導体ならびにそれらの間に介在させた
絶縁体から成り、前記貫通孔に嵌着されるとともに前記
中心導体が前記回路基板に電気的に接続される同軸コネ
クタとを具備した半導体素子収納用パッケージにおい
て、前記回路基板の上面に、前記枠体の内側に突出した
前記中心導体を前記回路基板の上面から上方で同軸状に
囲む屋根状部材が設けられていることを特徴とする。 【0016】本発明は、回路基板の上面に、枠体の内側
に突出した中心導体を回路基板の上面から上方で同軸状
に囲む屋根状部材が設けられていることから、中心導体
の枠体内側に突出していない部分と、回路基板のメタラ
イズ金属層との間のインピーダンスのギャップを小さく
することができ、高周波信号の入出力時における同軸コ
ネクタでの反射損失を極めて小さなものとすることがで
きる。即ち、高周波信号の伝送時に回路基板のメタライ
ズ金属層で発生する電界の大きさは、同軸コネクタの中
心導体が枠体内側にそのまま突出した場合にその部分に
発生する電界の大きさよりも、中心導体が同軸状の屋根
状部材で覆われている部分で発生する電界の大きさに近
いものとなっている。そのため、同軸状の屋根状部材で
覆われた中心導体をメタライズ金属層と接続することに
より、メタライズ金属層と中心導体との間の電界の変化
を緩やかなものにできる。その結果、インピーダンスの
急激な変化を抑えることができ、インピーダンスの変化
により発生する反射損失を極めて小さくできる。 【0017】 【発明の実施の形態】本発明の半導体パッケージについ
て以下に詳細に説明する。図1は、本発明の半導体パッ
ケージについて実施の形態の一例を示す光半導体パッケ
ージの断面図であり、図2は本発明の半導体パッケージ
の要部を示す断面図である。 【0018】これらの図において、1は、容器本体の底
板を構成する基体2と、容器本体の側壁を構成する枠体
3と、高周波信号の入出力端子である同軸コネクタ4
と、透光性部材12や金属ホルダ14を設置固定すると
ともに光ファイバ16を取着するための筒状の光ファイ
バの固定部材13とを具備した半導体パッケージであ
る。これら基体2、枠体3、同軸コネクタ4、固定部材
13、透光性部材12および蓋体17とで内部に光半導
体素子5を収容するための容器が基本的に構成される。
また、固定部材13の外側の端面には、光アイソレータ
15と光ファイバ16とが樹脂接着剤で接着された金属
ホルダ14が、YAGレーザ溶接等により固定されてい
る。 【0019】本発明の半導体パッケージ1において、回
路基板7の上面に、枠体3の内側に突出した中心導体4
cを回路基板7の上面から上方で同軸状に囲む屋根状部
材6が設けられている。 【0020】この屋根状部材6は、枠体3に電気的に接
続されて枠体3の内側に突出した中心導体4cを同軸状
に囲うことから、高周波信号の伝送時に屋根状部材6で
囲われた中心導体4c部分で発生する電界の大きさを、
回路基板7のメタライズ金属層18で発生する電界の大
きさに近いものとすることができる。その結果、屋根状
部材6で同軸状に囲われた中心導体4cをメタライズ金
属層18に接続することにより、中心導体4cとメタラ
イズ金属層18との間の電界の変化を緩やかなものとで
きる。従って、その間のインピーダンスの急激な変化が
抑制できるとともに信号の伝播モードのずれも小さくな
り、高周波信号の入出力時における反射損失が極めて小
さくなる。 【0021】この屋根状部材6の形状、寸法としては、
中心導体4cの外径と屋根状部材6の材質が有する誘電
率、電気抵抗により、50Ωとなる同軸構造を成すよう
な形状、寸法であれば良い。例えば、屋根状部材6は、
Fe−Ni−Co合金,Cu−W,ステンレス鋼(SU
S)等の金属材料、またはアルミナ等のセラミックス材
料から成る。 【0022】例えば、中心導体4cの外径が0.1〜
0.6mm程度である場合、屋根状部材6の内径は0.
23〜1.4mm程度である。 【0023】また、屋根状部材6は、中心導体4cの枠
体3内側に突出した部分について、図1に示すように中
心導体4cの外周面が空間に露出した部位(露出部)と
メタライズ金属層18に接続された部位(接続部)とが
ある場合、メタライズ金属層18と中心導体4cとの接
続部での電界の変化を緩やかなものとするため、露出部
の内径は接続部の内径と同一であることが好ましい。 【0024】また、屋根状部材6の枠体3内面に対向す
る面が、枠体3にAu−Sn合金半田等の低融点ロウ材
により接合されており、屋根状部材6と枠体3とは同電
位となっている。従って、本発明の屋根状部材6として
は、グランド(接地電位)強度が高く、即ち接地電位の
安定性が高く、シールド性(電磁遮蔽性)に優れている
という点では、上記金属材料からなるものが好ましい。 【0025】本発明の基体2は、光半導体素子5を支持
するための支持部材および光半導体素子5から発生する
熱を放散するための放熱板として機能し、その上面の略
中央部に光半導体素子5が載置用基台8を介して載置さ
れる載置部9を有している。この載置部9には、載置用
基台8がSn−Pb半田等の低融点ロウ材を介して接着
固定される。また、光半導体素子5から発生する熱は、
低融点ロウ材を介して外部に効率良く放散され、光半導
体素子5の作動性を良好なものとする。 【0026】基体2は、Fe−Ni−Co合金やFe−
Ni合金等の金属材料から成り、そのインゴットに圧延
加工や打ち抜き加工等の従来周知の金属加工を施すこと
により所定の形状に製作される。また、その表面に耐食
性に優れかつロウ材との濡れ性に優れる金属、具体的に
は厚さ0.5〜9μmのNi層と厚さ0.5〜9μのA
u層を順次メッキ法により被着させておくのがよく、基
体2の酸化腐食を有効に防止することができるととも
に、基体2上面の載置用基台8を介して光半導体素子5
を強固に接着固定させることができる。 【0027】また、基体2の上面には、載置部9を囲繞
するようにして枠体3が接合されており、枠体3の内側
に載置用基台8を介して光半導体素子5を収容するため
の空所が形成されている。この枠体3は、Fe−Ni−
Co合金やFe−Ni合金等の金属材料から成り、例え
ば、Fe−Ni−Co合金等のインゴットをプレス加工
により枠状に成形することにより作製され、基体2への
取着は基体2の上面と枠体3の下面とを銀ロウ等でロウ
付けすることにより行なわれる。 【0028】さらに、枠体3の側部には、貫通孔10,
11が設けてあり、貫通孔10の内面には同軸コネクタ
4が、貫通孔11の内面には筒状の固定部材13がそれ
ぞれ嵌着接合され、固定部材13の内側には透光性部材
12が取着されている。枠体3の一側部に形成された貫
通孔10は、同軸コネクタ4を枠体3に取着するための
取着孔である。また、枠体3の対向する他の側部に形成
された貫通孔11は、筒状の固定部材13を枠体3に取
着するための取着孔である。貫通孔10,1111は、
枠体3の側部に従来周知のドリルによる孔あけ加工を施
すことにより所定形状に形成される。 【0029】枠体3の貫通孔11に取着されている筒状
の固定部材13は、光アイソレータ15および光ファイ
バ16が接着された金属ホルダ14を枠体3に固定する
際の接合媒体として機能するとともに、光半導体素子5
が励起した光を光ファイバ16に伝達させる作用をな
し、その内側には透光性部材12が取着される。 【0030】透光性部材12は、固定部材13の内部空
間を塞ぎ、基体2と枠体3と蓋体17とからなる容器の
気密性を保持するとともに、固定部材13内部の空間を
伝達する光半導体素子5の励起した光を集光し、または
そのまま固定部材13に取着接続された光ファイバ16
に伝達する作用をなす。 【0031】また、透光性部材12は、例えば、酸化珪
素,酸化鉛を主成分とした鉛系、または硼酸,ケイ砂を
主成分とした硼珪酸系の非晶質ガラスから成る。この非
晶質ガラスは結晶軸が存在しないことから、光半導体素
子5の励起する光を透光性部材12を通過させ光ファイ
バ16に授受させる場合、光半導体素子5の励起した光
は透光性部材12で複屈折を起こすことなく光ファイバ
16に授受される。その結果、光半導体素子5が励起し
た光の光ファイバ16への授受が高効率となって光信号
の伝達効率を高いものとすることができる。 【0032】また、透光性部材12の固定部材13への
取着は、例えば、透光性部材12の外周部に予めメタラ
イズ層等の金属層を被着させておき、この金属層と固定
部材13の内面とをAu−Sn合金のロウ材を介してロ
ウ付けすることにより行なわれる。この場合、透光性部
材12の固定部材13への取着がAu−Sn合金等のロ
ウ付けにより行なわれることから、取着の信頼性が極め
て高くなり、その結果固定部材13と透光性部材12と
の取着部において光半導体素子5を収容する容器の気密
封止が完全となり、容器内部に収容する光半導体素子5
を長期にわたり正常かつ安定して作動させることができ
る。 【0033】本発明の載置用基台8は、シリコン(S
i)やCu−W合金等の熱伝導性の高い金属からなり、
光半導体素子5から基体2へ熱を伝えるための伝熱媒体
として機能する。更に、その高さを適宜設定することに
より、透光性部材12と光半導体素子5との光軸が合う
ようにする機能を有する。また、載置用基台8の上面に
はアルミナ(Al23)等のセラミックスからなるイン
ピーダンス整合用等の回路基板7が接合されており、回
路基板7の上面には高周波信号の伝送線路としてのメタ
ライズ金属層18が形成されている。 【0034】このメタライズ金属層18は、同軸コネク
タ4の中心導体4cのインピーダンスと同一となるよう
に形成されたマイクロストリップ線路であり、その一端
側は光半導体素子5とボンディングワイヤ19を介して
接続される。また、他端側は同軸コネクタ4の中心導体
4cと接合され、中心導体4cと光半導体素子5とを電
気的に接続する機能を有する。また、メタライズ金属層
19は、モリブデン(Mo),マンガン(Mn),W等
の金属粉末に有機溶剤、溶媒を添加混合して得た金属ペ
ーストを、回路基板7となるセラミックグリーンシート
に従来周知のスクリーン印刷法により所定パターンに印
刷塗布し、焼成することにより形成される。 【0035】本発明の同軸コネクタ4は、外周導体4a
と外周導体4aの貫通穴に充填された硼珪酸ガラスから
なる絶縁体4bと、絶縁体4bの中心軸部分に装着され
光半導体パッケージ1の内外を導通させる中心導体4c
とで構成される。即ち、同軸コネクタ4自体は、外周導
体4aと中心導体4cとの間に絶縁体4bを充填した同
軸構造であることから、伝送される高周波信号の周波数
が高くなっても中心導体4cにインピーダンスの整合が
困難になる部分が出現することはない。 【0036】更に、金属またはセラミックスからなる屋
根状部材6が、回路基板7の上面に取着されるとともに
枠体3と電気的に接続されている。これにより、高周波
信号の伝送時に回路基板7のメタライズ金属層18で発
生する電界の大きさは、中心導体4cが枠体3内側にそ
のまま突出し屋根状部材6がない場合にその部分に発生
する電界の大きさよりも、中心導体4cが屋根状部材6
で囲われている部分で発生する電界の大きさに近いもの
となる。そのため、同軸状の屋根状部材6で囲われた中
心導体4cをメタライズ金属層18と接続することによ
り、メタライズ金属層18と中心導体4cとの間の電界
の変化を緩やかなものにできる。その結果、インピーダ
ンスの急激な変化を抑えることができ、インピーダンス
の変化により発生する反射損失を極めて小さくできる。 【0037】また、枠体3の上面には、例えばFe−N
i−Co合金やFe−Ni合金等の金属材料からなる蓋
体17が接合され、これにより基体2と枠体3と蓋体1
2とからなる容器の内部に光半導体素子5が気密に封止
されることになる。蓋体12の枠体3の上面への接合
は、例えば、シームウェルド法等の溶接やAu−Sn合
金等のロウ材によるロウ付けにより行われる。 【0038】かくして、本発明の半導体パッケージによ
れば、基体2の載置部9に載置用基台8を介して光半導
体素子5を載置固定するとともに、光半導体素子5の各
電極をボンディングワイヤ19を介して外部リード端子
(図示せず)に電気的に接続し、次に枠体3の上面に蓋
体17を接合し、基体2と枠体3と蓋体17とからなる
容器内部に光半導体素子5を収納し、最後に枠体3に取
着された固定部材13に光アイソレータ15と光ファイ
バ16を取着した金属ホルダ14を溶接することによ
り、製品としての光半導体装置となる。 【0039】なお、本発明は上記実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内にお
いて種々の変更を行うことは何等支障ない。例えば上記
実施の形態では半導体素子がLD,FD等の光半導体素
子である場合について説明してが、本発明では半導体素
子がIC,LSI等であってもよい。 【0040】 【発明の効果】本発明は、回路基板の上面に、枠体の内
側に突出した中心導体を回路基板の上面から上方で同軸
状に囲む屋根状部材が設けられていることから、中心導
体の枠体内側に突出していない部分と回路基板のメタラ
イズ金属層との間のインピーダンスのギャップを小さく
することができ、高周波信号の入出力時における反射損
失を極めて小さなものとすることができる。その結果、
同軸状の屋根状部材で囲われた中心導体をメタライズ金
属層と接続することにより、メタライズ金属層と中心導
体との間の電界の変化を緩やかなものにでき、従ってイ
ンピーダンスの急激な変化を抑えることができ、インピ
ーダンスの変化により発生する反射損失を極めて小さく
できる。
【図面の簡単な説明】 【図1】本発明の半導体パッケージについて実施の形態
の一例を示す断面図である。 【図2】本発明の半導体パッケージにおける要部を示す
断面図である。 【図3】従来の半導体パッケージを示す断面図である。 【図4】従来の半導体パッケージにおける要部を示す断
面図である。 【符号の説明】 1:半導体パッケージ 2:基体 3:枠体 4:同軸コネクタ 4a:外周導体 4b:絶縁体 4c:中心導体 5:半導体素子 6:屋根状部材 7:回路基板 8:載置用基台 9:載置部 10,11:貫通孔

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 上面に半導体素子および回路基板が載置
    用基台を介して載置される載置部を有する基体と、該基
    体の上面に前記載置部を囲繞するように取着され、側部
    に貫通孔が形成された枠体と、筒状の外周導体およびそ
    の中心軸に設置された中心導体ならびにそれらの間に介
    在させた絶縁体から成り、前記貫通孔に嵌着されるとと
    もに前記中心導体が前記回路基板に電気的に接続される
    同軸コネクタとを具備した半導体素子収納用パッケージ
    において、前記回路基板の上面に、前記枠体の内側に突
    出した前記中心導体を前記回路基板の上面から上方で同
    軸状に囲む屋根状部材が設けられていることを特徴とす
    る半導体素子収納用パッケージ。
JP2001257610A 2001-08-28 2001-08-28 半導体素子収納用パッケージ Pending JP2003069126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001257610A JP2003069126A (ja) 2001-08-28 2001-08-28 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001257610A JP2003069126A (ja) 2001-08-28 2001-08-28 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2003069126A true JP2003069126A (ja) 2003-03-07

Family

ID=19085244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001257610A Pending JP2003069126A (ja) 2001-08-28 2001-08-28 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2003069126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170865A (ja) * 2007-12-17 2009-07-30 Kyocera Corp 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170865A (ja) * 2007-12-17 2009-07-30 Kyocera Corp 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置

Similar Documents

Publication Publication Date Title
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2003069126A (ja) 半導体素子収納用パッケージ
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002232058A (ja) 光半導体素子収納用パッケージ
JP3967905B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4658313B2 (ja) 半導体素子収納用パッケージ
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3720694B2 (ja) 半導体素子収納用パッケージ
JP2004140188A (ja) 半導体素子収納用パッケージ
JP3393837B2 (ja) 半導体素子収納用パッケージ
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP3993774B2 (ja) 光半導体素子収納用パッケージ
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP2004200242A (ja) 半導体素子収納用パッケージ
JP2004152826A (ja) 半導体素子収納用パッケージ
JP2001217331A (ja) 半導体素子収納用パッケージ
JP2002141594A (ja) 半導体素子収納用パッケージ
JP2002319643A (ja) 半導体素子収納用パッケージ
JP2004165507A (ja) 半導体素子収納用パッケージ
JP2002246681A (ja) 半導体素子収納用パッケージ
JP2002170897A (ja) 入出力端子および半導体素子収納用パッケージ
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置