JP2002170897A - 入出力端子および半導体素子収納用パッケージ - Google Patents

入出力端子および半導体素子収納用パッケージ

Info

Publication number
JP2002170897A
JP2002170897A JP2000364694A JP2000364694A JP2002170897A JP 2002170897 A JP2002170897 A JP 2002170897A JP 2000364694 A JP2000364694 A JP 2000364694A JP 2000364694 A JP2000364694 A JP 2000364694A JP 2002170897 A JP2002170897 A JP 2002170897A
Authority
JP
Japan
Prior art keywords
input
output terminal
semiconductor element
line conductor
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000364694A
Other languages
English (en)
Other versions
JP3670574B2 (ja
Inventor
Toshihiro Asano
稔弘 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000364694A priority Critical patent/JP3670574B2/ja
Publication of JP2002170897A publication Critical patent/JP2002170897A/ja
Application granted granted Critical
Publication of JP3670574B2 publication Critical patent/JP3670574B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】入出力端子において高周波信号の反射損失が低
減し、伝送特性が向上するようにすること。 【解決手段】入出力端子4は、略四角形の誘電体板から
成り、かつ上面に一辺から対向する他辺にかけて形成さ
れた線路導体4a−Aおよび線路導体4a−Aの両側に
略等間隙をもって形成された同一面接地導体層4a−B
とを有する平板部4aと、平板部4aの上面に線路導体
4a−Aおよび同一面接地導体層4a−Bを間に挟んで
接合された誘電体から成る立壁部4bとを具備し、平板
部4aの線路導体4a−A端側の側面に同一面接地導体
層4a−Bが延出されて成る側面接地導体層4a−Cが
形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信、マイクロ
波通信、ミリ波通信等の高周波信号で作動する各種半導
体素子を収納する半導体素子収納用パッケージに用いら
れる入出力端子および半導体素子収納用パッケージに関
する。
【0002】
【従来の技術】従来のマイクロ波帯やミリ波帯等の高周
波信号を伝送する入出力端子、および半導体素子を気密
に収容する半導体素子収納用パッケージ(以下、半導体
パッケージという)について、それぞれ図4,図5に示
す。これらの図において高周波信号の入出力端子の取付
部102aには、上面に一辺から対向する他辺にかけて
形成された線路導体104a−Aとこの線路導体104
a−Aの両側に等間隙をもって形成された同一面接地導
体層104a−Bとを有する誘電体から成る平板部10
4aと、平板部104aの上面に線路導体104a−A
を間に挟んで接合された誘電体から成る立壁部104b
とを具備する入出力端子104が嵌着されており、線路
導体104a−A,同一面接地導体層104a−B上面
に銀ロウ等のロウ材で接合されたリード端子105を介
して、半導体パッケージの内部に収容された半導体素子
109と、外部電気回路(図示せず)とを電気的に接続
している。
【0003】このような入出力端子104は、平板部1
04a上面の線路導体104a−Aが高周波信号の入出
力線路として使用され、またこの線路導体104a−A
の両側には、半導体素子109と外部電気回路との間の
電気的接続におけるインピーダンスのミスマッチングを
効果的に抑えて高周波信号の伝送特性の劣化を抑える機
能を有する同一面接地導体層104a−Bが等間隙をも
って形成されており、低反射損失の半導体パッケージと
することができるものである。
【0004】また、このような半導体パッケージの1種
である光半導体パッケージは、図5に示すように、上面
にLD(半導体レーザ),PD(フォトダイオード)等
の光半導体素子から成る半導体素子109が載置される
載置部101aを有する、鉄(Fe)−ニッケル(N
i)−コバルト(Co)合金や銅(Cu)−タングステ
ン(W)合金等の金属材料から成る基体101を有す
る。また、載置部101aを囲繞するようにして基体1
01の上面に銀ロウ等のロウ材を介して接合されるとと
もに、長辺側の両側部に半導体素子109と外部電気回
路(図示せず)とを電気的に接続する入出力端子104
嵌着用の取付部102aが形成され、また短辺側の一側
部に半導体素子109と光結合するための光伝送路であ
る貫通孔102bが形成された、Fe−Ni−Co合金
等の金属材料から成る枠体102を有する。
【0005】また、この枠体102の光伝送路である貫
通孔102bの外側周辺部には、金属枠体102の熱膨
張係数に近似するFe−Ni−Co合金,Fe−Ni合
金等の金属材料から成る、光ファイバ108固定用の筒
状の固定部材103が銀ロウ等のロウ材で接合される。
【0006】また、シールリング106は、枠体102
上面および入出力端子104上面に銀ロウ等のロウ材を
介して接合され、入出力端子104を挟持するととも
に、上面に蓋体(図示せず)をシーム溶接等により接合
するための媒体として機能する。
【0007】このような半導体パッケージに、半導体素
子109を載置部101aに錫(Sn)−鉛(Pb)半
田等の低融点ロウ材で載置固定するとともに、線路導体
104a−Aと半導体素子109とをボンディングワイ
ヤ(図示せず)で電気的に接続し、さらに光ファイバ1
08と半導体素子109との光軸を調整した後、固定部
材103の外側端面に、光ファイバ108を樹脂等の接
着剤で取着した金属ホルダ107をAu−Sn等の低融
点ロウ材で接合する。さらに、シールリング106上面
に蓋体をシーム溶接等により接合することにより、製品
としての光半導体装置となる。
【0008】このような光半導体装置は、外部電気回路
から供給される駆動信号によって半導体素子109を光
励起させ、励起したレーザ光等の光を光ファイバ108
に授受させるとともに、光ファイバ108内を伝送させ
ることにより、大容量の情報を高速に伝送できる光電変
換装置として機能するとともに、光通信分野等に多く用
いられる。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来の入出力端子104を半導体パッケージに嵌着し半導
体素子109を、例えば40GHz以上の非常に高い周
波数で作動させた場合、平板部104aの両端面104
d(図4)に形成されたメタライズ層間で容量成分が発
生し、この容量成分は小さいとはいえそのインピーダン
スは大きなものとなり、線路導体104a−Aに大きな
インピーダンスの容量成分が並列的に付加された状態と
なり、信号線路の特性インピーダンスが大きく変化して
インピーダンス不整合が大きくなるという問題があっ
た。
【0010】また、誘電体および導体から成る入出力端
子104は、上記の容量成分を含んだ共振回路を構成し
ており、伝送される数10GHzの高周波信号の周波数
付近で共振が発生し易くなっている。その共振により高
周波信号の反射損失が増大するという問題点があった。
【0011】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、高周波信号の入出力時におけ
る反射損失を小さいものとすることにより、半導体素子
の作動性を良好なものとすることにある。
【0012】
【課題を解決するための手段】本発明の入出力端子は、
略四角形の誘電体板から成り、かつ上面に一辺から対向
する他辺にかけて形成された線路導体および該線路導体
の両側に略等間隙をもって形成された同一面接地導体層
とを有する平板部と、該平板部の上面に前記線路導体お
よび前記同一面接地導体層を間に挟んで接合された誘電
体から成る立壁部とを具備した入出力端子において、前
記平板部の前記線路導体端側の側面に前記同一面接地導
体層が延出されて成る側面接地導体層が形成されている
ことを特徴とする。
【0013】本発明は、上記の構成により、側面接地導
体層間に大きな容量成分が発生し、その容量成分による
インピーダンスは小さなものとなり、線路導体に小さな
インピーダンスの容量成分が並列的に付加された状態と
なり、信号線路の特性インピーダンスの変化によるイン
ピーダンス不整合を抑制することができる。また、入出
力端子の上記容量成分を含んだ共振回路による、数10
GHzの高周波信号の周波数付近での共振を抑えること
ができ、例えば高周波信号の周波数付近より低周波数側
に共振周波数をずらすことができる。従って、高周波信
号の反射損失が低減し、伝送特性が向上する。さらに、
接地電位が安定し強化されるという効果も有する。
【0014】本発明において、好ましくは、前記線路導
体の幅Xに対して前記側面接地導体層同士の間隔をX+
0.06mm〜X+2mmとしたことを特徴とする。
【0015】本発明は、上記の構成により、入出力端子
の共振回路による高周波信号の共振を有効に抑制すると
いう効果がさらに向上する。
【0016】また、本発明の半導体パッケージは、上面
に半導体素子が載置される載置部を有する基体と、該基
体上面に前記載置部を囲繞するように取着された枠体
と、該枠体を貫通してまたは切り欠いて形成された入出
力端子の取付部と、該取付部に嵌着された本発明の入出
力端子とを具備したことを特徴とする。
【0017】本発明は、このような構成により、半導体
素子を気密に収容することができるとともに、高周波信
号の伝送特性が向上するため、長期にわたり半導体素子
の作動性を良好とし得、信頼性の高い半導体パッケージ
となる。
【0018】
【発明の実施の形態】本発明の入出力端子および半導体
パッケージについて以下に詳細に説明する。入出力端子
および半導体パッケージを、それぞれ図1,図2,図3
に示す。図1,図2は本発明の入出力端子の斜視図、図
3は図1の入出力端子を用いた半導体パッケージの斜視
図である。これらの図において、1は基体、2は枠体、
3は光ファイバ8が取着された金属ホルダ7を固定する
筒状の固定部材、4は入出力端子、6はシールリングで
ある。これら基体1と枠体2と固定部材3と入出力端子
4とシールリング6とで、内部にLD,PD等の光半導
体素子などの半導体素子9を収納し、シールリング6上
面に蓋体(図示せず)を取着することにより、半導体素
子9を収納するための容器が構成される。
【0019】基体1は、その上面に半導体素子9を載置
する載置部1aを有しており、半導体素子9を支持する
支持部材として機能するとともに、半導体素子9の作動
時に発する熱を外部に効率良く放散する機能を有する。
【0020】この基体1は、その形状は略直方体または
略長方形の板体であり、Fe−Ni−Co合金やCu−
W合金等の金属材料から成る。また、その製作は合金の
インゴットに圧延加工やプレス加工等の金属加工を施す
ことにより所定の形状に成形される。
【0021】なお、この基体1は、その表面に耐蝕性に
優れかつロウ材との濡れ性に優れる金属、具体的には厚
さ0.5〜9μmのNi層と、厚さ0.5〜5μmのA
u層とを順次メッキ法により被着させておくと、基体1
が酸化腐食するのを有効に防止できるとともに、基体1
上面に半導体素子9を強固に接着固定できる。従って、
基体1表面には0.5〜9μmのNi層や厚さ0.5〜
5μmのAu層等の金属層をメッキ法により被着させて
おくことが好ましい。
【0022】また、この基体1の上面には、載置部1a
を囲繞するようにして銀ロウ等のロウ材を介して接合さ
れるとともに、長辺側の両側部に半導体素子9と外部電
気回路とを電気的に接続する入出力端子4嵌着用の貫通
孔または切欠部から成る取付部2aが形成され、さらに
短辺側の一側部に半導体素子9と光結合するための光伝
送路である貫通孔2bが形成された、Fe−Ni−Co
合金等の金属材料から成る枠体2を有する。
【0023】このような枠体2の製作は、基体1と同
様、合金のインゴットに圧延加工やプレス加工等の金属
加工を施すことにより所定の形状に成形される。
【0024】なお、枠体2の基体1への接合は、基体1
上面と枠体2下面とを、基体1上面に敷設したプリフォ
ーム状の銀ロウ等のロウ材を介して接合される。さら
に、枠体2表面には、基体1と同様に0.5〜9μmの
Ni層や厚さ0.5〜5μmのAu層等の金属層をメッ
キ法により被着させておくと良い。
【0025】また、この枠体2の取付部2aには、半導
体素子9と外部電気回路との高周波信号の入出力を行う
機能を有するとともに、半導体パッケージの内外部を遮
断する機能を有する入出力端子4が銀ロウ等のロウ材で
接合される。
【0026】この入出力端子4は、略長方形,正方形等
の四角形で板状の平板部4aの上面に、略直方体で横倒
しにされた四角柱状の立壁部4bが積層されて成る。こ
のとき、図1に示すように、立壁部4bの端面と平板部
4aの端面は略面一とされている。
【0027】本発明の入出力端子4は、その平板部4a
がアルミナ(Al23)セラミックス,窒化アルミニウ
ム(AlN)セラミックス,ムライト(3Al23・2
SiO2)セラミックス等の誘電体から成る。平板部4
aの上面には、1辺から対向する他辺にかけて、W,M
o−Mn等のメタライズ層から成る線路導体4a−A
と、この線路導体4a−Aの両側に略等間隙をもって形
成された同一面接地導体層4a−Bとが形成される。平
板部4aの線路導体4a−A端側の側面には、同一面接
地導体層4a−Bを延出させて成る側面接地導体層4a
−Cが形成されている。
【0028】このように平板部4aの側面に側面接地導
体層4a−Cが形成されていることにより、例えば40
GHz以上の高い周波数で作動させた場合、側面接地導
体層4a−C間に発生した容量成分を含んだ入出力端子
4の共振回路による、40GHzの高周波信号の周波数
付近での共振を抑えることができ、例えば高周波信号の
周波数付近より低周波数側に共振周波数をずらすことが
できる。従って、半導体素子9をより高い周波数で作動
させ得る。また、接地電位が安定化され強化されること
となる。
【0029】即ち、平板部4aの側面に側面接地導体層
4a−Cを形成することにより、平板部4aの側面にお
ける高周波信号の反射損失を非常に小さいものとでき、
より高い周波数においても半導体素子9は正常かつ安定
に作動する。
【0030】また、側面接地導体層4a−C同士は、図
2に示すように、平板部4aの側面で線路導体4a−A
と電気的に接続されないように連ながっていても構わ
ず、この場合、さらに高周波信号の周波数付近での共振
を抑えることができるとともに、接地電位もさらに安定
化される。図2のような構成においては、半導体素子9
と外部電気回路との高周波信号の入出力時におけるイン
ピーダンスのマッチングをとるために、線路導体4a−
Aの幅Xを適宜狭くしても良い。
【0031】ただし、この幅Xは、線路導体4a−A上
面に接合されるリード端子5の線路導体4a−Aに対す
る接合が損なわれないようにしておく必要があるため、
平板部4a側面の誘電体が露出している部位、即ち線路
導体4a−Aから側面接地導体層4a−Cまでの間隔
(距離)を適宜確保することが好ましい。
【0032】なお、線路導体4a−Aと同一面接地導体
層4a−Bとの間隙および、線路導体4a−Aと側面接
地導体層4a−Cとの間隙は、0.03mm以上である
ことが好ましい。0.03mm未満の場合、リード端子
5を銀ロウ等のロウ材で接合した際、このロウ材が隣合
う線路導体4a−Aと同一面接地導体層4a−Bとを電
気的に接続(ショート)させてしまう場合がある。この
場合、半導体素子9と外部電気回路との高周波信号の伝
送を損なわせることとなる。
【0033】また、図6に示すように、線路導体4a−
Aの幅をXとした場合、側面接地導体層4a−C同士の
間隔YがX+0.06mm〜X+2mmであることが好
ましい。間隔YがX+0.06mm未満では、線路導体
4a−Aと側面接地導体層4a−Cとが短絡し易くなる
とともに、線路導体4a−Aの同軸構造に影響を与える
こととなる。間隔YがX+2mmを超えると、数10G
Hzの高周波信号の周波数付近で共振が発生し、高周波
信号の伝送損失が増大し易くなる。またこの場合、側面
接地導体層4a−C同士の間隔Yは同一面接地導体層4
a−B同士の間隔よりも狭い方がよく、上記の効果が高
くなる。
【0034】さらに、側面接地導体層4a−Cの配置お
よび形状は、図1,図6に示すように、線路導体4a−
Aの中心軸に対して対称に設けるのが同軸構造上好まし
い。
【0035】このような線路導体4a−A,同一面接地
導体層4a−B,側面接地導体層4a−Cは、例えばW
等の粉末に有機溶剤、溶媒を添加混合して得た金属ペー
ストを、平板部4a用のセラミックグリーンシートに、
予め従来周知のスクリーン印刷法により所定パターンに
印刷塗布しておき、焼成することにより形成される。
【0036】また、平板部4aの上面には立壁部4bが
積層される。即ち、この立壁部4bは、平板部4aの上
面に線路導体4a−A,同一面接地導体層4a−Bを間
に挟んで接合された誘電体から成る。
【0037】この入出力端子4の線路導体4a−A,同
一面接地導体層4a−Bの枠体2外部に導出される部位
には、外部電気回路と入出力端子4との高周波信号の入
出力を行い、Fe−Ni−Co合金等の金属材料から成
るリード端子5が銀ロウ等のロウ材で接合される。
【0038】また、枠体2の短辺の一側部には、貫通孔
2bが形成されており、一端面が貫通孔2bの開口を囲
むように銀ロウ等のロウ材で接合され、他方の端面には
光ファイバ8を樹脂等の接着剤で取着した金属ホルダ7
がAu−Sn等の低融点ロウ材で接合される固定部材3
が設けられる。この固定部材3は、基体1や枠体2と同
様の材料を同様の加工法で所望の形状に加工作製される
とともに、その表面に0.5〜9μmのNi層や0.5
〜5μmのAu層等の金属層をメッキ法により被着させ
ておくと良い。
【0039】このように入出力端子4および固定部材3
が取着される枠体2上面にはシールリング6が銀ロウ等
のロウ材で接合される。このシールリング6は、枠体2
上面に銀ロウ等のロウ材で接合されて入出力端子4を挟
持するとともに、その上面に、半導体素子9を封止する
ための蓋体をシーム溶接等により接合するための接合媒
体として機能する。
【0040】本発明の入出力端子4は、上面に一辺から
対向する他辺にかけて形成された線路導体4a−Aと線
路導体4a−Aの両側に略等間隙をもって形成された同
一面接地導体層4a−Bを、側面に同一面接地導体層4
a−Bを延出させて成る側面接地導体層4a−Cを有す
る誘電体から成る平板部4aと、この平板部4a上面に
線路導体4a−A,同一面接地導体層4a−Bを間に挟
んで接合された誘電体から成る立壁部4bとから成る。
【0041】これにより、より高い周波数の高周波信号
を伝送させても、高周波信号の反射をより小さいものと
でき、また高周波信号の入出力時におけるインピーダン
スのミスマッチングを有効に防止できる。
【0042】本発明の半導体パッケージは、金属材料か
ら成る基体1と、その上面に半導体素子9の載置部1a
を囲繞するように接合され、取付部2a,貫通孔2bを
有する枠体2と、この貫通孔2bに嵌着される入出力端
子4とを具備している。
【0043】これにより、入出力端子4を取付部2aに
銀ロウ等のロウ材で嵌着させた際、枠体2とシールリン
グ6とに銀ロウ等のロウ材により接合、挟持されてい
る、これらと熱膨張係数がわずかに異なる入出力端子4
の平板部4aに熱応力が加わっても、この熱応力による
歪みによって平板部4aにクラック等が発生し破損する
ことはない。
【0044】このような半導体パッケージに、半導体素
子9を載置部1aにSn−Pb半田等の低融点ロウ材で
載置固定するとともに、線路導体4a−Aと半導体素子
9とをボンディングワイヤで電気的に接続し、さらに固
定部材3に、光ファイバ8を樹脂等の接着剤で取着した
金属ホルダ7を、Au−Sn等の低融点ロウ材で接合し
た後、シールリング6上面に蓋体をシーム溶接等により
接合することにより、製品としての光半導体装置とな
る。なお、光半導体装置が本発明の半導体パッケージを
用いた半導体装置の一種であることはいうまでもない。
【0045】この光半導体装置は、外部電気回路から供
給される駆動信号によってLD等の半導体素子9を光励
起させ、励起したレーザ光等の光を光ファイバ8に授受
させるとともに、光ファイバ8内を伝送させることによ
り、大容量の情報を高速に伝送できる光電変換装置とし
て機能するものであり、光通信分野等に多く用いられ
る。
【0046】かくして、本発明は、入出力端子における
高周波信号の周波数付近での共振を有効に抑制すること
ができ、高周波信号の伝送損失を小さくすることができ
る。また、伝送される高周波信号の周波数が高くなって
もインピーダンスのミスマッチングを有効に防止でき、
かつ半導体素子9を光半導体パッケージ内部に気密に収
容できる。その結果、半導体素子9を長期にわたり正常
かつ安定に作動させ得る。
【0047】例えば、図1の入出力端子4を用いて、4
0〜50GHzの高周波信号を入出力端子4に入出力さ
せた場合、図4のものに比べて入出力端子4における反
射損失が5〜7dB改善された。
【0048】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。例えば、半導体パッケー
ジは光半導体パッケージに限られず、高周波信号により
作動するIC,LSI等の高周波半導体素子を収納する
高周波用半導体パッケージであっても良い。
【0049】また、平板部4aの側面に形成される側面
接地導体層4a−Cは、半導体パッケージ内部側および
外部側の平板部4aの両側面に形成されていても良く、
この場合高周波信号による反射損失をさらに小さくでき
る。
【0050】
【発明の効果】本発明は、入出力端子は、略四角形の誘
電体板から成り、かつ上面に一辺から対向する他辺にか
けて形成された線路導体および線路導体の両側に略等間
隙をもって形成された同一面接地導体層とを有する平板
部と、平板部の上面に線路導体および同一面接地導体層
を間に挟んで接合された誘電体から成る立壁部とを具備
し、平板部の線路導体端側の側面に同一面接地導体層が
延出されて成る側面接地導体層が形成されていることに
より、側面接地導体層間に大きな容量成分が発生し、そ
の容量成分によるインピーダンスは小さなものとなり、
線路導体に小さなインピーダンスの容量成分が並列的に
付加された状態となり、信号線路の特性インピーダンス
の変化によるインピーダンス不整合を抑制することがで
きる。また、入出力端子の上記容量成分を含んだ共振回
路による、数10GHzの高周波信号の周波数付近での
共振を抑えることができ、例えば高周波信号の周波数付
近より低周波数側に共振周波数をずらすことができる。
従って、高周波信号の反射損失が低減し、伝送特性が向
上する。さらに、接地電位が安定し強化されるという効
果も有する。
【0051】本発明は、好ましくは、線路導体の幅Xに
対して側面接地導体層同士の間隔をX+0.06mm〜
X+2mmとしたことにより、高周波信号の周波数付近
での共振を有効に抑制するという効果、およびインピー
ダンス不整合の抑制効果がさらに向上する。
【0052】本発明の半導体パッケージは、上面に半導
体素子が載置される載置部を有する基体と、基体上面に
載置部を囲繞するように取着された枠体と、枠体を貫通
してまたは切り欠いて形成された入出力端子の取付部
と、取付部に嵌着された本発明の入出力端子とを具備し
たことにより、半導体素子を気密に収容することができ
るとともに、高周波信号の伝送特性が向上するため、長
期にわたり半導体素子の作動性を良好とし得、信頼性の
高い半導体パッケージとなる。
【図面の簡単な説明】
【図1】本発明の入出力端子の一実施形態を示す斜視図
である。
【図2】本発明の入出力端子の他の実施形態を示す斜視
図である。
【図3】図1の入出力端子が嵌着された半導体パッケー
ジを示す斜視図である。
【図4】従来の入出力端子の斜視図である。
【図5】図4の入出力端子が嵌着された半導体パッケー
ジを示す斜視図である。
【図6】本発明の入出力端子の他の実施形態を示す斜視
図である。
【符号の説明】
1:基体 1a:載置部 2:枠体 2a:取付部 4:入出力端子 4a:平板部 4a−A:線路導体 4a−B:同一面接地導体層 4a−C:側面接地導体層 4b:立壁部 9:半導体素子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】略四角形の誘電体板から成り、かつ上面に
    一辺から対向する他辺にかけて形成された線路導体およ
    び該線路導体の両側に略等間隙をもって形成された同一
    面接地導体層とを有する平板部と、該平板部の上面に前
    記線路導体および前記同一面接地導体層を間に挟んで接
    合された誘電体から成る立壁部とを具備した入出力端子
    において、前記平板部の前記線路導体端側の側面に前記
    同一面接地導体層が延出されて成る側面接地導体層が形
    成されていることを特徴とする入出力端子。
  2. 【請求項2】前記線路導体の幅Xに対して前記側面接地
    導体層同士の間隔をX+0.06mm〜X+2mmとし
    たことを特徴とする請求項1記載の入出力端子。
  3. 【請求項3】上面に半導体素子が載置される載置部を有
    する基体と、該基体上面に前記載置部を囲繞するように
    取着された枠体と、該枠体を貫通してまたは切り欠いて
    形成された入出力端子の取付部と、該取付部に嵌着され
    た請求項1または請求項2記載の入出力端子とを具備し
    たことを特徴とする半導体素子収納用パッケージ。
JP2000364694A 2000-11-30 2000-11-30 入出力端子および半導体素子収納用パッケージ Expired - Lifetime JP3670574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000364694A JP3670574B2 (ja) 2000-11-30 2000-11-30 入出力端子および半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000364694A JP3670574B2 (ja) 2000-11-30 2000-11-30 入出力端子および半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2002170897A true JP2002170897A (ja) 2002-06-14
JP3670574B2 JP3670574B2 (ja) 2005-07-13

Family

ID=18835586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000364694A Expired - Lifetime JP3670574B2 (ja) 2000-11-30 2000-11-30 入出力端子および半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3670574B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236278A1 (de) * 2002-08-08 2004-02-26 Schott Glas Hermetisches TO-Gehäuse mit Keramikanschluss für erhöhte Datenraten
JP2019062114A (ja) * 2017-09-27 2019-04-18 住友電気工業株式会社 光受信モジュール用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236278A1 (de) * 2002-08-08 2004-02-26 Schott Glas Hermetisches TO-Gehäuse mit Keramikanschluss für erhöhte Datenraten
JP2019062114A (ja) * 2017-09-27 2019-04-18 住友電気工業株式会社 光受信モジュール用パッケージ

Also Published As

Publication number Publication date
JP3670574B2 (ja) 2005-07-13

Similar Documents

Publication Publication Date Title
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2002184888A (ja) 入出力端子および半導体素子収納用パッケージ
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP2003100927A (ja) 半導体素子収納用パッケージ
JP2004134413A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3850344B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP2002280473A (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP2006128267A (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP3914764B2 (ja) 光半導体装置
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3628254B2 (ja) 半導体素子収納用パッケージ
JP2002314190A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002184887A (ja) 半導体素子収納用パッケージ
JP3612292B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004087617A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2001217331A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9