JP2004087617A - 入出力端子および半導体素子収納用パッケージならびに半導体装置 - Google Patents

入出力端子および半導体素子収納用パッケージならびに半導体装置 Download PDF

Info

Publication number
JP2004087617A
JP2004087617A JP2002244105A JP2002244105A JP2004087617A JP 2004087617 A JP2004087617 A JP 2004087617A JP 2002244105 A JP2002244105 A JP 2002244105A JP 2002244105 A JP2002244105 A JP 2002244105A JP 2004087617 A JP2004087617 A JP 2004087617A
Authority
JP
Japan
Prior art keywords
input
semiconductor element
output terminal
conductor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002244105A
Other languages
English (en)
Inventor
Nobuyuki Tanaka
田中 信幸
Tamio Kusano
草野 民男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002244105A priority Critical patent/JP2004087617A/ja
Publication of JP2004087617A publication Critical patent/JP2004087617A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】高周波信号の伝送損失を有効に防止することにより、半導体素子の高周波信号の作動性を良好なものとすること。
【解決手段】入出力端子4は、略直方体状の誘電体から成る基部14aの上面の中央部に一端から他端にかけて連続した凸部4bが形成されているとともに上面の凸部4の両側の部位の高さが互いに異なっている端子本体部14bに、上面の凸部4bの両側の部位に凸部4bに略平行な辺から凸部4bにかけて凸部4bの下方を通る内部配線を介して互いに電気的に接続された線路導体4cが形成されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージの信号入出力部に使用される入出力端子およびそれを用いた半導体素子収納用パッケージならびに半導体装置に関する。
【0002】
【従来の技術】
従来のマイクロ波帯やミリ波帯等の高周波信号を伝送する入出力端子および半導体素子を気密に収容する半導体素子収納用パッケージ(以下、半導体パッケージともいう)について、それぞれ図3,図4に示す。
【0003】
図3において、104aはアルミナ(Al)セラミックス,窒化アルミニウム(AlN)セラミックス,ムライト(3Al・2SiO)セラミックス等の誘電体から成る平板部であり、平板部104aは、その上面に一辺から対向する他辺にかけて形成され、タングステン(W),モリブデン(Mo)等のメタライズ層から成る線路導体104cを有するとともに、下面の略全面に線路導体104cと同様のメタライズ層から成る下部接地導体104dを有する。この平板部104aの上面には、線路導体104cの一部を間に挟んで接合され、上面に上部接地導体104eを有するAl質焼結体(Alセラミックス),AlN質焼結体,3Al・2SiO質焼結体等の誘電体から成る立壁部104bが設置される。平板部104aおよび立壁部104bの側面には、線路導体104cと同様のメタライズ層から成る側面接地導体104fが形成されている。
【0004】
このように、入出力端子104は平板部104aと立壁部104bとから構成され、半導体パッケージ内外を気密に遮断し、その内部を封止している。
【0005】
また、半導体パッケージの1種である光半導体パッケージは、図4に示すように、上面に半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子109が載置される載置部101aを有するとともに、外部電気回路基板(図示せず)にトルクをかけてネジ止めされるネジ止め孔101bが一対の両端に形成された、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属から成る略長方形の基体101を有する。また、載置部101aを囲繞するようにして基体101の上面に銀(Ag)ロウ等のロウ材を介して接合され、長辺側の両側部に光半導体素子109と外部電気回路とを電気的に接続する入出力端子104を嵌着するための取付部102aが形成され、また短辺側の一側部に光半導体素子109と光結合するための光伝送路である貫通孔102bが形成された、Fe−Ni−Co合金等の金属から成る略長方形の枠体102を有する。貫通孔102bには、光ファイバ108固定用でFe−Ni−Co合金等の金属から成る円筒状の光ファイバ固定部材(以下、固定部材ともいう)103がAgロウ等のロウ材により接合される。
【0006】
枠体102の取付部102aに、図3の入出力端子104を嵌着してAgロウ等のロウ材を介して接合し、線路導体104cの枠体102外側の部位にリード端子105をAgロウ等のロウ材で接合する。また、光半導体素子109を載置部101aに載置固定するとともに、線路導体104cの枠体102内側の部位と光半導体素子109とをボンディングワイヤ(図示せず)で電気的に接続し、光ファイバ108と光半導体素子109との光軸を調整した後、固定部材103の枠体102外側の端面に、光ファイバ108を樹脂等の接着剤で取着した金属ホルダ107をシーム溶接等により接合する。さらに、枠体102および入出力端子104の上面にFe−Ni−Co合金等の金属から成るシールリング106をAgロウ等のロウ材を用いて接合し、その上面に蓋体(図示せず)をシーム溶接等により接合することにより、製品としての光半導体装置となる。
【0007】
このような光半導体装置は、外部電気回路基板にトルクをかけてネジ止めされた後、外部電気回路から供給される駆動信号によって光半導体素子109を光励起させ、励起したレーザ光等の光を光ファイバ108に授受させるとともに、光ファイバ108内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野等に多く用いられる。
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来の入出力端子104において、線路導体104cを伝送する高周波信号が10GHz以上の高周波帯域のものになると、線路導体104cの枠体102外側の部位にリード端子105をAgロウ等のロウ材で接合し、線路導体104cの枠体102内側の部位と光半導体素子109とをボンディングワイヤで接続すると、リード端子105およびボンディングワイヤにおいて、高周波信号の反射損失や透過損失等の伝送損失が大きくなり、入出力端子104において高周波信号を効率良く入出力するのが困難になるという問題点があった。
【0009】
即ち、リード端子105およびボンディングワイヤは、線路導体104cと光半導体素子109との間の高さの差、および線路導体104cと外部電気回路との間の高さの差があるため、それらの長さが長くなってしまう。その結果、リード端子105およびボンディングワイヤにおいて高周波信号のインピーダンスを整合することが困難となり、リード端子105およびボンディングワイヤで高周波信号の反射損失や透過損失等の伝送損失が発生し、光半導体素子109に誤動作が生じるという問題点があった。
【0010】
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、入出力端子における高周波信号の伝送損失を有効に防止することにより、半導体素子の高周波信号の作動性を良好なものとすることにある。
【0011】
【課題を解決するための手段】
本発明の入出力端子は、略直方体状の誘電体から成る基部の上面の中央部に一端から他端にかけて連続した凸部が形成されているとともに前記上面の前記凸部の両側の部位の高さが互いに異なっている端子本体部に、前記上面の前記凸部の両側の部位に前記凸部に略平行な辺から前記凸部にかけて前記凸部の下方を通る内部配線を介して互いに電気的に接続された線路導体が形成されていることを特徴とする。
【0012】
本発明の入出力端子は、略直方体状の誘電体から成る基部の上面の中央部に一端から他端にかけて連続した凸部が形成されているとともに上面の凸部の両側の部位の高さが互いに異なっている端子本体部に、上面の凸部の両側の部位に凸部に略平行な辺から凸部にかけて凸部の下方を通る内部配線を介して互いに電気的に接続された線路導体が形成されていることから、入出力端子を上面の凸部の両側のうち高い方を枠体内側に位置させて半導体素子収納用パッケージの枠体に設けて、枠体内側の線路導体をボンディングワイヤを介して半導体素子に電気的に接続する際に、半導体素子は半導体素子収納用パッケージの基体の上面に載置されており半導体素子の上面の電極と入出力端子の枠体内側の線路導体とが略同じ高さとすることができるため、ボンディングワイヤの長さを短くすることができる。
【0013】
また、枠体外側の線路導体をリード端子を介して外部電気回路に接続する際に、外部電気回路は、一般に、半導体素子収納用パッケージが設置された基板上に形成されているか、または半導体素子収納用パッケージが設置された基板上に別個に設けられた他の基板上に形成されているため、外部電気回路は、半導体素子収納用パッケージの基体の下面と略同じ高さに位置することとなる。その結果、リード端子から外部電気回路が形成された基板とを近づけることができるため、リード端子の長さを極力短くすることができる。
【0014】
従って、高周波信号のインピーダンス整合が困難なボンディングワイヤの長さとリード端子の長さをきわめて短くすることができ、入出力端子の線路導体で伝送される高周波信号の伝送損失の発生を抑えることができ、入出力端子において高周波信号を効率良く入出力し得る。その結果、半導体素子を正常に作動させることができる。また、製品によって半導体素子収納用パッケージ内部の半導体素子の高さおよびリード端子の高さが変化したとしても、本発明の入出力端子の上面の凸部の両側の部位の高さを調整することにより、ボンディングワイヤおよびリード端子の長さを最短とすることができ、高周波信号の伝送効率を良好にすることができる。
【0015】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する金属製の基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成されている金属製の枠体と、前記取付部に前記上面の前記凸部の両側の部位のうち高い方が前記枠体の内側に位置するようにして嵌着された上記本発明の入出力端子とを具備したことを特徴とする。
【0016】
本発明の半導体素子収納用パッケージは、上記の構成により、入出力端子における高周波信号の伝送特性に優れたものとなる。
【0017】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0018】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた、高周波信号の伝送特性に優れた高性能のものとなる。
【0019】
【発明の実施の形態】
本発明の入出力端子および半導体素子収納用パッケージを図1,図2に示す。図1(a)は入出力端子の斜視図、(b)は入出力端子の断面図、(c)は入出力端子について実施の形態の他の例を示す線路導体の上面図、(d)は(c)のA−A’線における断面図、(e)は(d)のB−B’線における断面図、(f)は内部配線について実施の形態の他の例を示す(d)のB−B’線における断面図である。また、図2(a)は半導体パッケージの上面図、(b)は半導体パッケージの半導体素子部における正面断面図である。
【0020】
これらの図において、1は基体、2は枠体、3は光ファイバ8が取着された金属ホルダ7を固定する筒状の固定部材、4は入出力端子、6はシールリングである。これら基体1と枠体2と固定部材3と入出力端子4とシールリング6とで、内部に半導体素子としてのLD,PD等の光半導体素子9を収容する容器が構成され、シールリング6上面に蓋体15を取着することにより半導体装置が構成される。
【0021】
本発明の半導体パッケージは、上面に半導体素子が載置される載置部1aを有する金属製の基体1と、基体1の上面に載置部1aを囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子4の取付部2aが形成されている金属製の枠体2と、取付部2aに上面の凸部4bの両側の部位のうち高い方が枠体2の内側に位置するようにして嵌着された入出力端子4とを具備している。
【0022】
本発明の基体1は、その上面に光半導体素子9を載置する載置部1aを有しており、光半導体素子9を支持する支持部材として機能するとともに、光半導体素子9の作動時に発する熱を外部に効率良く放散する機能を有する。この基体1は、略長方形であり、Fe−Ni−Co合金やCu−W合金等の金属から成る。また基体1は、Fe−Ni−Co合金等のインゴットに圧延加工やプレス加工等の金属加工を施すことにより所定形状に成形される。さらに、基体1は、表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層とをメッキ法により順次被着させておくのがよく、基体1が酸化腐食するのを有効に防止できるとともに基体1上面に光半導体素子9を強固に接着固定できる。
【0023】
また、基体1の上面には、載置部1aを囲繞するようにして基体1の上面にAgロウ等のロウ材を介して接合され、長辺側の両側部に光半導体素子9と外部電気回路とを電気的に接続する入出力端子4嵌着用の貫通孔または切欠きから成る取付部2aが形成され、さらに短辺側の一側部に光半導体素子9と光結合するための光伝送路である貫通孔2bが形成された、Fe−Ni−Co合金等の金属から成る略長方形の枠体2を有する。この枠体2は、基体1と同様に金属のインゴットに圧延加工やプレス加工等の金属加工を施すことにより所定形状に成形される。枠体2の基体1への接合は、基体1上面と枠体2下面とを、基体1上面に敷設したプリフォーム状のAgロウ等のロウ材を介して接合される。さらに、枠体2の表面には、基体1と同様に0.5〜9μmのNi層や厚さ0.5〜5μmのAu層等の金属層をメッキ法により順次被着させておくと良い。
【0024】
また、枠体2の取付部2aには光半導体素子9と外部電気回路との高周波信号の入出力を行う機能を有し光半導体パッケージの内外を遮断する機能を有する入出力端子4が嵌着され、Agロウ等のロウ材で接合される。
【0025】
本発明の入出力端子4は、図1(a)に示すように、略直方体状の誘電体から成る基部14aの上面の中央部に一端から他端にかけて連続した凸部4bが形成されているとともに上面の凸部4bの両側の部位の高さが互いに異なっている端子本体部14bに、上面の凸部4bの両側の部位に凸部4bに略平行な辺から凸部4bにかけて凸部4bの下方を通る内部配線を介して互いに電気的に接続された線路導体4cが形成されている。
【0026】
即ち、入出力端子4の基部14aの上面には、凸部4bの両側の部位のうち高い方である第一の段差部4a−1が形成され、低い方である第二の段差部4a−2が形成されている。第一の段差部4a−1の底面4a−1には第一の線路導体4c−1が形成され、第二の段差部の底面4a−2には第二の線路導体4c−2が形成されている。第一の段差部4a−1と第二の段差部4a−2との間には凸部4bが形成されている。
【0027】
入出力端子4はAl質焼結体(Alセラミックス),AlN質焼結体,3Al・2SiO質焼結体等の誘電体から成り、W,Mo等のメタライズ層から成る線路導体4cが形成されている。入出力端子4の下面には略全面に線路導体4cと同様のメタライズ層から成る下部接地導体4dが形成され、上面には略全面に線路導体4cと同様のメタライズ層から成る上部接地導体4eが形成され、側面には線路導体4cと同様のメタライズ層から成る側面接地導体4fが形成されている。
【0028】
この入出力端子4は、第一の段差部4a−1が枠体2の内側に、第二の段差部4a−2が枠体2の外側に位置するようにして、枠体2の取付部2aに嵌着接合され、第一の段差部4a−1の底面の高さが光半導体素子9の実装される高さ(光半導体素子9の上面の高さ)と略同じとなるように調整することができる。また、第二の段差部4a−2の底面の高さは、リード端子5が外部電気回路基板の電極等に直接的に電気的に接続できる高さに調整することができる。
【0029】
従って、入出力端子4を光半導体パッケージの枠体2に設けて、枠体2内側に位置する第一の線路導体4c−1と光半導体素子9とをボンディングワイヤにより接続すると、ボンディングワイヤの長さがきわめて短くなり、高周波信号の伝送損失の発生が大幅に抑制され、光半導体素子9の作動性が高周波信号の伝送損失によって損なわれることを防止できる。また、枠体2外側に位置する第二の線路導体4c−2をリード端子5を介して外部電気回路に接続したときに、リード端子5の長さを短くすることができ、リード端子5における高周波信号の伝送損失を抑制できる。
【0030】
このような入出力端子4においては、図1(b)に示すように、第一の段差部4a−1の底面に形成された第一の線路導体4c−1と、第二の段差部4a−2の底面に形成された第二の線路導体4c−2とは、凸部4bの下方に形成された、第二の線路導体4c−2を延出して成る内層線路導体4c−3と、内層線路導体4c−3の端部と第二の線路導体4c−2とを電気的に接続する貫通導体4c−4とによって、電気的に接続されている。即ち、内層線路導体4c−3および貫通導体4c−4は、第一および第二の線路導体4c−1,4c−2を接続する内部配線である。
【0031】
第一および第二の線路導体4c−1,4c−2から成る線路導体4cは、例えばW,Mo等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、入出力端子4となるセラミックグリーンシートに、予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておき、焼成することにより形成される。
【0032】
線路導体4cで10GHz以上の高周波信号を伝送させる場合、第一および第二の線路導体4c−1,4c−2、内層線路導体4c−3のそれぞれの両側に、同一面接地導体を設けてコプレーナ線路とするのがよく、また貫通導体4c−4の周りには貫通導体4c−4を中心とする同心円上に接地貫通導体を複数本設けて疑似同軸線路とするのが良い。この場合、高周波信号の伝送特性を大幅に改善することができる。例えば、入出力端子4の第一の段差部4a−1において、図1(c)に示すように、第一の線路導体4c−1の周りに所定の間隔をもって第一の同一面接地導体4c−5を設け、貫通導体4c−4の周りには貫通導体4c−4を中心とする同心円上に複数本の接地貫通導体4c−6を設ける。また、第二の線路導体4c−2および内層線路導体4c−3の周りに所定間隔をもって第二の同一面接地導体4c−9{図1(d)}を設ける。
【0033】
また、第一の段差部4a−1の底面と第二の段差部4a−2の底面との間の誘電体が複数の誘電体層からなる場合、図1(d)に示すように、第一の線路導体4c−1から内層線路導体4c−3にかけて誘電体層間を貫通する貫通導体4c−4の周囲に内層導体層4c−7を設け、接地貫通導体4c−6の周囲に内層接地導体層4c−8を設けるのがよい。その場合、貫通導体4c−4は、平面視形状が略円形の内層導体層4c−7の略中心部を貫通して形成されている。
【0034】
また、複数の接地貫通導体4c−6が、内層導体層4c−7の周囲に略一定間隔で内層導体層4c−7を中心とした円周D{図1(e)}上に形成された複数の内層接地導体層4c−8の略中心部を、第一の同一面接地導体層4c−5から第二の同一面接地導体層4c−9にかけてそれぞれ貫通するように形成されることが好ましい。内層接地導体層4c−8同士の間隔は、図1(e)の場合、貫通導体4c−4の中心C1に対する接地貫通導体4c−6の中心C2間の角度は60°以上がよく、接地貫通導体4c−6の中心C2間の円周D上の間隔は0.53mm程度(接地貫通導体4c−6の直径が0.2mm程度)以上がよく、内層接地導体層4c−8同士の間の円周D上の間隔は0.25mm程度以上がよい。この場合、線路導体4cを伝送する高周波信号のインピーダンスを特性インピーダンスに略整合させることができ、高周波信号が10GHz以上の高周波帯域のものとなっても、高周波信号に反射損失や透過損失等が発生するのを抑制し、高周波信号を効率よく伝送させることができる。
【0035】
より好ましくは、図1(f)に示すように、内層接地導体層4c−8は、接地貫通導体4c−6の周囲に環状の導体層が貫通導体4c−4側の一部を円周D上の半径Rに沿って切り取った形状となるように形成されており、貫通導体4c−4の中心C1および接地貫通導体4c−6の中心C2を通る直線Lと半径Rとのなす導体層側の角度が90〜120°であることがよい。なお、図1(f)でL1は直線Lのうち導体層側の線分であり、換言すると線分L1と半径Rとの角度が90〜120°である。これにより、貫通導体4c−4と接地貫通導体4c−6との距離を非常に短くし得るとともに、内層導体層4c−7と内層接地導体層4c−8との短絡を防止し得るため、より高い周波数帯域の高周波信号を伝送できる。
【0036】
第二の線路導体4c−2には、外部電気回路に接続される、Fe−Ni−Co合金等の金属から成るリード端子5がAgロウ等のロウ材で接合される。
【0037】
本発明の入出力端子4において、第一の段差部4a−1の底面と第二の段差部4a−2の底面との高さの差は0.1〜15mmであることが好ましい。0.1mm未満では、ボンディングワイヤの長さおよびリード端子5の長さを短くすることができず、線路導体4cを伝送する高周波信号の伝送特性を改善するのが困難になる。15mmを超えると、入出力端子4を製造する際に、第一の段差4a−1の下方で、入出力端子4となる複数のセラミックグリーンシートを密着させ積層する際に均一に圧力を加えるのが困難となり、セラミックグリーンシート同士を完全に密着させることができず積層されない箇所が生じてしまい、入出力端子4の製造が困難となる。
【0038】
また、第二の段差部4a−2の底面の線路方向の幅は、第一の段差部4a−1の底面の線路方向の幅よりも大きいことが好ましい。即ち、第一の段差部4a−1は枠体2内側に位置するため、半導体パッケージの大型化を防ぐために、その底面の線路方向の幅には制約がある。また、第一の線路導体4c−1はボンディングワイヤが接続できる領域が確保できればよい。一方、第二の段差部4a−2は枠体2外側に位置するとともに、リード端子5を強固にロウ付けするための領域を確保する必要があることから、その底面の線路方向の幅は第一の段差部4a−1の底面の幅よりも大きいことがよい。
【0039】
また、枠体2の短辺の一側部には貫通孔2bが形成されており、貫通孔2bの枠体2外側開口の周囲に筒状の固定部材3の一端がAgロウ等のロウ材で接合される。固定部材3の他方の端面には、光ファイバ8を樹脂等の接着剤で取着した金属ホルダ7がAu−Sn等の低融点ロウ材で接合される。この固定部材3は、基体1や枠体2と同様の金属を同様の加工法で所望の形状に加工することによって作製され、その表面には厚さ0.5〜9μmのNi層や厚さ0.5〜5μmのAu層等の金属層をメッキ法により順次被着させておくと良い。
【0040】
入出力端子4および固定部材3が取着される枠体2の上面には、シールリング6がAgロウ等のロウ材で接合される。シールリング6は、枠体2の上面にAgロウ等のロウ材で接合されて入出力端子4を枠体2とともに挟持し、その上面に光半導体素子9を封止するための蓋体15をシーム溶接等により接合するための接合媒体として機能する。
【0041】
かくして、本発明の入出力端子4は、線路導体4cに高周波信号を伝送させた際、その伝送損失を小さくできる。そのため、光半導体素子9の高周波信号や光信号の作動性が良好となる。
【0042】
本発明の半導体パッケージは、光半導体素子9を基体1の載置部1aにSn−Pb半田等の低融点ロウ材で載置固定するとともに、線路導体4cと光半導体素子9とをボンディングワイヤで電気的に接続し、さらに固定部材3に光ファイバ8を樹脂等の接着剤で取着した金属ホルダ7をAu−Sn等の低融点ロウ材で接合した後、シールリング6上面に蓋体15をシーム溶接等により接合することにより、製品としての光半導体装置となる。この光半導体装置は、基体1のネジ止め孔1bにトルクをかけて外部電気回路基板にネジ止めされた後、外部電気回路から供給される駆動信号によって光半導体素子9を光励起させ、励起したレーザ光等の光を光ファイバ8に授受させるとともに光ファイバ8内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能するものであり、光通信分野等に多く用いられる。
【0043】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を施すことは何等差し支えない。
【0044】
【発明の効果】
本発明の入出力端子は、略直方体状の誘電体から成る基部の上面の中央部に一端から他端にかけて連続した凸部が形成されているとともに上面の凸部の両側の部位の高さが互いに異なっている端子本体部に、上面の凸部の両側の部位に凸部に略平行な辺から凸部にかけて凸部の下方を通る内部配線を介して互いに電気的に接続された線路導体が形成されていることにより、入出力端子を上面の凸部の両側のうち高い方を枠体内側に位置させて半導体素子収納用パッケージの枠体に設けて、枠体内側の線路導体をボンディングワイヤを介して半導体素子に電気的に接続する際に、半導体素子は半導体素子収納用パッケージの基体の上面に載置されており半導体素子の上面の電極と入出力端子の枠体内側の線路導体とが略同じ高さとすることができるため、ボンディングワイヤの長さを短くすることができる。
【0045】
また、枠体外側の線路導体をリード端子を介して外部電気回路に接続する際に、外部電気回路は、一般に、半導体素子収納用パッケージが設置された基板上に形成されているか、または半導体素子収納用パッケージが設置された基板上に別個に設けられた他の基板上に形成されているため、外部電気回路は、半導体素子収納用パッケージの基体の下面と略同じ高さに位置することとなる。その結果、リード端子から外部電気回路が形成された基板とを近づけることができるため、リード端子の長さを極力短くすることができる。
【0046】
従って、高周波信号のインピーダンス整合が困難なボンディングワイヤの長さとリード端子の長さをきわめて短くすることができ、入出力端子の線路導体で伝送される高周波信号の伝送損失の発生を抑えることができ、入出力端子において高周波信号を効率良く入出力し得る。その結果、半導体素子を正常に作動させることができる。また、製品によって半導体素子収納用パッケージ内部の半導体素子の高さおよびリード端子の高さが変化したとしても、本発明の入出力端子の上面の凸部の両側の部位の高さを調整することにより、ボンディングワイヤおよびリード端子の長さを最短とすることができ、高周波信号の伝送効率を良好にすることができる。
【0047】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する金属製の基体と、基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成されている金属製の枠体と、取付部に上面の凸部の両側の部位のうち高い方が枠体の内側に位置するようにして嵌着された本発明の入出力端子とを具備したことにより、入出力端子における高周波信号の伝送特性に優れたものとなる。
【0048】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた、高周波信号の伝送特性に優れた高性能のものとなる。
【図面の簡単な説明】
【図1】本発明の入出力端子を示し、(a)は入出力端子の斜視図、(b)は入出力端子の断面図、(c)は入出力端子について実施の形態の他の例を示す線路導体の上面図、(d)は(c)のA−A’線における断面図、(e)は(d)のB−B’線における断面図、(f)は内部配線について実施の形態の他の例を示す(d)のB−B’線における断面図である。
【図2】本発明の半導体素子収納用パッケージについて実施の形態の例を示し、(a)は半導体素子収納用パッケージの上面図、(b)は半導体素子収納用パッケージの半導体素子部における正面断面図である。
【図3】従来の入出力端子の斜視図である。
【図4】図3の入出力端子を用いた従来の半導体素子収納用パッケージの斜視図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a:取付部
4:入出力端子
4a−1:第一の段差部
4a−2:第二の段差部
4c:線路導体
4c−1:第一の線路導体
4c−2:第二の線路導体
9:半導体素子
14a:基部
14b:端子本体部
15:蓋体

Claims (3)

  1. 略直方体状の誘電体から成る基部の上面の中央部に一端から他端にかけて連続した凸部が形成されているとともに前記上面の前記凸部の両側の部位の高さが互いに異なっている端子本体部に、前記上面の前記凸部の両側の部位に前記凸部に略平行な辺から前記凸部にかけて前記凸部の下方を通る内部配線を介して互いに電気的に接続された線路導体が形成されていることを特徴とする入出力端子。
  2. 上面に半導体素子が載置される載置部を有する金属製の基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成されている金属製の枠体と、前記取付部に前記上面の前記凸部の両側の部位のうち高い方が前記枠体の内側に位置するようにして嵌着された請求項1記載の入出力端子とを具備したことを特徴とする半導体素子収納用パッケージ。
  3. 請求項2記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
JP2002244105A 2002-08-23 2002-08-23 入出力端子および半導体素子収納用パッケージならびに半導体装置 Pending JP2004087617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002244105A JP2004087617A (ja) 2002-08-23 2002-08-23 入出力端子および半導体素子収納用パッケージならびに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002244105A JP2004087617A (ja) 2002-08-23 2002-08-23 入出力端子および半導体素子収納用パッケージならびに半導体装置

Publications (1)

Publication Number Publication Date
JP2004087617A true JP2004087617A (ja) 2004-03-18

Family

ID=32052694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002244105A Pending JP2004087617A (ja) 2002-08-23 2002-08-23 入出力端子および半導体素子収納用パッケージならびに半導体装置

Country Status (1)

Country Link
JP (1) JP2004087617A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027158A (ja) * 2012-07-27 2014-02-06 Kyocera Corp 素子収納用パッケージおよび実装構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027158A (ja) * 2012-07-27 2014-02-06 Kyocera Corp 素子収納用パッケージおよび実装構造体

Similar Documents

Publication Publication Date Title
JP2007150043A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP2004087617A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004349567A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3914764B2 (ja) 光半導体装置
JP2004349565A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004259962A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2006179839A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3850344B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP2006128267A (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2004134614A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004193428A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4295526B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002314190A (ja) 光半導体素子収納用パッケージおよび光半導体装置