JP2014027158A - 素子収納用パッケージおよび実装構造体 - Google Patents

素子収納用パッケージおよび実装構造体 Download PDF

Info

Publication number
JP2014027158A
JP2014027158A JP2012167308A JP2012167308A JP2014027158A JP 2014027158 A JP2014027158 A JP 2014027158A JP 2012167308 A JP2012167308 A JP 2012167308A JP 2012167308 A JP2012167308 A JP 2012167308A JP 2014027158 A JP2014027158 A JP 2014027158A
Authority
JP
Japan
Prior art keywords
frame
input
output terminal
substrate
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012167308A
Other languages
English (en)
Other versions
JP6030371B2 (ja
Inventor
Masahiro Tsujino
真広 辻野
Nobuyuki Tanaka
信幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012167308A priority Critical patent/JP6030371B2/ja
Publication of JP2014027158A publication Critical patent/JP2014027158A/ja
Application granted granted Critical
Publication of JP6030371B2 publication Critical patent/JP6030371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 パッケージにクラックが発生するのを抑制することが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。
【解決手段】 素子収納用パッケージ2は、上面に素子3を実装するための実装領域Rを有する基板4と、基板4の外周に沿って実装領域Rを取り囲むように基板4上に設けられた枠状部5aおよび枠状部5aに基板4の上面に沿った平面方向に形成された貫通部5bとを有する枠体5と、貫通部5bに設けられた、枠体5内と枠体5外とを電気的に接続する入出力端子6とを備え、入出力端子6は、直方体形状であって、枠体5内に位置する上面から側面にかけて形成された切欠きCと、切欠きCから内部をとおって下面にまで形成された配線導体6aと、下面の配線導体6aと接続されたリード端子6bと、上面に設けられた金属層6cとを有している。
【選択図】 図1

Description

本発明は、素子を実装することが可能な素子収納用パッケージ、および素子を実装した実装構造体に関する。
近年、機器の小型化とともに、半導体素子、発光ダイオード、圧電素子、水晶振動子、レーザーダイオードまたはホトダイオード等の素子を実装することが可能な小型の素子収納用パッケージが開発されている(例えば、特許文献1参照)。なお、上記特許文献1で提案された素子収納用パッケージは、基板と、基板上に設けられた枠体と、枠体の一部に設けられた入出力端子と備え、入出力端子の上面に枠体内と枠体外とを電気的に接続するリード端子が取り付けられた構造が提案されている。
実開平5−11443号公報
素子収納用パッケージの小型化、大容量化に起因して、素子収納用パッケージ内に熱がこもり易く、特に、100GHzの周波数を用いる高周波用の素子収納用パッケージでは、入出力端子に加わる熱応力が大きく、入出力端子が破壊される虞が大きい。
本発明は、入出力端子にクラックが発生するのを抑制することが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。
本発明の一実施形態に係る素子収納用パッケージは、上面に素子を実装するための実装領域を有する基板と、前記基板の外周に沿って前記実装領域を取り囲むように前記基板上に設けられた枠状部および前記枠状部に前記基板の上面に沿った平面方向に形成された貫通部とを有する枠体と、前記貫通部に設けられた、前記枠体内と前記枠体外とを電気的に接続する入出力端子とを備え、前記入出力端子は、直方体形状であって、前記枠体内に位置する上面から側面にかけて形成された切欠きと、前記切欠きから内部を通って下面にまで形成された配線導体と、下面の前記配線導体と接続されたリード端子と、上面に設けられた金属層とを有したことを特徴とする。
また、本発明の一実施形態に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする。
本発明は、パッケージにクラックが発生するのを抑制することが可能な素子収納用パッケージおよび実装構造体を提供することができる。
本発明の一実施形態に係る実装構造体の一方向から見た概観斜視図である。 本発明の一実施形態に係る実装構造体の他方向から見た概観斜視図である。 本発明の一実施形態に係る実装構造体の内部を示した平面図である。 本発明の一実施形態に係る実装構造体の入出力端子の概観斜視図である。 本発明の一実施形態に係る実装構造体の入出力端子の平面図である。 図3のX−Xに沿った断面図である。 図6のA部分を拡大した拡大断面図である。
以下、本発明の一実施形態に係る素子収納用パッケージおよび実装構造体について、図面を参照しながら説明する。
<実装構造体の構成>
実装構造体1は、素子収納用パッケージ2と、素子収納用パッケージ2の実装領域Rに設けられた素子3とを備えている。素子収納用パッケージ2は、例えば、半導体素子、トランジスタ、レーザーダイオード、フォトダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子3を実装するのに用いるものである。
素子3は、台座3a上に実装される。台座3aは、素子収納用パッケージ2の内部の実装領域Rに設けられる。台座3aは、素子3を実装するものであって、素子3の高さ位置を調整することができる。台座3aは、絶縁材料からなり、台座3aの上面に素子3と電気的に接続される電気配線が形成されている。
素子収納用パッケージ2は、高耐圧化、大電流化や大電力化または高速・高周波化に対応している素子を実装して機能させるのに適しており、素子3の一例として半導体素子を実装するものである。また、素子収納用パッケージ2は、上面に素子3を実装するための実装領域Rを有する基板4と、基板4の外周に沿って実装領域Rを取り囲むように基板4上に設けられた枠状部5aおよび枠状部5aに基板4の上面に沿った平面方向に形成された貫通部5bとを有する枠体5と、貫通部5bに設けられた、枠体5内と枠体5外とを電気的に接続する入出力端子6とを備えている。
基板4は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、基板4の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。基板4の熱膨張係数は、例えば3×10−6/K以上28×10−6/K以下に設定されている。
基板4は、入出力端子6の下面の一部と当接する個所に、段差が形成されており、素子3が実装される箇所よりも高さ位置が低くなっている。そして、基板4の上面の高さ位置が低い箇所に、入出力端子6の下面の一部が接続される。基板4の三辺に入出力端子6を設けられるように、基板4の三辺に段差が形成されている。
また、基板4の四隅には、外部に向かって延在した延在部4aと、延在部4aに外部基板と螺子止めするためのねじ孔4bが形成されている。なお、ねじ孔4bに螺子やボルトを通して外部基板に固定する。
基板4は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板4は、延在部4aを除いて、平面視したときの一辺の長さは、例えば5mm以上50mm以下に設定されている。また、基板4の上下方向の厚みは、例えば0.3mm以上5mm以下に設定されている。なお、基板4の段差が形成されている箇所の上下方向の厚みは、0.25mm以上2mm以下に設定されている。
また、基板4の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば0.5μm以上9μm以下に設定されている。
枠体5は、基板4上であって基板4の外周に沿って設けられている。枠体5は、基板4の実装領域Rを取り囲む枠状部5aと、枠状部5aに基板4の上面に沿った平面方向に形成された貫通部5bとを有している。枠状部5aの4辺のうち、3辺が切りかかれている。そして、切りかかれた箇所に入出力端子6が設けられる。枠体5は、基板4上に銀銅ロウ等のろう材によって接合される。
枠体5は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体5は、素子3から発生する熱を効率良く外部に放熱する機能や熱応力を吸収したり、分散させたりする機能を備えている。なお、枠体5の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。枠体5の熱膨張係数は、例えば3×10−6/K以上28×10−6/K以下に設定されている。また、枠体5、上下の厚みは、例えば5mm以上20mm以下に設定されている。また、枠体5を平面視したときの枠の厚みは、例えば0.5mm以上3mm以下に設定されている。
また、枠体5の側面の1辺には、外部に設ける光ファイバからの光を枠体5で囲まれる領域にまで通す光透過性部材5cが設けられる。光透過性部材5cは、例えば、レンズ、プラスチック、ガラスまたはサファイア基板等の透光性材料からなる。
入出力端子6は、基板4の縁に設けられ、枠体5内と枠体5外とを電気的に接続することができる。入出力端子6は、直方体形状であって、枠体5内に位置する上面から側面にかけて形成された切欠きCと、切欠きCが形成された箇所から入出力端子6内を通って入出力端子6の下面にまで形成された配線導体6aと、入出力端子6の下面に配線導体7と接続されたリード端子6bと、入出力端子6の上面に配線導体6aと間を空けて設けられた金属層6cと、を有している。
入出力端子6は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。なお、入出力端子6の熱膨張係数は、例えば3×10−6/K以上8×10−6/K以下に設定されている。
切欠きCは、図5に示すように、入出力端子6の上面のうち枠体5に沿った両端を除いて形成されている。切欠きCは、入出力端子6の1辺のみに形成されていることで、入出力端子6が切欠きCによって切り欠かれる部分を最小限にとどめて、入出力端子6の抗折強度を向上できるという作用効果を奏する。
入出力端子6は、複数の層を積層して形成することができる。ここで、入出力端子6の作製方法について説明する。入出力端子6は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得るとともにシート状に形成したグリーンシートを得る。
また、配線導体6aの原料となる、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、未焼成のグリーンシートを所定形状に型を抜き、所定箇所に金属ペーストを印刷する。
そして、金属ペーストを印刷したグリーンシートを複数層積層して、所定の温度で同時に焼成することで一体的に形成された入出力端子6を得る。さらに、入出力端子6の下面の配線導体6aにろう材を介してリード端子6bを接続する。
リード端子6bは、外部の電子機器等と素子3とを電気的に接続するための部材である。リード端子6bは、ろう材を介して入出力端子6の下面に形成された配線導体6aと接続される。そして、配線導体6aとリード端子6bとが電気的に接続される。また、入出力端子6の下面には、複数の配線導体6aが形成されており、複数の配線導体6a同士は間を空けて設けられている。そして、隣接する配線導体6a同士が電気的に絶縁されている。そして、各リード端子6bを各配線導体6aに設けることで、隣接するリード端子6b同士は、電気的に絶縁されている。なお、リード端子6bは、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。
リード端子6bは、図4に示すように、平面方向に沿って延在されているが、リード端子6bの一端とリード端子6bの他端との間に折れ曲がっている。リード端子6bの下面の高さ位置が、図7に示すように、基板4の下面の高さ位置と同じになるように、リード端子6bが折れ曲がって調整されている。そして、基板4とリード端子6bの両方を、外部の基板に対して、平坦に実装することができる。そして、素子収納用パッケージ2は、外部の基板に対して固定する面積を増やしつつ、外部の基板に対して傾斜しないように接続することができる。その結果、素子収納用パッケージ2は、外部の基板に対して安定して強固に接続することができる。
配線導体6aは、切欠きCの上面に露出している。そして、切欠きCの上面に露出した配線導体6aは、例えば、ボンディングワイヤによって素子3の電極に電気的に接続される。また、配線導体6aは、切欠きCの上面から入出力端子6内に延在している。さらに、配線導体6aは、入出力端子6内のビア孔を通って入出力端子6の下面にまで延在している。そして、素子3は、配線導体6aを介して入出力端子6に電気的に接続されている。
入出力端子6の上面には、金属層6cが形成されている。金属層6cは、入出力端子6の本体部分がセラミック材料から構成されているため、セラミック材料の本体部分と金属材料の枠状部5aとをろう材を介して接続するのに、金属層6cがろう材の下地となることができる。さらに、金属層6cは、基準電位となる電位、例えば接地導体と接続されている。そして、金属層6cが、配線導体6aに対して遮蔽電極として機能し、外部からの電磁波の影響を低減することができ、配線導体6aに流れる高周波電流が所望する状態を維持しやすくすることができる。
また、入出力端子6の下面であって、基板4の切りかかれた箇所と接続される箇所には、図7に示すように、金属層6cと異なる、第2金属層7が形成されている。第2金属層7は、入出力端子6のセラミック材料からなる本体部分と金属材料からなる基板4の切り欠かれた箇所とをろう材を介して接続することができる。第2金属層は、所定の電位に設定されており、グランドとして機能する。
第2金属層7は、入出力端子6の下面に配線導体6aと間を空けて設けられている。そして、第2金属層7は、配線導体6aと電気的に絶縁されている。第2金属層7は、配線導体6aに対して遮蔽電極として機能し、配線導体6aは外部の電磁波から保護することができる。そして、配線導体6aに電磁ノイズが発生するのを抑制することができる。
また、入出力端子6は、図7に示すように、金属材料からなる基板4の切り欠かれた箇所に設けられている。そして、リード端子6bが切り欠かれた箇所が、ビア孔を通った配線導体6aの側面部分の一部を側面方向で覆うようにすることができ、配線導体6aの側面部分の一部を電磁波から遮蔽することができる。
また、図7に示すように、入出力端子6の上面に金属層6cが設けられ、入出力端子6の下面に第2金属層7が設けられる。そして、入出力端子6の切欠きCで露出した配線導体6aは、第2金属層7と重なるように配置されている。さらに、入出力端子6内の配線導体6aは、金属層6cと重なるように配置されている。また、配線導体6aが信号線路として機能し、金属層6cおよび第2金属層7が接地導体として機能することで、高周波が配線導体6aに流れる際は、配線導体6aと金属層6cの間、あるいは配線導体6aと第2金属層7との間で、高周波の信号を輻射しやすくすることができる。その結果、配線導体6aに流れる信号に加わるノイズを低減することができ、所望する波長の信号を流すようにすることができる。
枠体5の枠状部5a上に沿って連続してシールリング8がろう材を介して設けられている。シールリング8は、枠体5内を覆うように蓋体9を設けるときに、蓋体9と接続するものである。なお、シールリング8は、蓋体9とのシーム溶接性に優れた、例えば銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。なお、シールリング8の熱膨張係数は、例えば4×10−6/K以上16×10−6/K以下に設定されている。
また、蓋体9は、枠体5内の素子3を覆うように、シールリング8上に設けられる。蓋体9は、枠体5で囲まれる領域を気密封止するものである。蓋体9は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金、あるいは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミックスから成る。また、蓋体9は、シールリング8上に、例えばシーム溶接により接合、半田またはろう材等の接合部材を介して接合される。
枠体5で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体9をシールリング8上に設けることで、枠体5で囲まれる領域を気密封止された状態にすることができる。蓋体9は、所定雰囲気で、シールリング8上に載置され、シーム溶接を行なうことによってシールリング8上に取り付けられる。また、蓋体9は、例えばろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。
本実施形態に係る実装構造体1および素子収納用パッケージ2は、入出力端子6が直方体形状であって、枠体5の外側の側面が平坦であって、枠体5の内側の側面に切欠きCが設けられている。このように、入出力端子6の枠体5外に位置する箇所に切欠きを設けないことによって、入出力端子6の剛性を高めることができる。さらに、入出力端子6の枠体5外の上面および入出力端子6の枠体5と接触する箇所に金属層6cを設け、入出力端子6の切欠きCが設けられている箇所に配線導体6aを設け、配線導体6aが入出力端子6内を通って入出力端子6の下面にまで形成されている。このように、配線導体6aを金属層6cと間を空けて配置するとともに、金属層6cによって配線導体6aをシールドすることができる。そして、特に、100GHz以上の周波数を用いる高周波用の素子収納用パッケージにおいては、パッケージが小型化する一方で、入出力端子6に発する熱量が大きいが、入出力端子6の剛性を向上させつつ、外部からの電磁波の影響を低減することで、入出力端子6にクラックが発生するのを抑制することが可能な素子収納用パッケージ2および実装構造体1を提供することができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
<実装構造体の製造方法>
ここで、図1または図2に示す実装構造体1の製造方法を説明する。まず、素子収納用パッケージ2と素子3とを準備する。素子収納用パッケージ2の基板4および枠体5は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。また、上述した製造方法によって入出力端子6を作製する。
そして、基板4と入出力端子6とをろう材を介して接続する。さらに、枠体5の貫通部5bに、光透過性部材5cをろう材を介して嵌めて接続する。このようにして、素子収納用パッケージ2を作製することができる。さらに、素子収納用パッケージ2の実装領域Rに台座3aをろう材を介して設ける。さらに、台座3a上に素子3を実装して、素子3の電極と枠体5内の入出力端子6の配線導体6aとをボンディングワイヤを介して電気的に接続する。さらに、必要に応じて素子収納用パッケージ2にシールリング8および蓋体9を取り付けて、実装構造体1を作製することができる。
1 実装構造体
2 素子収納用パッケージ
3 素子
3a 台座
4 基板
4a 延在部
4b ねじ孔
5 枠体
5a 枠状部
5b 貫通部
5c 光透過性部材
6 入出力端子
6a 配線導体
6b リード端子
6c 金属層
7 第2金属層
8 シールリング
9 蓋体
R 実装領域
C 切欠き

Claims (4)

  1. 上面に素子を実装するための実装領域を有する基板と、
    前記基板の外周に沿って前記実装領域を取り囲むように前記基板上に設けられた枠状部および前記枠状部に前記基板の上面に沿った平面方向に形成された貫通部とを有する枠体と、
    前記貫通部に設けられた、前記枠体内と前記枠体外とを電気的に接続する入出力端子とを備え、
    前記入出力端子は、直方体形状であって、前記枠体内に位置する上面から側面にかけて形成された切欠きと、前記切欠きから内部を通って下面にまで形成された配線導体と、下面の前記配線導体と接続されたリード端子と、上面に設けられた金属層とを有したことを特徴とする素子収納用パッケージ。
  2. 請求項1に記載の素子収納用パッケージであって、
    前記切欠きは、前記入出力端子の上面のうち前記枠体に沿った両端を除いて形成されていることを特徴とする素子収納用パッケージ。
  3. 請求項1または請求項2に記載の素子収納用パッケージであって、
    前記金属層は、接地導体であることを特徴とする素子収納用パッケージ。
  4. 請求項1ないし請求項3のいずれかに記載の素子収納用パッケージと、
    前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。
JP2012167308A 2012-07-27 2012-07-27 素子収納用パッケージおよび実装構造体 Active JP6030371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012167308A JP6030371B2 (ja) 2012-07-27 2012-07-27 素子収納用パッケージおよび実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012167308A JP6030371B2 (ja) 2012-07-27 2012-07-27 素子収納用パッケージおよび実装構造体

Publications (2)

Publication Number Publication Date
JP2014027158A true JP2014027158A (ja) 2014-02-06
JP6030371B2 JP6030371B2 (ja) 2016-11-24

Family

ID=50200536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012167308A Active JP6030371B2 (ja) 2012-07-27 2012-07-27 素子収納用パッケージおよび実装構造体

Country Status (1)

Country Link
JP (1) JP6030371B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置
EP4191657A4 (en) * 2020-08-03 2024-05-01 Nippon Telegraph And Telephone Corporation PACKAGING AND MANUFACTURING PROCESSES

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511443U (ja) * 1991-07-25 1993-02-12 京セラ株式会社 半導体素子収納用パツケージ
JP2004087617A (ja) * 2002-08-23 2004-03-18 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004087683A (ja) * 2002-08-26 2004-03-18 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
WO2009096542A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
JP2010034212A (ja) * 2008-07-28 2010-02-12 Toshiba Corp 高周波セラミックパッケージおよびその作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511443U (ja) * 1991-07-25 1993-02-12 京セラ株式会社 半導体素子収納用パツケージ
JP2004087617A (ja) * 2002-08-23 2004-03-18 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004087683A (ja) * 2002-08-26 2004-03-18 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
WO2009096542A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
JP2010034212A (ja) * 2008-07-28 2010-02-12 Toshiba Corp 高周波セラミックパッケージおよびその作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置
CN106062946A (zh) * 2014-03-13 2016-10-26 京瓷株式会社 电子部件收纳用封装件以及电子装置
JPWO2015137489A1 (ja) * 2014-03-13 2017-04-06 京セラ株式会社 電子部品収納用パッケージおよび電子装置
US9935025B2 (en) 2014-03-13 2018-04-03 Kyocera Corporation Electronic component housing package and electronic device
CN106062946B (zh) * 2014-03-13 2018-10-23 京瓷株式会社 电子部件收纳用封装件以及电子装置
EP4191657A4 (en) * 2020-08-03 2024-05-01 Nippon Telegraph And Telephone Corporation PACKAGING AND MANUFACTURING PROCESSES

Also Published As

Publication number Publication date
JP6030371B2 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
JP6162800B2 (ja) 素子収納用パッケージおよび実装構造体
US9177881B2 (en) High-frequency semiconductor package and high-frequency semiconductor device
JP5902825B2 (ja) 素子収納用パッケージおよび実装構造体
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
JP5873174B2 (ja) 半導体素子収納用パッケージおよび半導体装置
WO2015088028A1 (ja) 素子収納用パッケージおよび実装構造体
JP5837187B2 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP2007095956A (ja) 電子部品収納用パッケージ
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP5873167B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP5791263B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP2014045023A (ja) 光半導体素子収納用パッケージおよび実装構造体
JP2014060318A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2014165208A (ja) 素子収納用パッケージ、並びに実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150