JP2014165208A - 素子収納用パッケージ、並びに実装構造体 - Google Patents
素子収納用パッケージ、並びに実装構造体 Download PDFInfo
- Publication number
- JP2014165208A JP2014165208A JP2013032408A JP2013032408A JP2014165208A JP 2014165208 A JP2014165208 A JP 2014165208A JP 2013032408 A JP2013032408 A JP 2013032408A JP 2013032408 A JP2013032408 A JP 2013032408A JP 2014165208 A JP2014165208 A JP 2014165208A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- signal line
- lead terminal
- storage package
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】電気特性に優れた素子収納用パッケージ、並びにその実装構造体を提供する。
【解決手段】上面に素子の実装領域を有する基板と、基板上であって一部に貫通孔を有する枠体と、貫通孔に設けられ、枠体の内外に延在される第1誘電体層7と、第1誘電体層7上であって第1誘電体層7の上面のうち枠体から遠ざかった箇所が露出するように設けられた第2誘電体層8と、第2誘電体層8上に形成され枠体の内外を電気的に接続する信号線路9と、第2誘電体層8上であって信号線路9の両端を露出するように設けられた第3誘電体層と、を有する入出力端子11と、第1誘電体層7上であって枠体から遠ざかった箇所に設けられたリード端子12と、を備えている。リード端子12の上面は、信号線路9の上面の高さ位置と合うように設定されており、リード端子12の上面と信号線路9の上面とが導電性部材13を介して電気的に接続されている。
【選択図】図2
【解決手段】上面に素子の実装領域を有する基板と、基板上であって一部に貫通孔を有する枠体と、貫通孔に設けられ、枠体の内外に延在される第1誘電体層7と、第1誘電体層7上であって第1誘電体層7の上面のうち枠体から遠ざかった箇所が露出するように設けられた第2誘電体層8と、第2誘電体層8上に形成され枠体の内外を電気的に接続する信号線路9と、第2誘電体層8上であって信号線路9の両端を露出するように設けられた第3誘電体層と、を有する入出力端子11と、第1誘電体層7上であって枠体から遠ざかった箇所に設けられたリード端子12と、を備えている。リード端子12の上面は、信号線路9の上面の高さ位置と合うように設定されており、リード端子12の上面と信号線路9の上面とが導電性部材13を介して電気的に接続されている。
【選択図】図2
Description
本発明は、素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体に関する。
従来から、高周波信号で作動する半導体素子を収納するための素子収納用パッケージが知られている(下記、特許文献1、2参照)。素子収納用パッケージは、基板と、基板上に設けられた枠体と、枠体を貫通し枠体の内外を電気的に接続する入出力端子と、枠体外に位置する入出力端子の一部に接続されたリード端子とを備えている。なお、入出力端子には、枠体の内外に延在するように、リード端子と電気的に接続される信号線路が設けられている。
ところで、マイクロ波、ミリ波等の高周波信号を信号線路に伝送させた場合、信号線路とリード端子との間で、高周波信号が伝送することになるが、信号線路の形状やリード端子の配置場所等によっては、インピーダンス整合がとりづらいことがある。そして、インピーダンス整合の不一致により、信号線路に反射波が生じ、進行波と反射波によって予想しない定在波が生じて、所望する周波数信号が伝送せず、電気特性が悪くなる虞がある。
本発明は、上記に鑑みてなされたものであって、電気特性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。
本発明の一実施形態に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、前記貫通孔に設けられ、前記枠体の内外に延在される第1誘電体層と、前記第1誘電体層上であって前記第1誘電体層の上面のうち前記枠体から遠ざかった箇所が露出するように設けられた第2誘電体層と、前記第2誘電体層上に形成され前記枠体の内外を電気的に接続する信号線路と、前記第2誘電体層上であって前記信号線路の両端を露出するように設けられた第3誘電体層と、を有する入出力端子と、前記第1誘電体層上であって前記枠体から遠ざかった箇所に設けられたリード端子と、を備え、前記リード端子の上面は、前記信号線路の上面の高さ位置と合うように設定されており、前記リード端子の上面と前記信号線路の上面とが導電性部材を介して電気的に接続されている。
また、本発明の一実施形態に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージの前記実装領域に、前記枠体の内側の前記信号線路と電気的に接続された素子と、前記素子収納用パッケージ上に前記素子を覆うように設けられた蓋体と、を備えている。
本発明によれば、電気特性に優れた素子収納用パッケージ、並びにその素子収納用パッ
ケージを用いる実装構造体を提供することができる。
ケージを用いる実装構造体を提供することができる。
以下に添付図面を参照して、本発明に係る素子収納用パッケージおよび実装構造体の実施形態を説明する。なお、本発明は以下の実施形態に限定されないものである。
<実装構造体の構成>
図1は、本実施形態に係る実装構造体を示す概観斜視図であって、蓋体を取り外した状態を示している。図2は、図1の素子収納用パッケージの入出力端子の概観斜視図であって、リード端子が接続された状態を示している。図3は、図1の素子収納用パッケージの入出力端子の概観斜視図であって、リード端子が接続されていない状態を示している。図4は、素子収納用パッケージの入出力端子の側面図であって、リード端子の端面と第2誘電体層の側面との間の隙間を示している。図5は、素子収納用パッケージの入出力端子の正面図であって、リード端子が接続されていない状態の正面図である。図6は、素子収納用パッケージの入出力端子の透過概観斜視図であって、信号線路が入出力端子内を通っている状態を示している。
図1は、本実施形態に係る実装構造体を示す概観斜視図であって、蓋体を取り外した状態を示している。図2は、図1の素子収納用パッケージの入出力端子の概観斜視図であって、リード端子が接続された状態を示している。図3は、図1の素子収納用パッケージの入出力端子の概観斜視図であって、リード端子が接続されていない状態を示している。図4は、素子収納用パッケージの入出力端子の側面図であって、リード端子の端面と第2誘電体層の側面との間の隙間を示している。図5は、素子収納用パッケージの入出力端子の正面図であって、リード端子が接続されていない状態の正面図である。図6は、素子収納用パッケージの入出力端子の透過概観斜視図であって、信号線路が入出力端子内を通っている状態を示している。
実装構造体1は、テレビ等の家電機器、携帯電話またはコンピュータ機器等の電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波用電子部品に用いられる。実装構造体1は、素子収納用パッケージ2と、素子収納用パッケージ2の実装領域Rに設けられた素子3と、素子収納用パッケージ2上に素子3を覆うように設けられた蓋体4と、を備えている。素子収納用パッケージ2は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子3を実装するものである。なお、素子3は、能動素子または受動素子のいずれか一つ、あるいはこれらを複数組み合わせたものである。また、素子3は、基板5上に台座等を介して実装したものであってもよい。
素子収納用パッケージ2は、上面に素子3の実装領域Rを有する基板5と、基板5上であって実装領域Rの外周に沿って設けられ、一部に貫通孔Hを有する枠体6と、貫通孔Hに設けられ、枠体6の内外に延在される第1誘電体層7と、第1誘電体層7上であって第1誘電体層7の上面のうち枠体6から遠ざかった箇所が露出するように設けられた第2誘電体層8と、第2誘電体層8上に形成され枠体6の内外を電気的に接続する信号線路9と、第2誘電体層8上であって信号線路9の両端を露出するように設けられた第3誘電体層10と、を有する入出力端子11と、第1誘電体層7上であって枠体6から遠ざかった箇所に設けられたリード端子12と、を備えている。リード端子12の上面は、信号線路9の上面の高さ位置と合うように設定されており、リード端子12の上面と信号線路9の上面が導電性部材13を介して電気的に接続されている。
基板5は、平面視したとき四角形状に形成された部材である。基板5は、例えば、銅、
鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。基板5は、熱伝導率を良好にして、実装領域Rに実装した素子3から発生する熱を効率良く基板5を介して外部に放散させる機能を備えている。なお、基板5の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。
鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。基板5は、熱伝導率を良好にして、実装領域Rに実装した素子3から発生する熱を効率良く基板5を介して外部に放散させる機能を備えている。なお、基板5の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。
また、基板5は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板5の一辺の長さは、例えば、3mm以上50mm以下に設定されている。また、基板5の厚みは、例えば、0.3mm以上5mm以下に設定されている。
また、基板5の表面は、酸化腐食の防止または実装領域Rに素子3をろう付けしやすくするために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の鍍金層が形成されている。基板5の実装領域Rは、基板5の上面に枠体6を接続したときに、枠体6と接続されない領域である。なお、本実施形態では、基板5の形状を四角形状としているが、素子3を実装することが可能であれば、四角形状に限られず、多角形状または楕円形状等であってもよい。
枠体6は、基板5の実装領域Rの外周に沿って接続され、実装領域Rに実装する素子3を外部から保護するための部材である。また、枠体6は、側面の一部に入出力端子11を設ける貫通孔Hが形成されている。貫通孔Hは、入出力端子11を嵌め合わせることが可能な大きさに設定されている。枠体6は、ろう材を介して基板5にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミ二ウムまたはマグネシウム等からなり、ニッケル、カドミウムまたは燐等の添加物を含有させてもよい。
また、枠体6は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体6は、実装領域Rに素子3が実装されている状態で、素子3から発生する熱を効率良く枠体6の外部に発散させる機能を備えている。なお、枠体6の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。
枠体6上には、実装領域Rに素子3が実装された状態で、蓋体4が設けられる。蓋体4は、基板2と枠体6とで囲まれる空間を封止する機能を備えている。蓋体4は、素子収納用パッケージ2上に素子3を覆うように設けられる。蓋体4は、例えばろう材を介して枠体6上にろう付けされる。なお、蓋体4は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。蓋体4を金属材料から構成することで、枠体6内を電磁シールドすることができる。
ここで、入出力端子11について説明する。貫通孔Hに設けられる入出力端子11は、矩形状の第1誘電体層7と、第1誘電体層7上であって第1誘電体層7の上面のうち一端の上面を露出するように設けられた第2誘電体層8と、第2誘電体層8上に一端から他端にかけて形成された信号線路9と、第2誘電体層8上であって信号線路9の両端を露出するように設けられた第3誘電体層10とを有している。また、入出力端子11は、第1誘電体層7の下面、第1誘電体層7の側面から第3誘電体層の上面にかけて連続して形成されたグランド層14を有している。さらに、入出力端子11には、第1誘電体層7上であって第2誘電体層8から露出しており、リード端子12が設けられる箇所にメタライズ層15が形成されている。ここでは、第3誘電体層10から露出した信号線路9およびリード端子12とグランド層14がペアで、高周波伝送線路として機能する。または、信号線路9およびリード端子12と第1誘電体層7の内層に形成された内層接地導体層がペアで
、高周波伝送線路として機能する。また、第2誘電体層8と第3誘電体層10で挟まれる信号線路9とグランド層14がペアで、高周波伝送線路として機能する。または、第2誘電体層8と第3誘電体層10で挟まれる信号線路9と、第1誘電体層7の側面から第3誘電体層の上面にかけて連続して形成されたグランド層14および第1誘電体層7の内層に形成された内層接地導体層がペアで、高周波伝送線路として機能する。
、高周波伝送線路として機能する。また、第2誘電体層8と第3誘電体層10で挟まれる信号線路9とグランド層14がペアで、高周波伝送線路として機能する。または、第2誘電体層8と第3誘電体層10で挟まれる信号線路9と、第1誘電体層7の側面から第3誘電体層の上面にかけて連続して形成されたグランド層14および第1誘電体層7の内層に形成された内層接地導体層がペアで、高周波伝送線路として機能する。
信号線路9は、所定の電気信号を伝達する機能を備えている。信号線路9は、例えば、マイクロストリップ線路またはコプレーナ線路として用いる。信号線路9は、例えば、銅、銀、金、アルミニウム、ニッケル、モリブデン、タングステン、マンガンまたはクロム等の金属材料からなる。信号線路9の線路幅は、信号線路9に伝わる信号の波長の4分の1以下であって、例えば、0.05mm以上0.5mm以下に設定されている。また、信号線路9の線路長は、例えば1mm以上10mm以下に設定されている。
第1誘電体層7、第2誘電体層8および第3誘電体層10は、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウムまたは窒化珪素等の無機材料、あるいはエポキシ樹脂、ポリイミド樹脂またはエチレン樹脂等の有機材料、あるいはアルミナまたはムライト等のセラミック材料、あるいはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、第1誘電体層7、第2誘電体層8および第3誘電体層10のそれぞれの厚みは、信号線路9に伝わる信号の波長の2分の1以下であって、例えば、0.1mm以上1.0mm以下に設定されている。また、第1誘電体層7、第2誘電体層8または第3誘電体層10は、矩形状であって、例えば一辺の長さが1mm以上10mm以下に設定されている。
また、第2誘電体層8は、メタライズ層15およびリード端子12を取り囲むように第1誘電体層7の上面に設けられてもよい。その結果、リード端子12の接合部は第2誘電体層8で保護され、外部からの力がリード端子12の接合部に直接加わることが抑制される。よって、第2誘電体層8は、リード端子12とメタライズ層15との接合信頼性を維持することができる。さらに、リード端子12を挟む第2誘電体層8の上面は、リード端子12の上面より高くてもよい。その結果、リード端子12の側面は第2誘電体層8で保護され、外部からの力がリード端子12の側面に直接加わることが抑制される。よって、第2誘電体層8は、リード端子12とメタライズ層15との接合信頼性を維持することができる。
また、第1誘電体層7、第2誘電体層8および第3誘電体層10には、多数のフィラーが含有されていても構わない。第1誘電体層7、第2誘電体層8および第3誘電体層10が有機材料からなる場合、第1誘電体層7、第2誘電体層8および第3誘電体層10にフィラーが含有されていることによって、第1誘電体層7、第2誘電体層8および第3誘電体層10の硬化前の粘度を調整することができ、第1誘電体層7、第2誘電体層8および第3誘電体層10の厚み寸法を所望の値に近づけることができる。フィラーは、球状であって、フィラーの径は、例えば、0.05μm以上6μm以下に設定されており、熱膨張率は、例えば−5ppm/℃以上5ppm/℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウムまたは水酸化アルミニウム等から成る。
また、第1誘電体層7、第2誘電体層8および第3誘電体層10に含有されるフィラーの比誘電率は、第1誘電体層7、第2誘電体層8および第3誘電体層10を構成する材料の比誘電率よりも小さく設定することができる。このように、第1誘電体層7、第2誘電体層8および第3誘電体層10の比誘電率よりも小さい低誘電率のフィラーとすることで、入出力端子11全体を更に低誘電率化することができ、信号線路9に伝送される信号の伝送効率を向上させることができる。
また、フィラーは、絶縁性のフィラーとすることができる。フィラーを絶縁性とすることで、信号線路9に伝わる信号の特性インピーダンスへの影響を低減することができる。
また、グランド層14は、第1誘電体層7の下面に形成されている。そして、グランド層14は、第1誘電体層7の下面から第1誘電体層7の側面を介して第2誘電体層8の側面にまで形成されている。さらに、グランド層14は、第2誘電体層8の側面から第3誘電体層10の側面を介して第3誘電体層10の上面にまで形成されている。このように、グランド層14は、図2または図3に示すように、第1誘電体層7、第2誘電体層8および第3誘電体層10の外表面に形成されている。グランド層14は、共通の電位、例えばアース電位にする機能を備えている。グランド層14は、アース電位とした場合、信号線路9の高周波信号に基づいて発生する電界を遮蔽することができる。このように、枠体6や蓋体4に電界遮蔽効果をもたせることで、信号線路9や外部から発生する電界に起因して素子3の電気特性が変化するのを抑制することができる。なお、グランド層14は、例えば、銅、銀、金、アルミニウム、ニッケルまたはクロム等の金属材料からなる。グランド層14は、平面視して信号線路9と重なる領域に形成されている。枠体6は、金属材料からなり、グランド層14と枠体6とは、銀ろうや銅ろう等の導電性の接合材によって電気的に接続されている。
メタライズ層15は、第1誘電体層7上であってリード端子12の直下に設けられている。メタライズ層15は、リード端子12を接続するのに用いられるものである。メタライズ層15は、矩形状であって、一辺の長さが例えば0.5mm以上5mm以下に設定されている。なお、メタライズ層15は、例えば、銅、銀、金、アルミニウム、ニッケル、モリブデン、タングステン、マンガンまたはクロム等の金属材料からなる。メタライズ層15は、グランド層14と電気的に絶縁している。
メタライズ層15は、リード端子12と電気的に接続される。リード端子12は、外部の電子機器等と素子3とを電気的に接続するための部材である。リード端子12は、銀ろうや銅ろう等のろう材や半田等の導電性部材13を介して、信号線路9と電気的に接続される。
また、第1誘電体層7の上面には、複数のメタライズ層15が形成されており、複数のメタライズ層15同士は間を空けて設けられている。そして、隣接するメタライズ層15同士が電気的に絶縁されている。そして、各リード端子12を各メタライズ層15に設けることで、隣接するリード端子12同士は、電気的に絶縁されている。なお、リード端子12は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。
リード端子12は、矩形状であって、一辺の長さが例えば2mm以上20mm以下に設定されている。また、リード端子12は、上下方向の厚みが例えば0.1mm以上1mm以下に設定されている。なお、リード端子12の枠体6から遠ざかる一端は上下に折れ曲がって、外部の基板に接続しやすい形状になっていても構わない。そして、リード端子12を外部の基板に対して、平坦に実装することができる。そして、素子収納用パッケージ2は、外部の基板に対して固定する面積を増やしつつ、外部の基板に対して傾斜しないように接続することができる。その結果、素子収納用パッケージ2は、外部の基板に対して安定して強固に接続することができる。
リード端子12の上面は、信号線路9の上面の高さ位置と合うように設定されている。そして、リード端子12の上面と信号線路9の上面が導電性部材13を介して電気的に接続されている。ここで、リード端子12の上面の高さ位置と信号線路9の上面の高さ位置
が合うとは、両者をほぼ同じ高さ位置に合わせるようにしたものであって、誤差範囲のずれも含まれる。具体的には、リード端子12の上面の高さ位置と信号線路9の上面の高さ位置とのずれは、0.5mm以下に設定されている。ずれを0.5mm以下にすることで、リード端子12の上面と信号線路9の上面との間の電気的な接続部における静電容量およびインダクタンスの変動を抑制することができ、所望のインピーダンスに整合することができるという作用効果を奏する。さらに、第1誘電体層7は、上視にてリード端子12の枠体6に近い端部と第2誘電体層8の側面との間Pと重なる位置に内層接地導体層を設けてもよい。その結果、導電性部材13と内層接地導体層との間の静電容量を任意に調整することができ、リード端子12から信号線路9に至るインピーダンスを所望の値に制御することができる。
が合うとは、両者をほぼ同じ高さ位置に合わせるようにしたものであって、誤差範囲のずれも含まれる。具体的には、リード端子12の上面の高さ位置と信号線路9の上面の高さ位置とのずれは、0.5mm以下に設定されている。ずれを0.5mm以下にすることで、リード端子12の上面と信号線路9の上面との間の電気的な接続部における静電容量およびインダクタンスの変動を抑制することができ、所望のインピーダンスに整合することができるという作用効果を奏する。さらに、第1誘電体層7は、上視にてリード端子12の枠体6に近い端部と第2誘電体層8の側面との間Pと重なる位置に内層接地導体層を設けてもよい。その結果、導電性部材13と内層接地導体層との間の静電容量を任意に調整することができ、リード端子12から信号線路9に至るインピーダンスを所望の値に制御することができる。
リード端子12は、図4に示すように、リード端子12の枠体6に近い端部が、第2誘電体層8の側面と間Pを空けて設けられている。リード端子12は、信号線路9と同様にマイクロ波またはミリ波等の高周波を発生する際に熱が発生する。信号線路9に発生する熱は、信号線路9を中心にその周りに放散して、信号線路9で発生した熱が枠体6内に篭る虞がある。そこで、リード端子12と第2誘電体層8との間に間Pを設けることで、すなわち入出力端子11とリード端子12との間に間Pを設けることで、入出力端子11の外表面積を第2誘電体層8とリード端子12とが接続されるよりは大きくすることができ、枠体6内の熱を外部に向かって放散しやすくすることができる。また、リード端子12と入出力端子11とを接続した場合は、リード端子12に発生する熱や素子3からの熱によって、リード端子12が熱膨張を起こして、入出力端子11に熱応力を加えて、それが原因で入出力端子11にクラックを発生させる虞がある。そこで、リード端子12と入出力端子11とが接続されないように、間Pを設けることで、リード端子12の熱膨張による入出力端子11の破壊を低減することができ、入出力端子11の電気信頼性を良好に維持することができる。なお、間Pの大きさは、信号線路9に沿った方向に例えば0.05mm以上0.5mm以下に設定されている。なお、間Pの上下方向の大きさは、第2誘電体層8の上下方向の厚みにほぼ相当する。
導電性部材13は、リード端子12の上面と信号線路9の上面にわたって設けられている。導電性部材13は、リード端子12と信号線路9とを電気的に接続するものである。導電性部材13は、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の導電材料や、銀ろうや銅ろう等の導電材料からなる。導電性部材13が銀ろうや銅ろう等のろう材からなる場合には、リード端子12の上面や信号線路9の上面に対しては親水性の大きな材料からなるとともに、第1誘電体層7や第2誘電体層8に対しては撥水性の大きな材料からなり、金属材料に対しては濡れ広がるが、金属材料が無く誘電体の表面が露出された箇所には濡れ広がりにくい。そして、リード端子12と信号線路9との間Pに対しては、導電性部材13の表面張力によってリード端子12と信号線路9の間Pに垂れ下がらないように、間Pの大きさと導電性部材13の材料が調整されている。その結果、間Pが導電性部材13によって充填されないように調整されている。
なお、リード端子12は、リード端子12の枠体6に近い端部が、第2誘電体層8の側面と接触するように設けられてもよい。これにより、導電性部材13は、リード端子12の枠体6に近い端部と第2誘電体層8の側面との間Pを跨って設けられやすくなる。さらに、導電性部材13は、リード端子12の枠体6に近い端部と第2誘電体層8の側面との間Pで垂れ下がり、下方向に凸状になることが抑制される。その結果、導電性部材13とグランド層13との間に生じる静電容量や、導電性部材13上のインダクタンスの変動が抑制され、所望のインピーダンスに整合することができる。
また、第2誘電体層8は、端部の側面に信号線路9と連続的に設けられた金属層が設けられてもよい。その結果、リード端子12の枠体6に近い端部は、導電性接合材13を介
して金属層に接合される。よって、リード端子12は入出力端子11により強固に接合され、素子収納用パッケージ2の長期信頼性は向上する。
して金属層に接合される。よって、リード端子12は入出力端子11により強固に接合され、素子収納用パッケージ2の長期信頼性は向上する。
素子収納用パッケージ2に、セラミック基板等の絶縁部材からなる回路基板を実装領域Rに実装し、素子3を半田等を介して実装することで、実装構造体1を構成することができる。ICまたはLSI等の半導体素子を実装する場合、半導体素子としては、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等を用いることができる。なお、素子3は、ワイヤを介して枠体6内の信号線路9と電気的に接続されている。
本実施形態によれば、信号線路9の上面の高さ位置とリード端子12の上面の高さ位置を合わせることで、信号線路9の上面に沿って伝搬する高周波信号をリード端子12の上面にスムーズに伝えることができ、信号線路9とリード端子12との間に生じるインピーダンス整合の不一致による、反射波の発生を低減することができる。そして、進行波と反射波によって生じる不要な定在波の発生を抑制し、所望する周波数信号を伝送することで、電気特性を向上させることが可能な素子収納用パッケージ2および実装構造体1を実現することができる。
<実装構造体の製造方法>
ここで、図1に示す実装構造体1の製造方法を説明する。まず、基板5、枠体6のそれぞれを準備する。基板5、枠体6のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
ここで、図1に示す実装構造体1の製造方法を説明する。まず、基板5、枠体6のそれぞれを準備する。基板5、枠体6のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
次に、入出力端子11を準備する。ここでは、第1誘電体層7、第2誘電体層8および第3誘電体層10の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等の場合の、入出力端子11の作製方法について説明する。
入出力端子11は、第1誘電体層7、第2誘電体層8および第3誘電体層10に対応するセラミックグリーンシートをそれぞれ準備する。セラミックグリーンシートは、泥漿状となったセラミック材料を所定形状に成型することで作製することができる。次に、セラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガン、タングステンを含有した有機溶剤を塗布した金属ペーストからなる信号線路9やメタライズ層15、グランド層14を形成する。そして、入出力端子11は、複数のセラミックグリーンシートを積層したものを焼成することで作製することができる。さらに、入出力端子11は、基板5や枠体6に対して、接合面となるグランド層14にろう材を用いて接続することができる。
そして、準備した枠体6の貫通孔Hに、入出力端子11をろう材を介して嵌めて接続する。このようにして、素子収納用パッケージ2を作製することができる。次に、素子収納用パッケージ2の実装領域Rに配置されたセラミック回路基板に半田を介して素子3を実装し、枠体6上に蓋体4を設けることで、実装構造体1を作製することができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、リード端子12の側面と第2誘電体層8の側面との間にメタライズ層を形成しておき、導電性部材13が充填されたものであっても構わない。
1 実装構造体
2 素子収納用パッケージ
3 素子
4 蓋体
5 基板
6 枠体
7 第1誘電体層
8 第2誘電体層
9 信号線路
10 第3誘電体層
11 入出力端子
12 リード端子
13 導電性部材
14 グランド層
15 メタライズ層
R 実装領域
H 貫通孔
P 間
2 素子収納用パッケージ
3 素子
4 蓋体
5 基板
6 枠体
7 第1誘電体層
8 第2誘電体層
9 信号線路
10 第3誘電体層
11 入出力端子
12 リード端子
13 導電性部材
14 グランド層
15 メタライズ層
R 実装領域
H 貫通孔
P 間
Claims (4)
- 上面に素子の実装領域を有する基板と、
前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、
前記貫通孔に設けられ、前記枠体の内外に延在される第1誘電体層と、前記第1誘電体層上であって前記第1誘電体層の上面のうち前記枠体から遠ざかった箇所が露出するように設けられた第2誘電体層と、前記第2誘電体層上に形成され前記枠体の内外を電気的に接続する信号線路と、前記第2誘電体層上であって前記信号線路の両端を露出するように設けられた第3誘電体層と、を有する入出力端子と、
前記第1誘電体層上であって前記枠体から遠ざかった箇所に設けられたリード端子と、を備え、
前記リード端子の上面は、前記信号線路の上面の高さ位置と合うように設定されており、前記リード端子の上面と前記信号線路の上面とが導電性部材を介して電気的に接続されていることを特徴とする素子収納用パッケージ。 - 請求項1に記載の素子収納用パッケージであって、
前記リード端子の前記枠体に近い端部は、前記第2誘電体層の側面と間を空けて設けられていることを特徴とする素子収納用パッケージ。 - 請求項1または請求項2に記載の素子収納用パッケージであって、
前記第1誘電体層上であって前記リード端子の直下にメタライズ層が設けられていることを特徴とする素子収納用パッケージ。 - 請求項1乃至請求項3のいずれかに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記実装領域に、前記枠体の内側の前記信号線路と電気的に接続された素子と、
前記素子収納用パッケージ上に前記素子を覆うように設けられた蓋体と、を備えたことを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013032408A JP2014165208A (ja) | 2013-02-21 | 2013-02-21 | 素子収納用パッケージ、並びに実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013032408A JP2014165208A (ja) | 2013-02-21 | 2013-02-21 | 素子収納用パッケージ、並びに実装構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014165208A true JP2014165208A (ja) | 2014-09-08 |
Family
ID=51615586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013032408A Pending JP2014165208A (ja) | 2013-02-21 | 2013-02-21 | 素子収納用パッケージ、並びに実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014165208A (ja) |
-
2013
- 2013-02-21 JP JP2013032408A patent/JP2014165208A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5518086B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6162800B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
EP2738798B1 (en) | Package for accommodating semiconductor element, semiconductor device provided with same, and electronic device | |
JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6093020B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6139585B2 (ja) | 高周波モジュール及びマイクロ波送受信装置 | |
JP6181777B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5926290B2 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
US20150021748A1 (en) | Semiconductor device | |
JPWO2020111257A1 (ja) | 配線基板、電子部品搭載用パッケージおよび電子装置 | |
WO2015088028A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2015103619A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6030371B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2014160697A (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2015002206A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2014165208A (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP4249601B2 (ja) | 配線基板 | |
JP5361663B2 (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP5334746B2 (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP5725886B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
WO2015029880A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5886637B2 (ja) | 冷却基板、素子収納用パッケージ、および実装構造体 | |
JP2014127589A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2014175559A (ja) | 冷却基板、素子収納用パッケージ、および実装構造体 | |
JP2014192165A (ja) | 冷却基板、素子収納用パッケージ、および実装構造体 |