JP6162800B2 - 素子収納用パッケージおよび実装構造体 - Google Patents

素子収納用パッケージおよび実装構造体 Download PDF

Info

Publication number
JP6162800B2
JP6162800B2 JP2015519843A JP2015519843A JP6162800B2 JP 6162800 B2 JP6162800 B2 JP 6162800B2 JP 2015519843 A JP2015519843 A JP 2015519843A JP 2015519843 A JP2015519843 A JP 2015519843A JP 6162800 B2 JP6162800 B2 JP 6162800B2
Authority
JP
Japan
Prior art keywords
frame
input
output terminal
recess
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015519843A
Other languages
English (en)
Other versions
JPWO2014192687A1 (ja
Inventor
芳規 川頭
芳規 川頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2014192687A1 publication Critical patent/JPWO2014192687A1/ja
Application granted granted Critical
Publication of JP6162800B2 publication Critical patent/JP6162800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、素子を実装することが可能な素子収納用パッケージ、およびそれに素子を実装した実装構造体に関する。
近年、機器の小型化とともに、半導体素子、発光ダイオード、圧電素子、水晶振動子、レーザーダイオードまたはフォトダイオード等の素子を実装することが可能な小型の素子収納用パッケージが開発されている（例えば、特開２００４−１５３１６５号公報参照）。なお、特開２００４−１５３１６５号公報で提案された素子収納用パッケージは、基板と、基板上に設けられた枠体と、枠体の一部に設けられた入出力端子と備え、入出力端子の上面に枠体内と枠体外とを電気的に接続するリード端子が取り付けられた構造が提案されている。
特に、光通信、マイクロ波通信またはミリ波通信等の高周波を用いる高周波通信用の素子収納用パッケージでは、高周波帯になればなるほど、高周波の制御が難しく、高周波回路設計が困難になるという技術的課題がある。
本発明は、上記の課題に鑑みてなされたものであり、高周波帯での周波数特性を良好にすることが可能な素子収納用パッケージおよびそれを用いた実装構造体を提供することを目的とする。
本発明の一実施形態に係る素子収納用パッケージは、上面に素子を実装するための実装領域を有する基板と、基板上に実装領域を取り囲むように設けられた枠体と、枠体に設け
られた、枠体の内側と枠体の外側とを電気的に接続する誘電体層からなる入出力端子とを備えている。入出力端子は、枠体の内側から枠体の外側まで形成された、複数の配線導体と、枠体の外側に突出するように積層される誘電体層の端部の角部に形成されるとともに、内面に接地金属層が設けられた窪みを有するグランド層と、枠体外の複数の配線導体のそれぞれに接続されたリード端子と、グランド層に接続されたグランド端子とを有している。入出力端子は、前記リード端子と前記グランド端子との間および前記リード端子同士の間に凹部が形成されている。
また、本発明の一実施形態に係る実装構造体は、上記の素子収納用パッケージと、素子収納用パッケージの実装領域に実装された素子とを備えている。
本発明の一実施形態に係る実装構造体を一方向から見た概観斜視図である。 図１の入出力端子の概観斜視図である。 本発明の一実施形態に係る実装構造体の側面図である。 図３の入出力端子の側面図である。 本発明の一実施形態に係る実装構造体の下面図である。 図５のＡ部分を拡大した下面図である。 本発明の一実施形態に係る実装構造体の周波数特性を示したシミュレーション結果のグラフである。 本発明の他の実施形態の例に係る素子収納用パッケージの要部を分解した外観斜視図である。 図８の実施形態のさらに異なる例に係る素子収納用パッケージの要部分解外観斜視図である。 本発明の他の実施形態の例に係る入出力端子の側面図である。 図１０の実施形態例の下面において要部を拡大した要部拡大下面図である。 図１０，図１１に示す実施形態例の周波数特性を示したシミュレーション結果のグラフである。 他の変形例に係る入出力端子の外観斜視図である。 図１３の変形例に係る入出力端子の側面図である。
＜実装構造体の構成＞
実装構造体１は、図１に示すように、素子収納用パッケージ２と、素子収納用パッケージ２の実装領域Ｒに設けられた素子３とを備えている。素子収納用パッケージ２は、例えば、半導体素子、トランジスタ、レーザーダイオード、フォトダイオードまたはサイリスタ等の能動素子あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる単数または複数の素子３を実装するのに用いるものである。
素子収納用パッケージ２は、高耐圧化、大電流化や大電力化または高速・高周波化に対応している素子を実装して機能させるのに適しており、素子３の一例として半導体素子を実装するものである。素子収納用パッケージ２は、上面に素子３を実装するための実装領域Ｒを有する基板４と、基板４上に外周に沿って実装領域Ｒを取り囲むように設けられた枠状部５１および枠状部５１に基板４の上面に沿った方向に形成された貫通部５２を有する枠体５と、貫通部５２に設けられた、枠体５内と枠体５外とを電気的に接続する入出力端子６とを備えている。
素子３は、台座３ａ上に実装される。台座３ａは、素子収納用パッケージ２の内部の実装領域Ｒに設けられる。台座３ａは、素子３を実装するものであって、素子３の高さ位置を調整することができる。台座３ａは、絶縁材料からなり、台座３ａの上面に素子３に電気的に接続される電気配線が形成されている。
基板４は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、基板４の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。基板４の熱膨張係数は、例えば３×１０−６／Ｋ以上２８×１０−６／Ｋ以下に設定されている。
また、基板４の四隅には、外部に向かって延在した延在部４ａと、延在部４ａに外部基板へ螺子止めするための螺子孔４ｂが形成されている。なお、螺子孔４ｂに螺子やボルトを通して外部基板に固定する。さらに、基板４は、入出力端子６が接合される一辺で、延在部４ａに挟まれる位置に切欠き部が設けられるともに、入出力端子６が切欠き部を塞ぐように基板４の上面にろう材等の接合材を介して接合される。なお、基板４は、切欠き部の周囲の上面に段差部が設けられ、入出力端子６が接合材を介して段差部に接合されてもよい。これにより、入出力端子６は、基板４上面の所望の位置に接合されやすくなるとともに段差部に強固に接合される。
基板４は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板４は、延在部４ａを除いて、平面視したときの一辺の長さは、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、基板４の上下方向の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。
また、基板４の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．５μｍ以上９μｍ以下に設定されている。
枠体５は、基板４上に設けられている。枠体５は、基板４の実装領域Ｒを取り囲む枠状部５１と、枠状部５１に基板４の上面に沿った平面方向に形成された貫通部５２とを有している。枠状部５１下面の４辺のうち、３辺が切り欠かれている。そして、切り欠かれた箇所に入出力端子６が設けられる。枠体５は、基板４上に、入出力端子６は基板４上および枠状部材４１に銀銅ろう等のろう材によって接合される。
枠体５は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体５は、素子３から発生する熱を効率良く外部に放熱する機能や、熱応力を吸収したり分散させたりする機能を備えている。なお、枠体５の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。枠体５の熱膨張係数は、例えば３×１０−６／Ｋ以上２８×１０−６／Ｋ以下に設定されている。また、枠体５、上下の厚みは、例えば５ｍｍ以上２０ｍｍ以下に設定されている。また、枠体５を平面視したときの枠の厚みは、例えば０．５ｍｍ以上３ｍｍ以下に設定されている。
また、枠体５の側面の１辺には、外部に設ける光ファイバからの光を枠体５で囲まれる領域にまで通す光透過性部材５３が設けられる。光透過性部材５３は、例えば、レンズ、プラスチック、ガラスまたはサファイア基板等の透光性材料からなる。
入出力端子６は、誘電体層からなり、基板４の縁に設けられ、枠体５内と枠体５外とを電気的に接続することができる。入出力端子６は、図２，図３，図４，図５，図６に示されるように、枠体５内に位置する段部の上面から内部を通って枠体５外に位置する下面にまで形成された複数の配線導体Ｓと、下面に配線導体Ｓと間を空けて形成されたグランド層Ｇと、下面の複数の配線導体Ｓのそれぞれに接続されたリード端子７と、グランド層Ｇに接続されたグランド端子１１とを有している。なお、配線導体Ｓは、入出力端子６の内部では、入出力端子６を構成する誘電体層を上下方向に貫通するビア導体や内層パターン導体、段部の誘電体層上に形成された平面パターン導体からなり、ビア導体と、内層パターン導体と、平面パターン導体とは電気的に接続されている。
誘電体層は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。なお、誘電体層の比誘電率は、例えば４．７以上９．９以下である。また、グランド層Ｇは、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、配線導体Ｓは、グランド層Ｇとは電気的に絶縁されている。
入出力端子６を下面視して、図６に示すように、入出力端子６の下面に形成された複数の配線導体Ｓは、貫通部５２が形成された方向に沿って入出力端子６の下面の中央部Ｆ１から入出力端子６の下面の端部Ｆ２に向かって引き延ばされている。
入出力端子６は、下面から側面にかけて凹部Ｃが形成されている。凹部Ｃは、図５または図６に示すように、入出力端子６の下面に形成された複数の配線導体Ｓ同士の間に形成されている。
凹部Ｃは、入出力端子６の下面から入出力端子６の側面にかけて形成されている。入出力端子６の下面には、信号線として機能する複数の配線導体Ｓがライン状に形成されている。かかる複数の配線導体Ｓは、枠体５内側から枠体５外側に向かって延在して形成されている。そして、複数の配線導体Ｓ上のそれぞれにライン状のリード端子７がろう材を介して電気的に接続されている。かかるリード端子７は、枠体５内側から枠体５外側に向かって配置されている。また、グランド端子１１は、リード端子７に隣接して設けられている。凹部Ｃは、複数の配線導体Ｓ同士の間に形成されている。そして、凹部Ｃは、空間になっている。凹部Ｃが、入出力端子６を構成する誘電体よりも誘電率が小さい空間となることで、配線導体Ｓの周囲の実効誘電率を下げることができる。さらに、本実施形態の実装構造体１は、図６に示すように、複数の配線導体Ｓの隣接箇所にグランド層Ｇを設け、グランド層Ｇ、配線導体Ｓ、配線導体Ｓ、グランド層Ｇの順番、いわゆるＧＳＳＧ端子とすることで、ＧＳＳＧ端子の周波数特性を向上することができる。なお、グランド層Ｇは、ＧＳＳＧ端子において隣接する一対の配線導体Ｓを取り囲むように連続して設けられてもよい。これにより、配線導体Ｓとグランド層Ｇとの間の容量結合を任意に設定しやすくなるとともに、特性インピーダンスを所望の値に設定しやすくできる。なお、凹部Ｃは、入出力端子６を下面視して、基板４側の端部が配線導体Ｓの端部よりも端部Ｆ２側に位置するように設けられてもよい。これにより、ＧＳＳＧ端子において隣接する一対の配線導体Ｓ間の容量結合を抑制しつつ、配線導体Ｓとグランド層Ｇとの間の容量結合を維持できることから、配線導体Ｓとグランド層Ｇとの間で作用する電界分布の広がりが抑制され、高周波信号が配線導体Ｓを伝送する際に生じる不要な電磁界共振を抑制できる。
なお、素子収納用パッケージ２および入出力端子６は上述の実施形態に限られることはない。例えば、図８，図９に示す、基板４上面に貫通部５２が設けられた枠体５、および貫通部５２に挿入固定された入出力端子６が接合されるような素子収納用パッケージ２の実施形態としてもよい。図８，図９は、素子収納用パッケージ２からリード端子７を外した状態を示す分解斜視図である。
図８に示す素子収納用パッケージ２の入出力端子６において、枠体５で取り囲まれる枠体５の内側から枠体５の外側にかけて複数の配線導体Ｓが形成されている。複数の配線導体Ｓは、枠体５の内外方向に誘電体を貫通して形成され、端部が枠体５内外に突出する誘電体の同一面上に配置されている。そして、枠体５外側の複数の配線導体Ｓ同士の間には凹部Ｃが形成されている。凹部Ｃは、複数の配線導体Ｓが形成された、枠体５外側に突出する誘電体の表面から側面にかけて形成され、空間とされているのがよい。なお、図８に示すように、複数の配線導体Ｓの隣接箇所にグランド層Ｇを設け、グランド層Ｇ、配線導体Ｓ、配線導体Ｓ、グランド層Ｇの順番、いわゆるＧＳＳＧ端子とすることで、ＧＳＳＧ端子の周波数特性を向上することができる。
図９に示す素子収納用パッケージ２は、図８に示す素子収納用パッケージ２の実施形態において、複数の配線導体Ｓに隣接させて形成されているグランド層Ｇの両端部に凹部Ｃ３，Ｃ４を設けたものである。凹部Ｃ３は、グランド層Ｇが形成された、枠体５外側に突出する誘電体の表面に接する側面に設けられている。凹部Ｃ３の深さ、すなわち複数の配線導体Ｓまたはグランド層Ｇが延びる線路方向の長さは、凹部Ｃよりも浅い。
このような凹部Ｃ３をグランド層Ｇの一端に設けることにより、配線導体Ｓとグランド層Ｇとの間に生じる容量結合の強さを変化させることができる。なお、凹部Ｃ３の内面には、グランド層Ｇと連続するように設けられた接地金属層を設けてもよい。配線導体Ｓとグランド層Ｇおよび凹部Ｃ３との間の電界分布を変化させ、配線導体Ｓを伝送する高周波信号の共振を抑制するとともに特性インピーダンスを任意の値に設定して、配線導体Ｓの周波数特性を良好にすることができる。
複数の配線導体Ｓが上面に形成された、枠体５外側に突出する誘電体は、複数の誘電体層を積層して形成できる。枠体５外側に突出するように積層される誘電体層の枠体５外側の端部における一部の形状を短くすることで、このような凹部Ｃ３の形状に形成することができる。また、枠体５外側に突出するように積層される誘電体層の端部の角部を切り欠くことで、枠体５外側に突出する誘電体の角部の上側に凹部Ｃ３を形成することができる。さらに、凹部Ｃ３の内面にグランド層Ｇと同様の金属ペーストをグランド層Ｇと連続するように塗布しておき、これを焼成することで、凹部Ｃ３の内面から枠体５外側に突出する誘電体の上面にかけて接地金属層を設けてもよい。
また、グランド層Ｇが誘電体の内側に延設される境界部において、枠体５外側に突出する誘電体の表面に隣接する壁部には凹部Ｃ４が形成される。凹部Ｃ４の深さ、すなわち複数の配線導体Ｓまたはグランド層Ｇが延びる線路方向の長さも、凹部Ｃより浅い。このような凹部Ｃ４をグランド層Ｇの他端に設けることにより、境界部における配線導体Ｓとグランド層Ｇとの間の容量結合の強さを変化させることができる。また、凹部Ｃ４の内面には、グランド層Ｇと連続するように接地金属層が設けられている。これにより、配線導体Ｓとグランド層Ｇとの容量結合の強さを変化させることができることから、配線導体Ｓを伝送する高周波信号の共振を抑制し、配線導体Ｓの周波数特性を良好にすることができる。凹部Ｃ４も、上記Ｃ３と同様にして、凹部Ｃ４に対応する部位が切り欠かれた誘電体層を積層することによって形成することができる。
また、ＧＳＳＧ端子のような線路配置の場合は、配線導体Ｓとグランド層Ｇとの間にも凹部Ｃ２を設けるとよい。換言すれば、リード端子７とグランド端子１１との間に凹部Ｃ２が設けられている。このような実施形態の例として図１０に入出力端子６の側面図を、図１１に入出力端子６の要部拡大下面図を示す。図１０は上記図４に対応し、図１１は上記図６に対応する部分の本実施形態の例を示す図である。凹部Ｃ２は、入出力端子６の下面から入出力端子６の側面にかけて設けられている。配線導体Ｓとグランド層Ｇとの間に凹部Ｃ２を設けると、配線導体Ｓとグランド層Ｇとの間における電界分布および高周波信号の周波数に依存して生じる容量結合を任意の値に設計することができるので、特性インピーダンスを所望の値に設定することができる。
入出力端子６は、リード端子７やグランド端子１１が接続されている状態と、接続されていない状態とでは、配線導体Ｓの周波数特性が変化する。リード端子７やグランド端子１１が接続されていない状態の入出力端子６を所定の周波数特性となるように設計しても、配線導体Ｓにリード端子７やグランド端子１１が接続されてしまうと、配線導体Ｓの厚み分が、配線導体Ｓの厚み分とリード端子７の厚み分、さらには、配線導体Ｓとリード端子７とを接合する接合材の厚み分大きくなって周波数特性が変化してしまう。その結果、配線導体Ｓの厚みを考慮して設計しても、特に高周波においては周波数特性への影響が大きくなってしまう。仮に、凹部Ｃが存在しない場合は、高周波において特性インピーダンスが小さくなり、特性インピーダンスを所定値に設計することが困難となる。そこで、リード端子７が接続される配線導体Ｓの周囲やグランド端子１１が接続されるグランド層Ｇの周囲に凹部Ｃを設けて、配線導体Ｓの周囲に低誘電率の空気を存在させることで、配線導体Ｓの周囲の実効誘電率を下げて、特性インピーダンスを高くすることができるとともに、特性インピーダンスを所定値に設定することができる。
入出力端子６は、複数の層を積層して形成することができる。ここで、入出力端子６の作製方法について説明する。入出力端子６は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得るとともにシート状に形成したグリーンシートを得る。
また、グランド層Ｇおよび配線導体Ｓの原料となる、タングステンまたはモリブデン、マンガン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、未焼成のグリーンシートから所定形状に型を抜き、所定箇所に金属ペーストを印刷する。
そして、金属ペーストを印刷したグリーンシートを複数層積層して、所定の温度で同時に焼成することで一体的に形成された入出力端子６を得る。さらに、入出力端子６の下面の配線導体Ｓにろう材等の接合材を介してリード端子７を接続する。同様に、入出力端子６の下面のグランド層Ｇにろう材等の接合材を介してグランド端子１１を接続する。
リード端子７は、外部の電子機器等と素子３とを電気的に接続するための部材である。グランド端子１１は、グランド端子１１に接続される箇所を所定の基準電位にする部材である。リード端子７は、ろう材等の接合材を介して入出力端子６の下面に形成された配線導体Ｓと接続される。そして、配線導体Ｓとリード端子７とが電気的に接続される。また、入出力端子６の下面には、複数の配線導体Ｓが形成されており、複数の配線導体Ｓ同士は間を空けて設けられている。そして、隣接する配線導体Ｓ同士が電気的に絶縁されている。そして、各リード端子７を各配線導体Ｓに設けることで、隣接するリード端子７同士は、電気的に絶縁されている。なお、リード端子７は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。
リード端子７は、側面視して、平面方向に沿って延在しているが、リード端子７の一端とリード端子７の他端との間は折れ曲がっている。リード端子７の下面の高さ位置が、基板４の下面の高さ位置と同じになるように、リード端子７を折り曲げて調整されている。そして、基板４とリード端子７の両方が、外部の基板に対して、平坦に実装することができる。そして、素子収納用パッケージ２は、外部の基板に対して固定する面積を増やしつつ、外部の基板に対して傾斜しないように接続することができる。その結果、素子収納用パッケージ２は、外部の基板に対して安定して強固に接続することができるとともに、素子収納用パッケージ２から外部の基板に至る伝送線路において、良好な周波数特性を維持することができる。
枠体５の枠状部５１上に沿って連続してシールリング８がろう材等の接合材を介して設けられてもよい。シールリング８は、枠体５内を覆うように蓋体９を設けるときに、蓋体９と接続するものである。なお、シールリング８は、蓋体９とのシーム溶接性に優れた、例えば銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。なお、シールリング８の熱膨張係数は、例えば４×１０−６／Ｋ以上１６×１０−６／Ｋ以下に設定されている。
また、蓋体９は、枠体５内の素子３を覆うように、枠状部５１上またはシールリング８上に設けられる。蓋体９は、枠体５で囲まれる領域を気密封止するものである。蓋体９は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金から成る。また、蓋体９は、枠状部５１上またはシールリング８上に、例えばシーム溶接によって接合、半田またはろう材等の接合材を介して接合される。
枠体５で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体９を枠状部５１上またはシールリング８上に設けることで、枠体５で囲まれる領域を気密封止された状態にすることができる。蓋体９は、所定雰囲気で、枠状部５１上またはシールリング８上に載置され、シーム溶接を行なうことにより、枠状部５１上またはシールリング８上に取り付けられる。また、蓋体９は、例えばろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。
図７は、本実施形態に係る実装構造体１の周波数特性（Ｓパラメータ）（反射損失：Return Loss“S11”、挿入損失：Insertion Loss“S21”）のシミュレーション結果を示し
たグラフである。本実施形態の周波数特性のうち反射損失を実線で、比較例の周波数特性のうち反射損失を点線で示している。さらに、本実施形態の周波数特性のうち挿入損失を長破線で、比較例の周波数特性のうち挿入損失を破線で示している。なお、本実施形態は、凹部Ｃを有した構造であって、比較例は、凹部Ｃがない構造である。反射損失は、周波数が０ＧＨｚから高くなるにつれて、反射損失が０ｄＢに近づく。また、挿入損失は、周波数が０ＧＨｚで０ｄＢであるが、高くなるにつれて、徐々に０ｄＢからのずれが大きくなる。そして、挿入損失が急に０ｄＢから大きくずれ始める周波数が、いわゆる共振周波数である。
図７のシミュレーション結果の条件は、配線導体Ｓの配線長さが０．６７ｍｍ、配線導体Ｓの幅が０．４ｍｍ、配線導体Ｓ同士のピッチ間が１ｍｍ、配線導体Ｓとグランド層Ｇとの間の距離が０．４８ｍｍ、凹部Ｃが幅０．４５ｍｍ、長さが１ｍｍ、切欠きの深さ１．４５ｍｍ、配線導体Ｓの周囲を空気と仮定したものを用いている。リード端子７の形状は、図１，図２に示されるようなパッケージの側方で下方に折り曲げた形状のものとした。この条件の下、凹部Ｃの条件のみ、凹部Ｃを０ｍｍとしたものと比較している。
図７において、曲線Ａは凹部Ｃが無い場合の挿入損失、曲線Ｂは凹部Ｃを設けた場合の挿入損失、曲線Ｄは凹部Ｃが無い場合の反射損失、曲線Ｅは凹部Ｃを設けた場合の反射損失である。
図７に示すように、凹部Ｃがない場合（ここでは、凹部Ｃが０ｍｍ）は、反射損失が３０ＧＨｚ付近手前で−１８ｄＢ程度になるが、凹部Ｃがある場合（ここでは、凹部Ｃが０．４５ｍｍ）は、反射損失が３０ＧＨｚ付近手前で−２１ｄＢ程度となり、凹部Ｃを設けた方が、反射損失をマイナス方向に変化させることができ、反射損失を改善することができる。また、同様に、凹部Ｃがない場合は、挿入損失が４０ＧＨｚ付近で急に０ｄＢから離れる方向に落ちていくが、凹部Ｃがある場合は、挿入損失が４０ＧＨｚを少し超えた付近から０ｄＢから離れる方向に落ちるため、挿入損失についても改善することができる。そして、本実施形態に係る実装構造体１は、高周波帯において、共振周波数をより高周波側に移動させて、共振周波数を高くすることができ、周波数特性を良好にすることができる。
図１２はＧＳＳＧ配線において、配線導体Ｓとグランド層Ｇとの間にも凹部Ｃ２を設けた場合のシミュレーション結果を示すものである。図１２のシミュレーションは、上記図７に示すシミュレーションに用いたのと同じ形状のものに凹部Ｃ２を追加した形状としたシミュレーション結果である。なお、凹部Ｃ２の幅は０．３ｍｍ、長さは１ｍｍとした。また、凹部Ｃ，Ｃ２の深さは２．９ｍｍとした。
図１２において、曲線Ａは凹部Ｃのみの場合の挿入損失、曲線Ｂは凹部Ｃ，Ｃ２の両方を設けた場合の挿入損失を示す。図１２に示すように、配線導体Ｓとグランド層Ｇとの間にも凹部Ｃ２を設けた場合、共振周波数が６４ＧＨｚとなる。配線導体Ｓの間に凹部Ｃを設けた場合の共振周波数５１ＧＨｚに対して高周波側に１３ＧＨｚシフトすることが分かる。
本実施形態に係る実装構造体１および素子収納用パッケージ２は、入出力端子６の下面にリード端子７と接続される複数の配線導体Ｓ同士の間に凹部Ｃを形成する。このようにすることで、リード端子７を接続する配線導体Ｓの周囲における実効誘電率を下げて、特性インピーダンスを小さくするとともに所定値にすることができ、高周波帯での周波数特性を良好にすることができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、図１３，１４に示すように、入出力端子６の側面であって、リード端子７が延在される側の側面を部分的に切り欠いて、その切り欠いた箇所に接地金属層１０を設けてもよい。接地金属層１０が形成された箇所は、実装領域Ｒ側に向かって窪んでいる。接地金属層１０は、入出力端子６の側面に設けられている。
これは、入出力端子６は、複数の誘電体層を積層したものであるが、積層する誘電体層のそれぞれの端部の形状を切り欠かれたように調整するとともに積層することで、このような形状のものを準備することができる。さらに、積層した誘電体層の焼成時に、事前に切り欠かれた箇所にグランド層Ｇと同様の金属ペーストを塗っておき、これを焼成することで作製することができる。接地金属層１０の下部には、グランド層Ｇと電気的に接続されたグランド端子１１が設けられ、接地金属層１０のない、切り欠かれていない箇所の下部には、配線導体Ｓと電気的に接続されたリード端子７が設けられる。つまり、接地金属層１０の下部には、グランド端子１１が位置している。このように、入出力端子６の側面のうち、配線導体Ｓと電気的に接続されたリード端子７の周囲を除いて、グランド層Ｇに電気的に接続されたグランド端子１１と対応する箇所に接地金属層１０を設けることで、配線導体Ｓから外部に放射される電界を接地金属層１０に向かって分布させることができ、配線導体Ｓからの電界分布の広がりを抑制することができる。その結果、配線導体Ｓと接地電位との間の電界分布に依存して生じる、配線導体Ｓを伝送する高周波信号の共振を抑制することができ、配線導体Ｓの周波数特性を良好にすることができる。なお、図１３，１４に示す入出力端子６は、図１１に示す凹部Ｃ２が設けられてもよく、配線導体Ｓとグランド層Ｇとの間における電界分布および高周波信号の周波数に依存して生じる容量結合を任意の値に設定することができ、特性インピーダンスを所望の値に設定することができる。
＜実装構造体の製造方法＞
ここで、図１または図２に示す実装構造体１の製造方法を説明する。まず、素子収納用パッケージ２と素子３とを準備する。素子収納用パッケージ２の基板４および枠体５は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打抜き加工等の金属加工法を用いることで、所定形状に製作される。また、上述した製造方法によって入出力端子６を作製する。
そして、基板４と、枠体５の貫通部５２に光透過性部材５３がろう材を介して嵌められた枠体５と、入出力端子６と、シールリング８とをろう材を介して接続する。このようにして、素子収納用パッケージ２を作製することができる。さらに、素子収納用パッケージ２の実装領域Ｒに台座３ａを半田を介して設ける。さらに、台座３ａ上に素子３を低融点半田を介して実装して、素子３の電極と枠体５内の入出力端子６の配線導体Ｓとをボンディングワイヤを介して電気的に接続する。さらに、素子収納用パッケージ２にシールリング８を介して蓋体９をシーム溶接によって取り付けて、実装構造体１を作製することができる。

Claims (4)

  1. 上面に素子を実装するための実装領域を有する基板と、
    前記基板上に前記実装領域を取り囲むように設けられた枠体と、
    前記枠体に設けられた、前記枠体の内側と前記枠体の外側とを電気的に接続する誘電体層からなる入出力端子とを備え、
    前記入出力端子は、前記枠体の内側から前記枠体の外側まで形成された、複数の配線導体と、前記枠体の外側に突出するように積層される誘電体層の端部の角部に形成されるとともに、内面に接地金属層が設けられた窪みを有するグランド層と、
    前記枠体外の前記複数の配線導体のそれぞれに接続されたリード端子と、前記グランド層に接続されたグランド端子とを有しており、
    前記入出力端子は、前記リード端子と前記グランド端子との間および前記リード端子同士の間に凹部が形成されていることを特徴とする素子収納用パッケージ。
  2. 請求項１に記載の素子収納用パッケージであって、
    前記凹部は、前記入出力端子の下面から前記入出力端子の側面にかけて形成されていることを特徴とする素子収納用パッケージ。
  3. 請求項１または請求項２に記載の素子収納用パッケージであって、
    前記凹部は、前記入出力端子を下面視して、基板側の端部が前記複数の配線導体の端部よりも前記入出力端子の端部側に位置するように設けられていることを特徴とする素子収納用パッケージ。
  4. 請求項１ないし請求項３のいずれか１つに記載の素子収納用パッケージと、
    前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。
JP2015519843A 2013-05-29 2014-05-26 素子収納用パッケージおよび実装構造体 Active JP6162800B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013112989 2013-05-29
JP2013112989 2013-05-29
JP2014012353 2014-01-27
JP2014012353 2014-01-27
JP2014064303 2014-03-26
JP2014064303 2014-03-26
PCT/JP2014/063819 WO2014192687A1 (ja) 2013-05-29 2014-05-26 素子収納用パッケージおよび実装構造体

Publications (2)

Publication Number Publication Date
JPWO2014192687A1 JPWO2014192687A1 (ja) 2017-02-23
JP6162800B2 true JP6162800B2 (ja) 2017-07-12

Family

ID=51988718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015519843A Active JP6162800B2 (ja) 2013-05-29 2014-05-26 素子収納用パッケージおよび実装構造体

Country Status (2)

Country Link
JP (1) JP6162800B2 (ja)
WO (1) WO2014192687A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146439A (ja) * 2015-02-09 2016-08-12 Ｎｇｋエレクトロデバイス株式会社 高周波用半導体素子収納用パッケージ
CN107534023B (zh) * 2015-05-20 2020-11-06 京瓷株式会社 半导体元件封装件、半导体装置以及安装构造体
WO2017131092A1 (ja) 2016-01-27 2017-08-03 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
JP6744103B2 (ja) * 2016-01-29 2020-08-19 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
CN109417054B (zh) * 2016-06-27 2022-11-15 Ngk电子器件株式会社 高频用陶瓷基板及高频用半导体元件收纳封装体
CN111034372B (zh) * 2017-09-11 2023-03-14 Ngk电子器件株式会社 布线基板与柔性基板的连接构造及电子器件收纳用封装体
JP6923431B2 (ja) * 2017-12-25 2021-08-18 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール
JP7036687B2 (ja) * 2018-07-25 2022-03-15 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
EP3937223A4 (en) * 2019-03-07 2023-02-01 Kyocera Corporation WIRING BOARD, ELECTRONIC COMPONENT BOX AND ELECTRONIC DEVICE
JP7172793B2 (ja) * 2019-03-27 2022-11-16 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
US11889618B2 (en) * 2019-04-25 2024-01-30 Kyocera Corporation Wiring board, electronic component package, and electronic apparatus
WO2021049111A1 (ja) * 2019-09-11 2021-03-18 Ｎｇｋエレクトロデバイス株式会社 端子構造、パッケージ、および、端子構造の製造方法
US20230054870A1 (en) 2020-01-24 2023-02-23 Kyocera Corporation Wiring base and electronic device
CN114450787A (zh) * 2020-07-20 2022-05-06 日本电信电话株式会社 高频封装
US20220375766A1 (en) * 2020-07-30 2022-11-24 Nippon Telegraph And Telephone Corporation Manufacturing Method for High-Frequency Package
US20240063108A1 (en) * 2020-12-28 2024-02-22 Kyocera Corporation Semiconductor package and semiconductor electronic device
WO2024075816A1 (ja) * 2022-10-07 2024-04-11 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3493301B2 (ja) * 1998-01-26 2004-02-03 京セラ株式会社 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JPH11330298A (ja) * 1998-05-12 1999-11-30 Murata Mfg Co Ltd 信号端子付パッケージおよびそれを用いた電子装置
JP3667274B2 (ja) * 2001-11-12 2005-07-06 京セラ株式会社 高周波用パッケージ
JP5127475B2 (ja) * 2008-01-28 2013-01-23 京セラ株式会社 接続基板および電子装置
JP5636834B2 (ja) * 2010-09-10 2014-12-10 富士通株式会社 高周波回路用パッケージ及び高周波回路装置
JP5769474B2 (ja) * 2011-04-06 2015-08-26 京セラ株式会社 端子構造体、電子部品収納用パッケージおよび電子装置
WO2013042627A1 (ja) * 2011-09-22 2013-03-28 京セラ株式会社 電子部品載置用基板、電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
WO2014192687A1 (ja) 2014-12-04
JPWO2014192687A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6162800B2 (ja) 素子収納用パッケージおよび実装構造体
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
JP5902825B2 (ja) 素子収納用パッケージおよび実装構造体
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
WO2015088028A1 (ja) 素子収納用パッケージおよび実装構造体
JP2015103619A (ja) 素子収納用パッケージおよび実装構造体
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP2021064812A (ja) 絶縁基体、半導体パッケージおよび半導体装置
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP6208618B2 (ja) 素子実装基板および実装構造体
JP2012033543A (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2015002206A (ja) 素子収納用パッケージおよび実装構造体
JP2011044483A (ja) 素子収納用パッケージ、並びに実装構造体
JP2014165208A (ja) 素子収納用パッケージ、並びに実装構造体
JP2004253714A (ja) リードフレーム付き配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170615

R150 Certificate of patent or registration of utility model

Ref document number: 6162800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150