CN114450787A - 高频封装 - Google Patents

高频封装 Download PDF

Info

Publication number
CN114450787A
CN114450787A CN202080068401.4A CN202080068401A CN114450787A CN 114450787 A CN114450787 A CN 114450787A CN 202080068401 A CN202080068401 A CN 202080068401A CN 114450787 A CN114450787 A CN 114450787A
Authority
CN
China
Prior art keywords
signal
pin
line
signal pin
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080068401.4A
Other languages
English (en)
Inventor
田野边博正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN114450787A publication Critical patent/CN114450787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6694—Optical signal interface included within high-frequency semiconductor device housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

根据本发明，第一信号引脚(106)的一端连接至差动共面线路(102)的第一信号线(103)，并且另一端被弯曲以远离安装面。第二信号引脚(107)的一端连接至差动共面线路(102)的第二信号线(104)，并且另一端被弯曲以远离安装面。接地引脚(108)的一端连接至差动共面线路(102)的接地线(105)，并且另一端被弯曲以远离安装面。

Description

高频封装
技术领域
本发明涉及一种包括差动共面线路的高频封装。
背景技术
在被配置为处理包括数字相干光传输在内的高速差动信号的器件中，使用了包括差动共面线路的高频信号器件封装，在差动共面线路中，两个接地线布置成将彼此相邻的两个信号线置于其间。在差动共面线路中，重要的是对从印刷板到半导体芯片的接地线和信号线之间或者两个相邻的信号线之间的阻抗匹配等进行适当的高频设计。在这种高频设计中，配线之间的距离、连接至配线并用于安装的引脚之间的距离、以及引脚的形状是非常重要的参数。
相关技术文献
专利文献
专利文献1：日本专利第4934733号。
非专利文献
非专利文献1：Implementation Agreement for Integrated Dual PolarizationIntradyne Coherent Receivers，IA#OIF-DPC-RX-01.2，November 14，2013(2013年11月14日)。
非专利文献2：Chang Fei Yee，“Key high-speed connector layouttechniques”，[2020年7月10日检索]，(https：//www.edn.com/key-high-speed-connector-layout-techniques/)。
发明内容
本发明要解决的问题
然而，诸如“Optical Internetworking Forum”的标准化机构已经决定了待焊接安装的引脚的尺寸和位置，这应该由保持半导体芯片并安装于印刷板上的高频信号器件封装来满足。因此，不可能自由地决定引脚的距离和形状。如非专利文献1所描述的，限定了高频引脚的形状(参见图9)，并且不允许改变为了提高高频特性所必需的信号(+)/(-)引线之间的间距。如上文所描述的，由于高速信号传输中的高频设计的自由度低，所以不可能适当地设定用作两个信号线之间的差动传输路径的电磁耦合。
例如，非专利文献1示出了光接收模块400，该光接收模块包括DC端子403和输出端子404，并且在光接收模块400上安装有光电路401，该光电路被配置为对从两个输入端口402a和402b输入的光信号执行光信号处理，如图10所示。在这种技术中，没有公开影响包括多个高频引脚的光接收模块中的高频特性的高频引脚的构造的细节。另外，在非专利文献2中，示出了引脚的三维形状(参见图11)。假想印刷板上的金属焊盘之间的间距和引脚之间的距离从接触面开始都相等。由于在暴露于空气的部分中阻抗变高，所以优选地使两个信号引脚即使从中途开始也尽量靠近。然而，这样的构造没有被详细地示出，而且根本没有被提及。
为了解决上述问题而做出了本发明，本发明的目的在于在包括差动共面线路的高频封装中适当地设定用作两个信号线之间的差动传输路径的电磁耦合。
解决问题的手段
根据本发明，提供一种高频封装。高频封装包括：封装本体，该封装本体包括由绝缘体制成的基板；形成于基板上的差动共面线路，该差动共面线路由第一接地线、第一信号线、第二信号线和第二接地线形成；第一接地引脚，其布置于封装本体的安装面的一侧，并且被弯曲使得一端连接至第一接地线，并且另一端远离安装面；第一信号引脚，其布置于封装本体的安装面的所述一侧，被弯曲使得一端连接到第一信号线，并且另一端远离安装面，并且沿着与第一接地引脚相同的方向延伸；第二信号引脚，设置于封装本体的安装面的所述一侧，被弯曲使得一端连接至第二信号线，并且另一端远离安装面，并且沿着与第一接地引脚相同的方向延伸；以及第二接地引脚，其布置于封装本体的安装面的所述一侧，被弯曲使得一端连接至第二接地线，并且另一端远离安装面，并且沿着与第一接地引脚相同的方向延伸，其中，第一信号引脚的另一端侧与第二信号引脚的另一端侧之间的距离不同于第一信号引脚的一端侧与第二信号引脚的一端侧之间的距离。
本发明的效果
如上文所描述的，根据本发明，能够适当地设定用作两个信号线之间的差动传输路径的电磁耦合，因为每个引脚都被弯曲使得每个引脚的一端布置于封装本体的安装面上，另一端远离安装面。
附图说明
图1A是示出根据本发明的第一实施例的高频封装的构造的平面图；
图1B是示出根据本发明的第一实施例的高频封装的一部分的构造的透视图；
图1C是示出根据本发明的第一实施例的高频封装的一部分的构造的透视图；
图2是示出根据本发明的第二实施例的高频封装的构造的平面图；
图3是示出根据本发明的第三实施例的高频封装的构造的透视图；
图4是示出根据本发明的第四实施例的高频封装的构造的透视图；
图5是示出根据本发明的第五实施例的高频封装的构造的透视图；
图6是示出根据本发明的第六实施例的高频封装的构造的平面图；
图7是示出根据本发明的第七实施例的高频封装的构造的平面图；
图8是示出高频封装的构造的透视图；
图9是示出传统的高频封装的构造的说明图；
图10是示出传统的光接收模块的构造的视图；以及
图11是示出传统的高频封装的一部分的构造的透视图。
具体实施方式
下面将描述根据本发明的实施例的高频封装。
【第一实施例】
首先将参考图1A、图1B和图1C描述根据本发明的第一实施例的高频封装100。高频封装100包括封装本体101和差动共面线路102。注意，图1A示出封装本体101的安装面。
封装本体101包括由绝缘体(电介质)制成的基板101a，并且差动共面线路102形成于基板101a上。例如，在基板101a上，光电转换芯片121连接至每个差动共面线路102的输入端子和输出端子。在连接至光电转换芯片121的光纤122和光纤123之间执行光信号和高频电信号之间的转换。光电转换芯片121具有例如利用两个光电二极管的差动放大型(平衡型)光电转换功能。
差动共面线路102包括第一信号线103、第二信号线104、以及多个接地线(接地面)105，多个接地线(接地面)105布置成将这些信号线置于其间。接地线105沿着第一信号线103和第二信号线104布置。由例如形成于封装本体101(基板101a)上的金属配线形成第一信号线103、第二信号线104和接地线105。
高频封装100还包括第一信号引脚106、第二信号引脚107和接地引脚108。
第一信号引脚106布置于封装本体101的安装面的一侧。此外，每个第一信号引脚106被弯曲使得一端连接至差动共面线路102的第一信号线103，并且另一端远离安装面。
第二信号引脚107布置于封装本体101的安装面的一侧。此外，每个第二信号引脚107被弯曲使得一端连接至差动共面线路102的第二信号线104，并且另一端远离安装面。另外，第二信号引脚107沿着与第一信号引脚106相同的方向延伸。注意，可以在第一信号引脚106的一端侧与第二信号引脚107的一端侧之间布置由陶瓷制成的间隔件。
接地引脚108布置于封装本体101的安装面的一侧。此外，每个接地引脚108被弯曲使得一端连接至差动共面线路102的接地线105，另一端远离安装面。另外，接地引脚108沿着与第一信号引脚106相同的方向延伸。
在第一实施例中，示出了设置有两个差动共面线路102的示例，并且接地线105由它们共享。另外，示出了如下示例：其中，布置于相邻的差动共面线路102之间的接地引脚108由它们共同使用。注意，可以在一个高频封装100中设置多个、或者三个或更多个差动共面线路102。
除了以上描述的构造之外，在高频封装100中，第一信号引脚106的另一端侧与第二信号引脚107的另一端侧之间的距离不同于第一信号引脚106的一端侧与第二信号引脚107的一端侧之间的距离。例如，第一信号引脚106的另一端侧与第二信号引脚107的另一端侧之间的距离大于第一信号引脚106的一端侧与第二信号引脚107的一端侧之间的距离。注意，在第一实施例中，接地引脚108的另一端侧的末端、第一信号引脚106的另一端侧的末端、以及第二信号引脚107的另一端侧的末端布置于同一条线上。
高频封装100安装于安装板130上。众所周知，安装板130具有多层配线结构，多层配线结构包括表面金属层、两层金属层、三层金属层等，并且电介质层布置于金属层之间。此外，金属层通过贯穿电介质层延伸的贯通配线等相连。另外，在部分区域中，布置间隔件124以使高频封装100的一部分与安装板130之间的距离恒定。
在安装板130的表面上，例如，在由耐热树脂制成的树脂层131中，形成有多个开口132a、132b、132c、132d、132e、132f和132g。由开口132a、132d和132g限定接地端子135。另外，由开口132b和132e限定第一信号端子133。另外，由开口132c和132f限定第二信号端子134。
当将高频封装100安装于安装板130上时，接地引脚108连接至接地端子135。另外，第一信号线103连接至第一信号端子133。此外，第二信号线104连接至第二信号端子134。
根据第一实施例，封装本体101的安装面上的第一信号引脚106和第二信号引脚107之间的距离不同于安装板130上的第一信号引脚106和第二信号引脚107之间的距离。
换句话说，每个引脚都被弯曲使得每个引脚的一端布置于封装本体101的安装面上，另一端远离安装面。因此，能够使安装面上的第一信号引脚106和第二信号引脚107之间的距离与安装板130上的第一信号引脚106和第二信号引脚107之间的距离彼此不同。
结果，根据第一实施例，即使安装面上的第一信号引脚106和第二信号引脚107之间的距离是固定的，也可以自由地设计封装本体101中的第一信号引脚106和第二信号引脚107之间的距离。例如，当使第一信号引脚106的另一端侧和第二信号引脚107的另一端侧之间的距离大于第一信号引脚106的一端侧和第二信号引脚107的一端侧之间的距离时，可以使信号线之间的电磁耦合(通过改善静电电容)在封装本体101侧更强，并且可以优化差动特性阻抗并减少对相邻的差动通道的串扰。
如上文所描述的，根据第一实施例，可以适当地设定用作两个信号线之间的差动传输路径的电磁耦合。
【第二实施例】
接下来将参考图2描述本发明的第二实施例。图2示出封装本体101的安装面。高频封装100包括封装本体101和差动共面线路102。封装本体101包括基板101a，并且差动共面线路102形成于基板101a上。差动共面线路102包括第一信号线103、第二信号线104和多个接地线105。高频封装100还包括第一信号引脚106和第二信号引脚107。这些部件与前述第一实施例中的相同。
在第二实施例中，接地引脚108a比第一信号引脚106和第二信号引脚107长。注意，在第二实施例中，接地引脚108a的另一端侧的末端、第一信号引脚106的另一端侧的末端、以及第二信号引脚107的另一端侧的末端布置于同一条线上。因此，与第一信号引脚106和第二信号引脚107相比，接地引脚108a在高频封装100的一侧的一端侧延伸。
【第三实施例】
接下来将参考图3描述根据本发明的第三实施例的高频封装100a。高频封装100a包括封装本体101和差动共面线路102。封装本体101包括基板101a，并且差动共面线路102形成于基板101a上。差动共面线路102包括第一信号线103、第二信号线104和多个接地线105。高频封装100a还包括第一信号引脚106、第二信号引脚107和接地引脚108a。这些部件与前述第二实施例中的相同。
在第三实施例中，封装本体101(基板101a)包括金属层109，接地线105连接至金属层109。此外，金属层109包括凹口110，凹口110位于第一信号引脚106的一端与第一信号线103之间的第一连接部和第二信号引脚107的一端与第二信号线104之间的第二连接部中。
【第四实施例】
接下来将参考图4描述根据本发明的第四实施例的高频封装100b。图4示出从封装本体101的安装面的一侧观察的状态。高频封装包括封装本体101和差动共面线路102。封装本体101包括基板101a，并且差动共面线路102形成于基板101a上。差动共面线路102包括第一信号线103、第二信号线104和多个接地线105。高频封装100b还包括第一信号引脚106和第二信号引脚107。这些部件与前述第二实施例中的相同。
在第四实施例中，在接地引脚108b的一端设置有嵌入部118，该嵌入部沿厚度方向部分地嵌入基板101a中。此外，接地引脚108b的一端的包括嵌入部118的部分可以形成得比其他区域厚。当包括嵌入部118的部分形成得比其他区域厚时，可以进一步减少相邻的通道之间的串扰。
【第五实施例】
接下来将参考图5描述根据本发明的第五实施例的高频封装100c。图5示出从封装本体101的安装面的一侧观察的状态。高频封装100c包括封装本体101和差动共面线路102。封装本体101包括基板101a，并且差动共面线路102形成于基板101a上。差动共面线路102包括第一信号线103、第二信号线104和多个接地线105。这些部件与前述第二实施例中的相同。在第五实施例中，与前述第二实施例中相同，同样设置有第二信号引脚107。
在第五实施例中，与前述第四实施例中相同，在接地引脚108b的一端设置有嵌入部118，该嵌入部沿厚度方向部分地嵌入基板101a中。此外，在第五实施例中，在第一信号引脚106a的一端设置有嵌入部116，该嵌入部沿厚度方向部分地嵌入基板101a中。在第五实施例中，连接至引脚的差动共面线路102的每个线都嵌入封装本体101(基板101a)中，并且每个引脚的嵌入部都连接至嵌入的线。当引脚的一端的一部分以这种方式嵌入时，能够将差动共面线路102在封装本体101的安装面的一侧嵌入基板101a中。结果，在封装本体101的安装面的一侧，可以抑制电磁场泄漏至空间，并且可以减少EMI(电磁干扰)或EMC(电磁兼容性)的问题。
【第六实施例】
接下来将参考图6描述根据本发明的第六实施例的高频封装100d。图6示出从封装本体101的安装面的一侧观察的状态。高频封装100d包括封装本体101和差动共面线路102。封装本体101包括基板101a，并且差动共面线路102形成于基板101a上。差动共面线路102包括第一信号线103、第二信号线104和多个接地线105。这些部件与前述第五实施例中的相同。在第六实施例中，与前述第五实施例中相同，同样设置有第一信号引脚106a和第二信号引脚107。
在第六实施例中，在接地引脚108c的一端设置有嵌入部118a，该嵌入部沿厚度方向部分地嵌入基板101a中。此外，接地引脚108c的一端的包括嵌入部118a的部分形成得比其他区域宽。这种结构能够使封装本体101的安装面的一侧的接地电位更稳定，并且能够使封装本体101的接地电位的稳定性更可靠。
【第七实施例】
接下来将参考图7描述根据本发明的第七实施例的高频封装100e。图7示出从封装本体101的安装面的一侧观察的状态。高频封装100e包括封装本体101和差动共面线路102。封装本体101包括衬底101a，并且差动共面线路102形成在衬底101a上。差动共面线路102包括第一信号线103、第二信号线104和多个接地线105。还设置有接地引脚108c。这些部件与前述第六实施例中的相同。
在第七实施例中，第一信号引脚106a的一端包括形成得比其他区域窄的窄部116a，并且第二信号引脚107a的一端包括形成得比其他区域窄的窄部117。利用这种构造，到与第一信号引脚106a和第二信号引脚107a相邻的接地引脚108c的距离比其他区域宽。与根据第一实施例的构造相比，这种构造可以使例如信号引脚的一端与接地引脚的一端之间的距离更宽。
如图8所示，布置于高频封装200的封装本体201的安装面的相反侧的表面侧的差动共面线路202也可以具有由第一信号线203、第二信号线204和接地线205形成的侧耦合线路结构。利用这种构造，可以在光纤222和光纤223之间通过由一个光电二极管等形成的单端X2型光电转换芯片221执行光信号和高频电信号之间的转换。
注意，在高频封装200中，如上文所描述的，封装本体201包括由绝缘体制成的基板201a，并且还包括第一信号引脚206、第二信号引脚207和接地引脚208。
如上文所描述的，根据本发明，可以适当地设定用作两个信号线之间的差动传输路径的电磁耦合，因为每个引脚都被弯曲使得每个引脚的一端布置于封装本体的安装面上，另一端远离安装面。
注意，本发明不限于上述实施例，显然本领域技术人员可以在本发明的技术范围内进行许多修改和组合。
附图标记的说明
100…高频封装、101…封装本体、101a…基板、102…差动共面线路、103…第一信号线、104…第二信号线、105…接地线、106…第一信号引脚、107…第二信号引脚、108…地引脚、121…光电转换芯片、122…光纤、123…光纤。

Claims (8)

1.一种高频封装，包括：
封装本体，包括由绝缘体制成的基板；
形成于所述基板上的差动共面线路；
第一信号引脚，布置于所述封装本体的安装面的一侧，并且被弯曲使得一端连接至所述差动共面线路的第一信号线并且另一端远离所述安装面；
第二信号引脚，布置于所述封装本体的所述安装面的所述一侧，被弯曲使得一端连接至所述差动共面线路的第二信号线并且另一端远离所述安装面，并且沿着与所述第一信号引脚相同的方向延伸；以及
接地引脚，布置于所述封装本体的所述安装面的所述一侧，被弯曲使得一端连接至所述差动共面线路的接地线并且另一端远离所述安装面，并且沿着与所述第一信号引脚相同的方向延伸，
其中，所述第一信号引脚的另一端侧与所述第二信号引脚的另一端侧之间的距离不同于所述第一信号引脚的所述一端侧与所述第二信号引脚的所述一端侧之间的距离。
2.根据权利要求1所述的高频封装，其中
所述接地引脚的所述另一端侧的末端、所述第一信号引脚的所述另一端侧的末端、以及所述第二信号引脚的所述另一端侧的末端布置于同一条线上，并且
所述接地引脚比所述第一信号引脚和所述第二信号引脚长。
3.根据权利要求1或2所述的高频封装，其中
所述封装本体包括金属层，所述接地线连接至所述金属层，并且
所述金属层包括凹口，所述凹口位于所述第一信号引脚的所述一端与所述第一信号线之间的第一连接部和所述第二信号引脚的所述一端与所述第二信号线之间的第二连接部中。
4.根据权利要求1或2所述的高频封装，其中
在所述接地引脚的所述一端处设置嵌入部，所述嵌入部沿厚度方向部分地嵌入所述基板中。
5.根据权利要求4所述的高频封装，其中
包括所述嵌入部的所述接地引脚的所述一端的部分形成得比其他区域厚。
6.根据权利要求4或5所述的高频封装，其中
包括所述嵌入部的所述接地引脚的所述一端的所述部分形成得比其他区域宽。
7.根据权利要求4至6中任一项所述的高频封装，其中
在所述第一信号引脚的所述一端处设置嵌入部，所述嵌入部沿厚度方向部分地嵌入所述基板中。
8.根据权利要求1至7中任一项所述的高频封装，其中
所述第一信号引脚和所述第二信号引脚的所述一端中的每一个包括窄部，所述窄部形成得比其他区域窄，并且所述窄部到与所述第一信号引脚和所述第二信号引脚相邻的所述接地引脚的距离比其他区域宽。
CN202080068401.4A 2020-07-20 2020-07-20 高频封装 Pending CN114450787A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/028088 WO2022018793A1 (ja) 2020-07-20 2020-07-20 高周波パッケージ

Publications (1)

Publication Number Publication Date
CN114450787A true CN114450787A (zh) 2022-05-06

Family

ID=79729093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080068401.4A Pending CN114450787A (zh) 2020-07-20 2020-07-20 高频封装

Country Status (5)

Country Link
US (1) US20220344289A1 (zh)
EP (1) EP4184568A4 (zh)
JP (1) JP7148015B2 (zh)
CN (1) CN114450787A (zh)
WO (1) WO2022018793A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES362566A1 (es) 1968-07-25 1971-02-01 Sandoz Ag Procedimiento para la obtencion de compuestos azoicos.
JPS54150464U (zh) * 1978-04-11 1979-10-19
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
JP3823743B2 (ja) * 2001-03-09 2006-09-20 住友電気工業株式会社 高周波信号入力端子付光送信モジュール
JP2005086014A (ja) * 2003-09-09 2005-03-31 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
JP2011134789A (ja) * 2009-12-22 2011-07-07 Mitsubishi Electric Corp 半導体装置、及びプリント配線板
AU2011218651B2 (en) * 2010-08-31 2014-10-09 Viasat, Inc. Leadframe package with integrated partial waveguide interface
JP6162800B2 (ja) * 2013-05-29 2017-07-12 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015030093A1 (ja) 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
EP3113218B1 (en) 2014-02-26 2020-03-04 Kyocera Corporation Package for an electronic-component and electronic device including the package
JP6929283B2 (ja) * 2016-06-27 2021-09-01 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ

Also Published As

Publication number Publication date
US20220344289A1 (en) 2022-10-27
WO2022018793A1 (ja) 2022-01-27
JP7148015B2 (ja) 2022-10-05
EP4184568A4 (en) 2024-05-01
EP4184568A1 (en) 2023-05-24
JPWO2022018793A1 (zh) 2022-01-27

Similar Documents

Publication Publication Date Title
US7310875B2 (en) Connector for high-speed communications
US4904968A (en) Circuit board configuration for reducing signal distortion
US7249897B2 (en) Optical module
US9437912B2 (en) 3-D integrated package
EP2701471A1 (en) High speed input/output connection interface element, cable assembly and interconnection system with reduced cross-talk
JP2010191346A (ja) 光モジュール
CN110798962B (zh) 印刷电路板、光学模块和光学传输设备
CA2891678C (en) Electrical connection interface for connecting electrical leads for high speed data transmission
TW201826612A (zh) 用以連接光纖和電氣導體之連接器
CN114450787A (zh) 高频封装
JP3872413B2 (ja) 半導体装置
CN114503359A (zh) 高频封装
CN113453415B (zh) 信号传输电路以及印刷电路板
US10952313B1 (en) Via impedance matching
US6713853B1 (en) Electronic package with offset reference plane cutout
US20230240001A1 (en) Wiring Board and Signal Connecting Structure
US20210391633A1 (en) Integrated circulator system
US11991821B2 (en) Printed wiring board and electronic device
CN118215195A (zh) 一种互联走线中的匹配结构
JP5237171B2 (ja) 差動配線体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination