JP6929283B2 - 高周波用セラミックス基板および高周波用半導体素子収納パッケージ - Google Patents
高周波用セラミックス基板および高周波用半導体素子収納パッケージ Download PDFInfo
- Publication number
- JP6929283B2 JP6929283B2 JP2018524950A JP2018524950A JP6929283B2 JP 6929283 B2 JP6929283 B2 JP 6929283B2 JP 2018524950 A JP2018524950 A JP 2018524950A JP 2018524950 A JP2018524950 A JP 2018524950A JP 6929283 B2 JP6929283 B2 JP 6929283B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- lead pad
- pad electrode
- side edge
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、４０ＧＨｚを超える高周波信号を好適に伝送でき、かつ、セラミックス基板の強度の低下が起こり難い高周波用セラミックス基板およびそれを用いてなる高周波用半導体素子収納パッケージに関する。
近年、情報通信の高速化に伴い、それらに用いられる電子デバイスの通信速度も高速化している。このため、その電子デバイスを収納するパッケージには、高い放熱性、高周波信号の低損失伝送、高い信頼性が求められており、これらを実現する素材としてアルミナ系セラミックスが優れた絶縁材料として注目されている。
また、このようなパッケージ内において高速信号を通すための外部接続端子の接続には、パッケージを構成するセラミックス基体の裏面側に形成されたコプレーナ線路と、その上に固着された金属製のリード端子を介して外部樹脂基板上に形成されたグランド付きコプレーナ線路に接続する方法が多く用いられている。
また、このようなパッケージ内において高速信号を通すための外部接続端子の接続には、パッケージを構成するセラミックス基体の裏面側に形成されたコプレーナ線路と、その上に固着された金属製のリード端子を介して外部樹脂基板上に形成されたグランド付きコプレーナ線路に接続する方法が多く用いられている。
また、高周波用半導体素子収納パッケージに用いられる高周波用セラミックス基板では、パッケージの小型化要求に対応して配線の狭ピッチ化が進んでいる。
このような高周波用セラミックス基板では、セラミックスの誘電率が高いために、リード端子付近において高周波信号線の特性インピーダンスの低下が起こり、高周波信号の伝送特性の劣化が生じていた。
このため、リード端子付近における高周波信号の伝送特性の劣化を防止するために、リード端子接続付近の構造が極めて重要であった。
通常、セラミックス基体におけるグランド線及び差動信号線の接続構造は、ＧＳＳＧ構造と呼ばれており、セラミックス基体上に複数セットまとめて形成される場合もある。なお、本発明では特に断りが無い場合は、ＧＳＳＧ構造は２本で１組の信号線（一対の信号線）からなる差動信号線を１以上備えるものを包含する概念である。
このような高周波用セラミックス基板では、セラミックスの誘電率が高いために、リード端子付近において高周波信号線の特性インピーダンスの低下が起こり、高周波信号の伝送特性の劣化が生じていた。
このため、リード端子付近における高周波信号の伝送特性の劣化を防止するために、リード端子接続付近の構造が極めて重要であった。
通常、セラミックス基体におけるグランド線及び差動信号線の接続構造は、ＧＳＳＧ構造と呼ばれており、セラミックス基体上に複数セットまとめて形成される場合もある。なお、本発明では特に断りが無い場合は、ＧＳＳＧ構造は２本で１組の信号線（一対の信号線）からなる差動信号線を１以上備えるものを包含する概念である。
特許文献１には「素子収納用パッケージおよび実装構造体」という名称で、素子を実装することが可能な素子収納用パッケージ、およびそれに素子を実装した実装構造体に関する発明が開示されている。
特許文献１に開示される発明は、上面に素子を実装するための実装領域を有する基板と、基板上に実装領域を取り囲むように設けられた枠体と、枠体に設けられた、枠体の内側と枠体の外側とを電気的に接続する入出力端子とを備え、入出力端子は、枠体の内側から枠体の外側まで形成された、複数の配線導体と、枠体の外側に形成されたグランド層と、枠体外の複数の配線導体のそれぞれに接続されたリード端子と、グランド層に接続されたグランド端子とを有し、入出力端子は、前記リード端子と前記グランド端子との間に凹部が形成されていることを特徴とするものである。
上記構成の特許文献１に開示される発明によれば、リード端子付近近傍における高周波信号の伝送特性の劣化を防止できる。
特許文献１に開示される発明は、上面に素子を実装するための実装領域を有する基板と、基板上に実装領域を取り囲むように設けられた枠体と、枠体に設けられた、枠体の内側と枠体の外側とを電気的に接続する入出力端子とを備え、入出力端子は、枠体の内側から枠体の外側まで形成された、複数の配線導体と、枠体の外側に形成されたグランド層と、枠体外の複数の配線導体のそれぞれに接続されたリード端子と、グランド層に接続されたグランド端子とを有し、入出力端子は、前記リード端子と前記グランド端子との間に凹部が形成されていることを特徴とするものである。
上記構成の特許文献１に開示される発明によれば、リード端子付近近傍における高周波信号の伝送特性の劣化を防止できる。
特許文献１の図１１に開示される発明は、リード端子（差動信号線に相当）同士の間のセラミックス基板に溝部を形成するだけでなく、グランド端子（グランド線に相当）とリード端子の間にも溝部を形成することで、リード端子付近近傍における高周波信号の伝送特性の劣化を一層好適に防止するというものである。
しかしながら、特許文献１に開示される発明では、セラミックス基板上にＧＳＳＧ構造が複数組設けられる場合に、セラミックス基板上に接合されるリード端子同士の間、又は、グランド端子とリード端子の間にもれなく溝部を形成する必要がある。このようなＧＳＳＧ構造を備えるセラミックス基板は、セラミックス基板の表面に形成される多数の溝部のせいで、セラミックス基板の強度が低下するおそれがあった。
特に、半導体素子を搭載する高周波用セラミックス基板においては、半導体素子からの発熱によりセラミックス基板が昇温・降温する。この場合、セラミックス基板が熱膨張した際に、セラミックス基板に形成される多数の溝部が基点となり、セラミックス基板にクラックが生じる又は割れるおそれがあった。
また、特許文献１の図６に開示される発明の場合は、リード端子同士の間にのみ溝部が形成されているので、上記のようなセラミックス基板強度低下の問題は生じ難いと考えられる。その一方で、特許文献１の図６に開示される発明では、高周波帯域における伝送特性の改善効果は、概ね４０ＧＨｚまでであり（引用文献１中の図７を参照）、４０〜５０ＧＨｚの周波帯域では依然として伝送特性が悪いままであった。
しかしながら、特許文献１に開示される発明では、セラミックス基板上にＧＳＳＧ構造が複数組設けられる場合に、セラミックス基板上に接合されるリード端子同士の間、又は、グランド端子とリード端子の間にもれなく溝部を形成する必要がある。このようなＧＳＳＧ構造を備えるセラミックス基板は、セラミックス基板の表面に形成される多数の溝部のせいで、セラミックス基板の強度が低下するおそれがあった。
特に、半導体素子を搭載する高周波用セラミックス基板においては、半導体素子からの発熱によりセラミックス基板が昇温・降温する。この場合、セラミックス基板が熱膨張した際に、セラミックス基板に形成される多数の溝部が基点となり、セラミックス基板にクラックが生じる又は割れるおそれがあった。
また、特許文献１の図６に開示される発明の場合は、リード端子同士の間にのみ溝部が形成されているので、上記のようなセラミックス基板強度低下の問題は生じ難いと考えられる。その一方で、特許文献１の図６に開示される発明では、高周波帯域における伝送特性の改善効果は、概ね４０ＧＨｚまでであり（引用文献１中の図７を参照）、４０〜５０ＧＨｚの周波帯域では依然として伝送特性が悪いままであった。
本発明はかかる従来の事情に対処してなされたものであり、４０ＧＨｚを超える高周波信号の伝送特性を良好にでき、かつ、セラミックス基板の強度の低下が起こり難い高周波用セラミックス基板およびそれを用いてなる高周波用半導体素子収納パッケージを提供することにある。
また、上記目的に加えて、セラミックス基板にグランド線や、差動信号線を構成する信号線を所望間隔毎に配設する場合に、信号線の接合強度の低下が起こり難い高周波用セラミックス基板およびそれを用いてなる高周波用半導体素子収納パッケージを提供することにある。
また、上記目的に加えて、セラミックス基板にグランド線や、差動信号線を構成する信号線を所望間隔毎に配設する場合に、信号線の接合強度の低下が起こり難い高周波用セラミックス基板およびそれを用いてなる高周波用半導体素子収納パッケージを提供することにある。
上記課題を解決するため第１の発明である高周波用セラミックス基板は、平板状のセラミックス基板と、このセラミックス基板の裏面側の縁端近傍に接合される一対のグランド線（Ｇ）と、一対のグランド線（Ｇ）の接合位置に被着される１つの又は一対の第１のリードパッド電極と、一対のグランド線（Ｇ）の間に接合される少なくとも一対の信号線（Ｓ）と、それぞれの信号線（Ｓ）の接合位置に個別に被着される第２のリードパッド電極と、第２のリードパッド電極間に形成される溝状の座刳り部とを有し、一対の信号線（Ｓ）は１の差動信号線をなし、第２のリードパッド電極は、１つの第１のリードパッド電極の一部を切り欠いてなる領域に被着され、又は、一対の第１のリードパッド電極間に被着され、第２のリードパッド電極の長手方向側縁を第２の側縁とした場合に、この第２の側縁に対向して配される第１のリードパッド電極の第１の側縁と、第２の側縁とは、互いに平行な部位を備え、第１の側縁と第２の側縁との間隔をＬＧＳとし、第２の側縁間の間隔をＬＳＳとした場合に、ＬＳＳ＜２ＬＧＳを満たすことを特徴とするものである。
上記構成の第１の発明において、セラミックス基板は、絶縁体及び誘電体として作用する。また、グランド線（Ｇ）は、外部樹脂基板のグランド端子への接続端子として作用する。さらに、一対の信号線（Ｓ）からなる差動信号線は、外部と第１の発明に係るセラミックス基板との間で高周波信号をやりとりするための入出力端子として作用する。
また、第１のリードパッド電極は、グランド線（Ｇ）とセラミックス基体の表面及び／又は内部に形成される導体配線とを電気的に接続させるという作用を有する。さらに、第２のリードパッド電極は、信号線（Ｓ）とセラミックス基体の表面及び／又は内部に形成される導体配線とを電気的に接続させるという作用を有する。なお、第１の発明において、一対の信号線（Ｓ）により１の差動信号線は構成されている。
そして、第１のリードパッド電極の第１の側縁と第２のリードパッド電極の第２の側縁とが平行になる領域を形成し、かつ、第２のリードパッド電極間に座刳り部を形成し、さらに、第１の側縁と第２の側縁との間隔ＬＧＳと第２の側縁間の間隔ＬＳＳの関係がＬＳＳ＜２ＬＧＳを満たすように構成することで、第１の側縁と第２の側縁との間に座刳り部を形成することなしに、第２のリードパッド電極周りの特性インピーダンスを所望の値に近似させるという作用を有する。これにより、第１の発明における高周波信号の伝送特性が改善されて、４０ＧＨｚを超える高周波信号の伝送が可能になる。
また、第１の発明では、第１のリードパッド電極と第２のリードパッド電極の間に座刳り部を有しないので、セラミックス基板の強度の低下が抑制される。
上記構成の第１の発明において、セラミックス基板は、絶縁体及び誘電体として作用する。また、グランド線（Ｇ）は、外部樹脂基板のグランド端子への接続端子として作用する。さらに、一対の信号線（Ｓ）からなる差動信号線は、外部と第１の発明に係るセラミックス基板との間で高周波信号をやりとりするための入出力端子として作用する。
また、第１のリードパッド電極は、グランド線（Ｇ）とセラミックス基体の表面及び／又は内部に形成される導体配線とを電気的に接続させるという作用を有する。さらに、第２のリードパッド電極は、信号線（Ｓ）とセラミックス基体の表面及び／又は内部に形成される導体配線とを電気的に接続させるという作用を有する。なお、第１の発明において、一対の信号線（Ｓ）により１の差動信号線は構成されている。
そして、第１のリードパッド電極の第１の側縁と第２のリードパッド電極の第２の側縁とが平行になる領域を形成し、かつ、第２のリードパッド電極間に座刳り部を形成し、さらに、第１の側縁と第２の側縁との間隔ＬＧＳと第２の側縁間の間隔ＬＳＳの関係がＬＳＳ＜２ＬＧＳを満たすように構成することで、第１の側縁と第２の側縁との間に座刳り部を形成することなしに、第２のリードパッド電極周りの特性インピーダンスを所望の値に近似させるという作用を有する。これにより、第１の発明における高周波信号の伝送特性が改善されて、４０ＧＨｚを超える高周波信号の伝送が可能になる。
また、第１の発明では、第１のリードパッド電極と第２のリードパッド電極の間に座刳り部を有しないので、セラミックス基板の強度の低下が抑制される。
第２の発明である高周波用セラミックス基板は、上記第１の発明であって、第２のリードパッド電極の幅をＷ、座刳り部の深さをＤとする場合に、Ｄ＜１.５Ｗを満たすことを特徴とするものである。
上記構成の第２の発明は、上記第１の発明による作用と同じ作用に加えて、第２のリードパッド電極の幅Ｗと、座刳り部の深さＤとの関係をＤ＜１.５Ｗとすることで、セラミックス基体への座刳り部容積を最少量にしながら、第２のリードパッド電極周りの特性インピーダンスを好適に調整して、４０ＧＨｚを超える高周波信号の伝送特性を改善するという作用を有する。
そして、第２の発明においてセラミックス基体への座刳り容積を最少にすることは、セラミックス基板の強度低下の原因となる切欠き量が少なくなることを意味する。よって、第２の発明は、セラミックス基板の強度を一層向上するという作用を有する。
上記構成の第２の発明は、上記第１の発明による作用と同じ作用に加えて、第２のリードパッド電極の幅Ｗと、座刳り部の深さＤとの関係をＤ＜１.５Ｗとすることで、セラミックス基体への座刳り部容積を最少量にしながら、第２のリードパッド電極周りの特性インピーダンスを好適に調整して、４０ＧＨｚを超える高周波信号の伝送特性を改善するという作用を有する。
そして、第２の発明においてセラミックス基体への座刳り容積を最少にすることは、セラミックス基板の強度低下の原因となる切欠き量が少なくなることを意味する。よって、第２の発明は、セラミックス基板の強度を一層向上するという作用を有する。
第３の発明である高周波用セラミックス基板は、上記第１又は第２の発明であって、グランド線（Ｇ）及び信号線（Ｓ）はともに、セラミックス基板の縁端近傍に曲がり部を備え、信号線（Ｓ）の第２のリードパッド電極に接合される側の端部側に配される座刳り部の幅をＸ１とし、セラミックス基板の縁端における座刳り部の幅をＸ２とした場合に、０.１Ｘ１＜Ｘ２＜Ｘ１を満たすことを特徴とするものである。
上記構成の第３の発明は、上記第１又は第２の発明による作用と同じ作用に加えて、グランド線（Ｇ）及び信号線（Ｓ）がともにセラミックス基板の縁端近傍に曲がり部を備える場合に、第２のリードパッド電極に接合される側の端部側に配される座刳り部の幅Ｘ１と、セラミックス基板の縁端における座刳り部の幅Ｘ２とが０.１Ｘ１＜Ｘ２＜Ｘ１を満たすことで、セラミックス基板の縁端近傍における座刳り容積が小さくなる。これにより、信号線（Ｓ）のセラミックス基板の縁端近傍に形成される曲がり部周りの特性インピーダンスを好適に調整するという作用を有する。この結果、信号線（Ｓ）の曲がり部周りの高周波信号の伝送特性が改善される。
また、第３の発明によれば、セラミックス基板の縁端近傍における座刳り容積を少なくできるので、セラミックス基板の縁端近傍における強度の低下が抑制される。
上記構成の第３の発明は、上記第１又は第２の発明による作用と同じ作用に加えて、グランド線（Ｇ）及び信号線（Ｓ）がともにセラミックス基板の縁端近傍に曲がり部を備える場合に、第２のリードパッド電極に接合される側の端部側に配される座刳り部の幅Ｘ１と、セラミックス基板の縁端における座刳り部の幅Ｘ２とが０.１Ｘ１＜Ｘ２＜Ｘ１を満たすことで、セラミックス基板の縁端近傍における座刳り容積が小さくなる。これにより、信号線（Ｓ）のセラミックス基板の縁端近傍に形成される曲がり部周りの特性インピーダンスを好適に調整するという作用を有する。この結果、信号線（Ｓ）の曲がり部周りの高周波信号の伝送特性が改善される。
また、第３の発明によれば、セラミックス基板の縁端近傍における座刳り容積を少なくできるので、セラミックス基板の縁端近傍における強度の低下が抑制される。
第４の発明である高周波用セラミックス基板は、上記第１又は第２の発明であって、グランド線（Ｇ）及び信号線（Ｓ）はともに、セラミックス基板の縁端近傍に曲がり部を備え、セラミックス基板の縁端は、座刳り部を備えていないことを特徴とするものである。
上記構成の第４の発明は、上記第１又は第２の発明による作用と同じ作用に加えて、グランド線（Ｇ）及び信号線（Ｓ）がともにセラミックス基板の縁端近傍に曲がり部を備える場合に、セラミックス基板の縁端が座刳り部を備えないことで、信号線（Ｓ）のセラミックス基板の縁端近傍に形成される曲がり部周りの特性インピーダンスを好適に調整するという作用を有する。これにより、信号線（Ｓ）の曲がり部周りの高周波信号の伝送特性が改善される。
また、第４の発明によれば、セラミックス基板の縁端近傍における座刳り容積を少なくできるので、セラミックス基板の縁端近傍における強度の低下が抑制される。
上記構成の第４の発明は、上記第１又は第２の発明による作用と同じ作用に加えて、グランド線（Ｇ）及び信号線（Ｓ）がともにセラミックス基板の縁端近傍に曲がり部を備える場合に、セラミックス基板の縁端が座刳り部を備えないことで、信号線（Ｓ）のセラミックス基板の縁端近傍に形成される曲がり部周りの特性インピーダンスを好適に調整するという作用を有する。これにより、信号線（Ｓ）の曲がり部周りの高周波信号の伝送特性が改善される。
また、第４の発明によれば、セラミックス基板の縁端近傍における座刳り容積を少なくできるので、セラミックス基板の縁端近傍における強度の低下が抑制される。
第５の発明である高周波用セラミックス基板は、上記第１乃至第４のそれぞれの発明であって、一対のグランド線（Ｇ）の間に配される差動信号線は１であり、セラミックス基板を平面視した場合に、信号線（Ｓ）の第２のリードパッド電極に接合される領域は、第１の側縁が配される側の側縁に、信号線（Ｓ）を伸長方向に沿って切欠いて形成される切欠き部を備えることを特徴とするものである。
上記構成の第５の発明は、上記第１乃至第４のそれぞれの発明による作用と同じ作用に加えて、セラミックス基板を平面視した際に、信号線（Ｓ）の第２のリードパッド電極に接合される領域が、第１の側縁が配される側の側縁に、信号線（Ｓ）を伸長方向に沿って切欠いて形成される切欠き部を有することで、信号線（Ｓ）が切り欠かれた領域に、例えば、金属ろう材等の接合材からなるメニスカス領域を形成させるという作用を有する。
セラミックス基板の裏面に、第２のリードパッド電極を、第１の側縁と第２の側縁との間隔ＬＧＳと第２の側縁間の間隔ＬＳＳの関係がＬＳＳ＜２ＬＧＳを満たすように形成し、かつ、グランド線（Ｇ）及び信号線（Ｓ）を、例えば、等間隔毎に配置する場合は、信号線（Ｓ）の第１の側縁が配される側の側縁に、金属ろう材等の接合材からなるメニスカスを形成するための領域を十分に確保することができない。
このため、第５の発明では、第２のリードパッド電極に接合される信号線（Ｓ）の、第１のリードパッド電極５の第１の側縁が配される側の側縁に切欠き部を形成することで、この切欠き部が形成された領域を、メニスカスを形成するための領域として利用することができる。
よって、第５の発明によれば、信号線（Ｓ）が切欠き部を有することで、接合のためのメニスカス領域を相対的に増やすことができ、第２のリードパッド電極と信号線（Ｓ）との接合強度を高めるという作用を有する。
上記構成の第５の発明は、上記第１乃至第４のそれぞれの発明による作用と同じ作用に加えて、セラミックス基板を平面視した際に、信号線（Ｓ）の第２のリードパッド電極に接合される領域が、第１の側縁が配される側の側縁に、信号線（Ｓ）を伸長方向に沿って切欠いて形成される切欠き部を有することで、信号線（Ｓ）が切り欠かれた領域に、例えば、金属ろう材等の接合材からなるメニスカス領域を形成させるという作用を有する。
セラミックス基板の裏面に、第２のリードパッド電極を、第１の側縁と第２の側縁との間隔ＬＧＳと第２の側縁間の間隔ＬＳＳの関係がＬＳＳ＜２ＬＧＳを満たすように形成し、かつ、グランド線（Ｇ）及び信号線（Ｓ）を、例えば、等間隔毎に配置する場合は、信号線（Ｓ）の第１の側縁が配される側の側縁に、金属ろう材等の接合材からなるメニスカスを形成するための領域を十分に確保することができない。
このため、第５の発明では、第２のリードパッド電極に接合される信号線（Ｓ）の、第１のリードパッド電極５の第１の側縁が配される側の側縁に切欠き部を形成することで、この切欠き部が形成された領域を、メニスカスを形成するための領域として利用することができる。
よって、第５の発明によれば、信号線（Ｓ）が切欠き部を有することで、接合のためのメニスカス領域を相対的に増やすことができ、第２のリードパッド電極と信号線（Ｓ）との接合強度を高めるという作用を有する。
第６の発明である高周波用半導体素子収納パッケージは、上記第１乃至第５の発明である高周波用セラミックス基板と、セラミックス基板の主面側に被着される半導体素子搭載用パッドと、この半導体素子搭載用パッドを囲うように配されセラミックス基板の主面側に一体に接合されるセラミックス製の枠体と、を有することを特徴とするものである。
上記構成の第６の発明において、高周波用半導体素子収納パッケージは、上記第１乃至第５のそれぞれの発明と同じ作用を有する。
また、第６の発明において、半導体素子搭載用パッドは、半導体素子を搭載した際にセラミックス基板と半導体素子とを電気的に接続するという作用を有する。さらに枠体は、セラミックス基板上に搭載された半導体素子を密封するための蓋体を支持するという作用を有する。
上記構成の第６の発明において、高周波用半導体素子収納パッケージは、上記第１乃至第５のそれぞれの発明と同じ作用を有する。
また、第６の発明において、半導体素子搭載用パッドは、半導体素子を搭載した際にセラミックス基板と半導体素子とを電気的に接続するという作用を有する。さらに枠体は、セラミックス基板上に搭載された半導体素子を密封するための蓋体を支持するという作用を有する。
上述のような第１の発明では、第２のリードパッド電極同士を近づけて、間隔ＬＳＳと間隔ＬＧＳとがＬＳＳ＜２ＬＧＳを満たすように第２のリードパッド電極を配置している。この場合、間隔ＬＧＳが間隔ＬＳＳの１／２よりも大きくなることで、第２のリードパッド電極と第１のリードパッド電極との間の電界結合を弱めることができる。
他方、上述のような第１の発明では、間隔ＬＳＳが間隔ＬＧＳの２倍よりも小さくなることで、第２のリードパッド電極同士間の電界結合が強くなってしまうが、第１の発明では、第２のリードパッド電極間に座刳り部を形成することで、第２のリードパッド電極同士間の電界結合を弱めることができる。
つまり、第１の発明では、間隔ＬＳＳが間隔ＬＧＳの２倍よりも小さくなることによる電界結合の増加分を、座刳り部７ａを形成して第２のリードパッド電極６同士間に空気からなる空間を介設することにより相殺している。
上述のように、第１の発明では、第２のリードパッド電極における特性インピーダンスの低下を好適に抑制することができるので、第２のリードパッド電極における高周波信号の反射を低減することができる。
このような第１の発明によれば、第１のリードパッド電極と第２のリードパッド電極の間に座刳り部を形成することなしに第２のリードパッド電極周りの特性インピーダンスを好適に調整することができる。この結果、第１の発明では、４０ＧＨｚを超える高周波信号も少ない反射損失で伝送することができる。
しかも、第１の発明では、第１のリードパッド電極と第２のリードパッド電極の間に座刳り部を有しないので、セラミックス基板に複数組みのＧＳＳＧ構造を形成する場合に、セラミックス基板の縁端近傍の強度の低下を抑制することができる。
他方、上述のような第１の発明では、間隔ＬＳＳが間隔ＬＧＳの２倍よりも小さくなることで、第２のリードパッド電極同士間の電界結合が強くなってしまうが、第１の発明では、第２のリードパッド電極間に座刳り部を形成することで、第２のリードパッド電極同士間の電界結合を弱めることができる。
つまり、第１の発明では、間隔ＬＳＳが間隔ＬＧＳの２倍よりも小さくなることによる電界結合の増加分を、座刳り部７ａを形成して第２のリードパッド電極６同士間に空気からなる空間を介設することにより相殺している。
上述のように、第１の発明では、第２のリードパッド電極における特性インピーダンスの低下を好適に抑制することができるので、第２のリードパッド電極における高周波信号の反射を低減することができる。
このような第１の発明によれば、第１のリードパッド電極と第２のリードパッド電極の間に座刳り部を形成することなしに第２のリードパッド電極周りの特性インピーダンスを好適に調整することができる。この結果、第１の発明では、４０ＧＨｚを超える高周波信号も少ない反射損失で伝送することができる。
しかも、第１の発明では、第１のリードパッド電極と第２のリードパッド電極の間に座刳り部を有しないので、セラミックス基板に複数組みのＧＳＳＧ構造を形成する場合に、セラミックス基板の縁端近傍の強度の低下を抑制することができる。
第２の発明は、第１の発明と同じ効果を有する。また、第２の発明によれば、座刳り部が形成されることによるセラミックスの欠損量をより少なくできる。
この結果、第１の発明よりもより信頼性の高い高周波用セラミックス基板を製造して提供することができる。
この結果、第１の発明よりもより信頼性の高い高周波用セラミックス基板を製造して提供することができる。
第３，第４の発明によれば、信号線（Ｓ）のセラミックス基板の縁端近傍に形成される曲り部周りの特性インピーダンスを好適に調整することができる。
この結果、グランド線（Ｇ）及び信号線（Ｓ）が曲がり部を有する場合でも、４０ＧＨｚを超える高周波信号を支障なく伝送することができる。
しかも、第３，第４の発明によれば、第１，第２の発明に比べて、セラミックス基板の縁端近傍又は縁端部の強度の低下を一層抑制することができる。
この結果、グランド線（Ｇ）及び信号線（Ｓ）が曲がり部を有する場合でも、４０ＧＨｚを超える高周波信号を支障なく伝送することができる。
しかも、第３，第４の発明によれば、第１，第２の発明に比べて、セラミックス基板の縁端近傍又は縁端部の強度の低下を一層抑制することができる。
第５の発明は、上述の第１乃至第４のそれぞれの発明による効果と同じ効果を有する。
通常、間隔ＬＳＧや間隔ＬＳＳは、第２のリードパッド電極における特性インピーダンスが、所望の値になるように配慮しながら設定又は設計されるものである。この場合、間隔ＬＳＳを間隔ＬＳＧの２倍よりも小さくする場合に、それぞれの第２のリードパッド電極上に接合される信号線（Ｓ）同士の間隔についても支障なく狭められるというわけではない。
つまり、第２のリードパッド電極の寸法（幅及び厚み）、信号線（Ｓ）（差動信号線）の寸法（幅及び厚み）は、それぞれ独立して設定又は設計されるものであるため、第２のリードパッド電極上において信号線（Ｓ）の接合強度が最大になる位置に常に信号線（Ｓ）を接合できるわけではない。
このため、本発明のように間隔ＬＳＳを間隔ＬＧＳの２倍よりも小さく設定する場合は、第２のリードパッド電極上における信号線（Ｓ）の配置の関係で、信号線（Ｓ）の接合強度が十分に発揮されない場合がある。
また、第２のリードパッド電極上に、接合材である金属ろう材を介して信号線（Ｓ）を接合する場合は、信号線（Ｓ）の側縁に液化した金属ろう材からなるメニスカスを形成して、このメニスカスにより第２のリードパッド電極上に信号線（Ｓ）を一体化して固定している。さらに、第２のリードパッド電極上において熱せられて液化した金属ろう材は、第２のリードパッド電極の表面上にのみ濡れ広がるという性質を有している。
そして、本発明のように間隔ＬＳＳを間隔ＬＧＳの２倍よりも小さく設定する場合は、第２のリードパッド電極の側縁位置と、信号線（Ｓ）の側縁位置とが近接する又は重なってしまう場合がある。この場合、第２のリードパッド電極上に金属ろう材を介して信号線（Ｓ）を接合する際に、第２のリードパッド電極の側縁位置と、信号線（Ｓ）の側縁位置とが近接又は重なる領域では、金属ろう材からなるメニスカスをしっかりと形成することができず、結果として、第２のリードパッド電極に対する信号線（Ｓ）の接合強度が著しく低下してしまうケースがあった。
これに対して、第５の発明では、第２のリードパッド電極における信号線（Ｓ）の接合強度の低下が起きないような第２のリードパッド電極の幅Ｗを確保しつつ、第２のリードパッド電極と信号線（Ｓ）の接合に不可欠な金属ろう材のメニスカス領域を確保することができる。この結果、第２のリードパッド電極上における信号線（Ｓ）の接合強度の低下を防止しながら、第２のリードパッド電極周りの高周波信号の伝送特性を改善することができる。
従って、第５の発明によれば、高周波数帯域における良好な伝送特性を有し、セラミックス基板が破損し難く、しかも、信号線（Ｓ）と第２のリードパッド電極の接合強度が高い高周波用セラミックス基板を製造して提供することができる。
通常、間隔ＬＳＧや間隔ＬＳＳは、第２のリードパッド電極における特性インピーダンスが、所望の値になるように配慮しながら設定又は設計されるものである。この場合、間隔ＬＳＳを間隔ＬＳＧの２倍よりも小さくする場合に、それぞれの第２のリードパッド電極上に接合される信号線（Ｓ）同士の間隔についても支障なく狭められるというわけではない。
つまり、第２のリードパッド電極の寸法（幅及び厚み）、信号線（Ｓ）（差動信号線）の寸法（幅及び厚み）は、それぞれ独立して設定又は設計されるものであるため、第２のリードパッド電極上において信号線（Ｓ）の接合強度が最大になる位置に常に信号線（Ｓ）を接合できるわけではない。
このため、本発明のように間隔ＬＳＳを間隔ＬＧＳの２倍よりも小さく設定する場合は、第２のリードパッド電極上における信号線（Ｓ）の配置の関係で、信号線（Ｓ）の接合強度が十分に発揮されない場合がある。
また、第２のリードパッド電極上に、接合材である金属ろう材を介して信号線（Ｓ）を接合する場合は、信号線（Ｓ）の側縁に液化した金属ろう材からなるメニスカスを形成して、このメニスカスにより第２のリードパッド電極上に信号線（Ｓ）を一体化して固定している。さらに、第２のリードパッド電極上において熱せられて液化した金属ろう材は、第２のリードパッド電極の表面上にのみ濡れ広がるという性質を有している。
そして、本発明のように間隔ＬＳＳを間隔ＬＧＳの２倍よりも小さく設定する場合は、第２のリードパッド電極の側縁位置と、信号線（Ｓ）の側縁位置とが近接する又は重なってしまう場合がある。この場合、第２のリードパッド電極上に金属ろう材を介して信号線（Ｓ）を接合する際に、第２のリードパッド電極の側縁位置と、信号線（Ｓ）の側縁位置とが近接又は重なる領域では、金属ろう材からなるメニスカスをしっかりと形成することができず、結果として、第２のリードパッド電極に対する信号線（Ｓ）の接合強度が著しく低下してしまうケースがあった。
これに対して、第５の発明では、第２のリードパッド電極における信号線（Ｓ）の接合強度の低下が起きないような第２のリードパッド電極の幅Ｗを確保しつつ、第２のリードパッド電極と信号線（Ｓ）の接合に不可欠な金属ろう材のメニスカス領域を確保することができる。この結果、第２のリードパッド電極上における信号線（Ｓ）の接合強度の低下を防止しながら、第２のリードパッド電極周りの高周波信号の伝送特性を改善することができる。
従って、第５の発明によれば、高周波数帯域における良好な伝送特性を有し、セラミックス基板が破損し難く、しかも、信号線（Ｓ）と第２のリードパッド電極の接合強度が高い高周波用セラミックス基板を製造して提供することができる。
第６の発明は、上述の第１乃至第５のそれぞれの発明を用いてなるものである。したがって、第１乃至第５のそれぞれの発明と同じ効果を有する。
よって、第１，第２の発明を用いてなる第６の発明によれば、４０ＧＨｚを超える高周波信号を好適に伝送でき、セラミックス基板が破損し難い信頼性の高い高周波用半導体素子収納パッケージを製造して提供することができる。
また、第３，第４の発明を用いてなる第６の発明によれば、第１，第２の発明を用いてなる第６の発明に比べて、セラミックス基板を一層破損し難くすることができる。これにより、より信頼性の高い高周波用半導体素子収納パッケージを製造して提供することができる。
さらに、第５の発明を用いてなる第６の発明によれば、第１乃至第４の発明を用いてなる第６の発明に比べて、信号線（Ｓ）と第２のリードパッド電極の接合強度の低下を防止できる。これにより、より信頼性の高い高周波用半導体素子収納パッケージを製造して提供することができる。
よって、第１，第２の発明を用いてなる第６の発明によれば、４０ＧＨｚを超える高周波信号を好適に伝送でき、セラミックス基板が破損し難い信頼性の高い高周波用半導体素子収納パッケージを製造して提供することができる。
また、第３，第４の発明を用いてなる第６の発明によれば、第１，第２の発明を用いてなる第６の発明に比べて、セラミックス基板を一層破損し難くすることができる。これにより、より信頼性の高い高周波用半導体素子収納パッケージを製造して提供することができる。
さらに、第５の発明を用いてなる第６の発明によれば、第１乃至第４の発明を用いてなる第６の発明に比べて、信号線（Ｓ）と第２のリードパッド電極の接合強度の低下を防止できる。これにより、より信頼性の高い高周波用半導体素子収納パッケージを製造して提供することができる。
本発明の実施の形態に係る高周波用セラミックス基板およびそれを用いてなる高周波用半導体素子収納パッケージについて実施例１乃至実施例４に基づいて詳細に説明する。
はじめに、図１乃至図３を参照しながら本発明の実施例１に係る高周波用セラミックス基板の基本形態について説明する。
図１（ａ）は本発明の実施例１に係る高周波用セラミックス基板とそれを用いてなる高周波用半導体素子収納パッケージの概念図であり、（ｂ）はその使用状態を示す側面図である。また、図２（ａ）は本発明の実施例１に係る高周波用セラミックス基板を裏面側から見た平面図であり、（ｂ）は本発明の実施例１に係る高周波用セラミックス基板の断面図である。さらに、図３（ａ）は本発明の実施例１に係る高周波用セラミックス基板のＧＳＳＧ構造の部分斜視図であり、（ｂ）は同ＧＳＳＧ構造の部分平面図である。
はじめに、実施例１に係る高周波用セラミックス基板１Ａについて説明する。
実施例１に係る高周波用セラミックス基板１Ａは、図１（ａ）、図２（ａ），（ｂ）に示すように、平板状のセラミックス基板２と、このセラミックス基板２の裏面側の縁端２ａ近傍に接合される一対のグランド線（Ｇ）３と、このセラミックス基板２の裏面側で一対のグランド線（Ｇ）３の接合位置に被着される一対の第１のリードパッド電極５と、セラミックス基板２において一対のグランド線（Ｇ）３の間に接合される少なくとも一対の信号線（Ｓ）４と、それぞれの信号線（Ｓ）４の接合位置に個別に被着される第２のリードパッド電極６と、この第２のリードパッド電極６間に形成される溝状の座刳り部７ａとにより構成されるものである。なお、実施例１に係る高周波用セラミックス基板１Ａでは、一対の信号線（Ｓ）４により１の差動信号線１８が構成されている。
さらに、図２（ａ），図３（ａ），（ｂ）に示すように、実施例１に係る高周波用セラミックス基板１Ａの第２のリードパッド電極６は、一対の第１のリードパッド電極５間に被着され、さらに、それぞれの第１のリードパッド電極５の第１の側縁５ａと、第２のリードパッド電極６の第２の側縁６ａは、平行な部位を有している。加えて、信号線（Ｓ）４同士の間に形成される座刳り部７ａは、第２のリードパッド電極６の第２の側縁６ａに沿って形成されている。
そして、実施例１に係る高周波用セラミックス基板１Ａでは、図３（ａ），（ｂ）に示すように、第１のリードパッド電極５の第１の側縁５ａと第２のリードパッド電極６の第２の側縁６ａとの間隔ＬＧＳと、複数の第２のリードパッド電極６において並設される第２の側縁６ａ間の間隔ＬＳＳとが、ＬＳＳ＜２ＬＧＳを満たしている。
図１（ａ）は本発明の実施例１に係る高周波用セラミックス基板とそれを用いてなる高周波用半導体素子収納パッケージの概念図であり、（ｂ）はその使用状態を示す側面図である。また、図２（ａ）は本発明の実施例１に係る高周波用セラミックス基板を裏面側から見た平面図であり、（ｂ）は本発明の実施例１に係る高周波用セラミックス基板の断面図である。さらに、図３（ａ）は本発明の実施例１に係る高周波用セラミックス基板のＧＳＳＧ構造の部分斜視図であり、（ｂ）は同ＧＳＳＧ構造の部分平面図である。
はじめに、実施例１に係る高周波用セラミックス基板１Ａについて説明する。
実施例１に係る高周波用セラミックス基板１Ａは、図１（ａ）、図２（ａ），（ｂ）に示すように、平板状のセラミックス基板２と、このセラミックス基板２の裏面側の縁端２ａ近傍に接合される一対のグランド線（Ｇ）３と、このセラミックス基板２の裏面側で一対のグランド線（Ｇ）３の接合位置に被着される一対の第１のリードパッド電極５と、セラミックス基板２において一対のグランド線（Ｇ）３の間に接合される少なくとも一対の信号線（Ｓ）４と、それぞれの信号線（Ｓ）４の接合位置に個別に被着される第２のリードパッド電極６と、この第２のリードパッド電極６間に形成される溝状の座刳り部７ａとにより構成されるものである。なお、実施例１に係る高周波用セラミックス基板１Ａでは、一対の信号線（Ｓ）４により１の差動信号線１８が構成されている。
さらに、図２（ａ），図３（ａ），（ｂ）に示すように、実施例１に係る高周波用セラミックス基板１Ａの第２のリードパッド電極６は、一対の第１のリードパッド電極５間に被着され、さらに、それぞれの第１のリードパッド電極５の第１の側縁５ａと、第２のリードパッド電極６の第２の側縁６ａは、平行な部位を有している。加えて、信号線（Ｓ）４同士の間に形成される座刳り部７ａは、第２のリードパッド電極６の第２の側縁６ａに沿って形成されている。
そして、実施例１に係る高周波用セラミックス基板１Ａでは、図３（ａ），（ｂ）に示すように、第１のリードパッド電極５の第１の側縁５ａと第２のリードパッド電極６の第２の側縁６ａとの間隔ＬＧＳと、複数の第２のリードパッド電極６において並設される第２の側縁６ａ間の間隔ＬＳＳとが、ＬＳＳ＜２ＬＧＳを満たしている。
一般に、ＧＳＳＧ構造では、１の差動信号線１８を構成する一対の信号線（Ｓ）４同士の中間に、仮想のグランド（Ｇ）が存在し、信号線（Ｓ）４とこの仮想のグランド（Ｇ）とが電界結合している。このため、間隔ＬＳＳが間隔ＬＧＳの２倍よりも小さい場合は、信号線（Ｓ）４と仮想のグランド（Ｇ）との電界結合により、第２のリードパッド電極６周りの特性インピーダンスの低下量が増大し、これに伴い高周波帯域での反射が増大する。そして、第２のリードパッド電極６同士間の電界結合の強さと、第１のリードパッド電極５と第２のリードパッド電極６の間の電界結合の強さを同程度にするには、間隔ＬＳＳを間隔ＬＧＳの２倍程度に設定する必要があった。
他方、実施例１に係る高周波用セラミックス基板１Ａでは、第２のリードパッド電極６同士を近づけることで、間隔ＬＳＳと間隔ＬＧＳとがＬＳＳ＜２ＬＧＳを満たすように第２のリードパッド電極６を配置している。つまり、実施例１に係る高周波用セラミックス基板１Ａでは、間隔ＬＧＳが間隔ＬＳＳの１／２よりも広くなるよう構成されている。このように、間隔ＬＧＳを広くすることで第２のリードパッド電極６と第１のリードパッド電極５との間の電界結合を弱めることができる。
その一方で、実施例１に係る高周波用セラミックス基板１Ａでは、間隔ＬＳＳが狭くなることで、第２のリードパッド電極６同士間の電界結合が強くなるが、第２のリードパッド電極６間に座刳り部７ａを備えることで、間隔ＬＳＳを間隔ＬＧＳの２倍よりも小さくする場合でも、第２のリードパッド電極６同士間の電界結合を弱めることができる。
これにより、第２のリードパッド電極６における特性インピーダンスの低下を好適に抑制して、第２のリードパッド電極６における高周波信号の反射を低減することができる。
他方、実施例１に係る高周波用セラミックス基板１Ａでは、第２のリードパッド電極６同士を近づけることで、間隔ＬＳＳと間隔ＬＧＳとがＬＳＳ＜２ＬＧＳを満たすように第２のリードパッド電極６を配置している。つまり、実施例１に係る高周波用セラミックス基板１Ａでは、間隔ＬＧＳが間隔ＬＳＳの１／２よりも広くなるよう構成されている。このように、間隔ＬＧＳを広くすることで第２のリードパッド電極６と第１のリードパッド電極５との間の電界結合を弱めることができる。
その一方で、実施例１に係る高周波用セラミックス基板１Ａでは、間隔ＬＳＳが狭くなることで、第２のリードパッド電極６同士間の電界結合が強くなるが、第２のリードパッド電極６間に座刳り部７ａを備えることで、間隔ＬＳＳを間隔ＬＧＳの２倍よりも小さくする場合でも、第２のリードパッド電極６同士間の電界結合を弱めることができる。
これにより、第２のリードパッド電極６における特性インピーダンスの低下を好適に抑制して、第２のリードパッド電極６における高周波信号の反射を低減することができる。
上述のような実施例１に係る高周波用セラミックス基板１Ａによれば、間隔ＬＧＳと間隔ＬＳＳとがＬＳＳ＜２ＬＧＳを満たすよう構成するとともに、並設される第２のリードパッド電極６の間に座刳り部７ａを形成することで、第１のリードパッド電極５と第２のリードパッド電極６の間に座刳り部７ａを形成することなしに、第２のリードパッド電極６まわりの特性インピーダンスを好適に調整することができる。この結果、実施例１に係る高周波用セラミックス基板１Ａにおいて、４０ＧＨｚを超える高周波信号の伝送特性を良好にすることができる。
実施例１に係る高周波用セラミックス基板１Ａは、その主面側に半導体素子を搭載して使用するため、その使用時に半導体素子の発熱に伴ってセラミックス基板２の膨張が起こる。このとき、セラミックス基板２の裏面に形成される座刳り部７ａの数が多いほど、及び／又は、その容積の積算量が大きいほど、座刳り部７ａを基点にしてセラミックス基板２にクラックや割れが生じるリスクが高まる。
また、図１（ａ）及び図２（ｂ）に示されるように、実施例１に係る高周波用セラミックス基板１Ａでは、ＧＳＳＧ構造［なお、実施例１に係る高周波用セラミックス基板１Ａでは信号線（Ｓ）を一対以上有する場合（差動信号線を１以上有する場合）も含む］を複数組み備える場合があり、全てのＧＳＳＧ構造における、第２のリードパッド電極６同士間と、第１のリードパッド電極５と第２のリードパッド電極６の間の全て、に座刳り部７ａを形成することは、セラミックス基板２の縁端２ａ及びその近傍における欠損量が大きくなることを意味する。このようなセラミックス基板２の欠損量の増大は、セラミックス基板２の強度を低下させる原因になる。従って、第２のリードパッド電極６間に形成する座刳り部７ａに加えて、第２のリードパッド電極６と第１のリードパッド電極５の間にも座刳り部を形成することで、セラミックス基板２における高周波数帯域の伝送特性を改善することができたとしても、その代償としてセラミックス基板２の強度の低下が起こり、信頼性の高い高周波用セラミックス基板を製造することが困難になる。
これに対して、実施例１に係る高周波用セラミックス基板１Ａでは、第１のリードパッド電極５と第２のリードパッド電極６の間に座刳り部７ａを有しないので、セラミックス基板２の強度の低下が起こりにくい。
また、図１（ａ）及び図２（ｂ）に示されるように、実施例１に係る高周波用セラミックス基板１Ａでは、ＧＳＳＧ構造［なお、実施例１に係る高周波用セラミックス基板１Ａでは信号線（Ｓ）を一対以上有する場合（差動信号線を１以上有する場合）も含む］を複数組み備える場合があり、全てのＧＳＳＧ構造における、第２のリードパッド電極６同士間と、第１のリードパッド電極５と第２のリードパッド電極６の間の全て、に座刳り部７ａを形成することは、セラミックス基板２の縁端２ａ及びその近傍における欠損量が大きくなることを意味する。このようなセラミックス基板２の欠損量の増大は、セラミックス基板２の強度を低下させる原因になる。従って、第２のリードパッド電極６間に形成する座刳り部７ａに加えて、第２のリードパッド電極６と第１のリードパッド電極５の間にも座刳り部を形成することで、セラミックス基板２における高周波数帯域の伝送特性を改善することができたとしても、その代償としてセラミックス基板２の強度の低下が起こり、信頼性の高い高周波用セラミックス基板を製造することが困難になる。
これに対して、実施例１に係る高周波用セラミックス基板１Ａでは、第１のリードパッド電極５と第２のリードパッド電極６の間に座刳り部７ａを有しないので、セラミックス基板２の強度の低下が起こりにくい。
なお、図１乃至図３では、セラミックス基板２の裏面側に、個々のグランド線（Ｇ）３に対応させて個別に第１のリードパッド電極５を被着する場合を例に挙げて説明しているが、第１のリードパッド電極５の形態は図１乃至図３に示す形態に特定される必要はない。
第１のリードパッド電極５は、例えば、セラミックス基板２の裏面に配される１組又は複数組みのＧＳＳＧ構造において、個々のグランド線（Ｇ）３を接合するための第１のリードパッド電極５を一体に連結してなる不定形な平面形状を有するものであってもよい。
この場合、第２のリードパッド電極６は、セラミックス基板２の裏面側の縁端２ａ近傍において、第１のリードパッド電極５の一部を切り欠いて形成した領域に個別に形成されることになる［例えば、後段に示す図１１（ａ）を参照］。
そして、上述のような第１のリードパッド電極５及び第２のリードパッド電極６を備える場合も、図１乃至図３に示される高周波用セラミックス基板１Ａと同じ効果が発揮される。
第１のリードパッド電極５は、例えば、セラミックス基板２の裏面に配される１組又は複数組みのＧＳＳＧ構造において、個々のグランド線（Ｇ）３を接合するための第１のリードパッド電極５を一体に連結してなる不定形な平面形状を有するものであってもよい。
この場合、第２のリードパッド電極６は、セラミックス基板２の裏面側の縁端２ａ近傍において、第１のリードパッド電極５の一部を切り欠いて形成した領域に個別に形成されることになる［例えば、後段に示す図１１（ａ）を参照］。
そして、上述のような第１のリードパッド電極５及び第２のリードパッド電極６を備える場合も、図１乃至図３に示される高周波用セラミックス基板１Ａと同じ効果が発揮される。
なお、図１乃至図３に示す実施例１に係る高周波用セラミックス基板１Ａにおいて、グランド線（Ｇ）３及び信号線（Ｓ）４の幅は０.１〜０.５ｍｍの範囲内である。また、第２のリードパッド電極６の幅Ｗは０.１〜１ｍｍの範囲内である。さらに、座刳り部７ａの幅Ｘ［図３（ｂ）を参照］の最小値は１０μｍである。
次に、実施例１に係る高周波用セラミックス基板１Ａにおいてセラミックス基板２に形成される座刳り部７ａの深さＤについて図４を参照しながら説明する。
図４（ａ）は本発明の実施例１に係る高周波用セラミックス基板のＧＳＳＧ構造の部分平面図であり、（ｂ）は同ＧＳＳＧ構造の部分断面図である。なお、図１乃至図３に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。また、図４（ａ）と図３（ｂ）は同じ図である。
図４に示すように、実施例１に係る高周波用セラミックス基板１Ａにおいて、セラミックス基板２の信号線（Ｓ）４同士間に形成される座刳り部７ａの深さＤは、０.１Ｗ＜Ｄ＜１.５Ｗの範囲内に設定してもよい。
上述のように座刳り部７ａの深さを特定することで、セラミックス基板２の裏面におけるセラミックスの欠損量を最少にしながら、４０ＧＨｚを超える高周波信号の伝送特性を改善するという効果を発揮させることができる。
図４（ａ）は本発明の実施例１に係る高周波用セラミックス基板のＧＳＳＧ構造の部分平面図であり、（ｂ）は同ＧＳＳＧ構造の部分断面図である。なお、図１乃至図３に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。また、図４（ａ）と図３（ｂ）は同じ図である。
図４に示すように、実施例１に係る高周波用セラミックス基板１Ａにおいて、セラミックス基板２の信号線（Ｓ）４同士間に形成される座刳り部７ａの深さＤは、０.１Ｗ＜Ｄ＜１.５Ｗの範囲内に設定してもよい。
上述のように座刳り部７ａの深さを特定することで、セラミックス基板２の裏面におけるセラミックスの欠損量を最少にしながら、４０ＧＨｚを超える高周波信号の伝送特性を改善するという効果を発揮させることができる。
なお、実施例１に係る高周波用セラミックス基板１Ａにおけるセラミックス基板２は、絶縁体としてのセラミックス基体の間に導体金属を介設しながら積層してなるセラミックス積層体としてもよいし、単層のセラミックス基体の表面上に導体金属を被着させてなるセラミックス単層体でもよい。
また、特に図示しないが、セラミックス基板２の裏面に被着される第１のリードパッド電極５と、セラミックス基板２の主面側に被着され、図示しない半導体素子を搭載するための半導体素子搭載用パッド１２（後段において詳細に説明する）とは、セラミックス基板２の内部に配される導体金属からなる配線パターンを介して電気的に接続されている。
また、実施例１に係るセラミックス基板２において絶縁体としてのセラミックス基体としては、アルミナセラミックス、アルミナ−ジルコニアセラミックス、ガラスセラミックス等の従来公知のセラミックスを用いることができる。
また、上述のようなセラミックス基体の間に介設される、又は、単層又は多層のセラミックス基体の表面上に被着される、導体金属は、単層のセラミック基体又はセラミックス積層体の焼成温度に応じて、モリブデン、タングステン、銅、銀などを適宜選択すればよい。
さらに、グランド線（Ｇ）３や信号線（Ｓ）４をなすリード線は、導電性を有する金属であればどのようなものでも使用可能であるが、本発明では、例えば、鉄−ニッケル−コバルト合金を用いている。
また、特に図示しないが、セラミックス基板２の裏面に被着される第１のリードパッド電極５と、セラミックス基板２の主面側に被着され、図示しない半導体素子を搭載するための半導体素子搭載用パッド１２（後段において詳細に説明する）とは、セラミックス基板２の内部に配される導体金属からなる配線パターンを介して電気的に接続されている。
また、実施例１に係るセラミックス基板２において絶縁体としてのセラミックス基体としては、アルミナセラミックス、アルミナ−ジルコニアセラミックス、ガラスセラミックス等の従来公知のセラミックスを用いることができる。
また、上述のようなセラミックス基体の間に介設される、又は、単層又は多層のセラミックス基体の表面上に被着される、導体金属は、単層のセラミック基体又はセラミックス積層体の焼成温度に応じて、モリブデン、タングステン、銅、銀などを適宜選択すればよい。
さらに、グランド線（Ｇ）３や信号線（Ｓ）４をなすリード線は、導電性を有する金属であればどのようなものでも使用可能であるが、本発明では、例えば、鉄−ニッケル−コバルト合金を用いている。
ここで再び図１を参照しながら実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態について説明する。
実施例１に係る高周波用半導体素子収納パッケージ１３は、上述の実施例１に係る高周波用セラミックス基板１Ａを用いてなるものである。より具体的には、実施例１に係る高周波用半導体素子収納パッケージ１３は、実施例１に係る高周波用セラミックス基板１Ａと、その主面側［グランド線（Ｇ）３や信号線（Ｓ）４が接合される面とは反対側の面］に被着される半導体素子搭載用パッド１２と、この半導体素子搭載用パッド１２を囲うように配され、セラミックス基板２の主面に一体に接合される枠体９とを有してなるものである。
このような、実施例１に係る高周波用半導体素子収納パッケージ１３は、セラミックス基板２の半導体素子搭載用パッド１２に半導体素子を搭載し、枠体９の開口部９ａを図示しない金属製の蓋体で封止した状態で用いられる。
なお、枠体９は、セラミックス基板２を構成するものと同じセラミックス基体により構成しても良い。より具体的には、セラミックス基体の焼成前のシート体の積層体を、例えば、打ち抜き成形するなどして中空部を形成したものを、焼成前のセラミックス基板２に一体的に付加することにより形成してもよい。
実施例１に係る高周波用半導体素子収納パッケージ１３は、上述の実施例１に係る高周波用セラミックス基板１Ａを用いてなるものである。より具体的には、実施例１に係る高周波用半導体素子収納パッケージ１３は、実施例１に係る高周波用セラミックス基板１Ａと、その主面側［グランド線（Ｇ）３や信号線（Ｓ）４が接合される面とは反対側の面］に被着される半導体素子搭載用パッド１２と、この半導体素子搭載用パッド１２を囲うように配され、セラミックス基板２の主面に一体に接合される枠体９とを有してなるものである。
このような、実施例１に係る高周波用半導体素子収納パッケージ１３は、セラミックス基板２の半導体素子搭載用パッド１２に半導体素子を搭載し、枠体９の開口部９ａを図示しない金属製の蓋体で封止した状態で用いられる。
なお、枠体９は、セラミックス基板２を構成するものと同じセラミックス基体により構成しても良い。より具体的には、セラミックス基体の焼成前のシート体の積層体を、例えば、打ち抜き成形するなどして中空部を形成したものを、焼成前のセラミックス基板２に一体的に付加することにより形成してもよい。
そして、実施例１に係る高周波用半導体素子収納パッケージ１３によれば、上述のような高周波用セラミックス基板１Ａを備えることで、使用可能な周波数帯域を５０ＧＨｚかそれ以上にまで広げることができる。
ここで、実施例１に係る高周波用半導体素子収納パッケージ１３の使用状態についてさらに詳しく説明する。
実施例１に係る高周波用半導体素子収納パッケージ１３は、図１（ｂ）に示すように、合成樹脂製の母基板１４の主面に被着される接合用パッド１５上に、セラミックス基板２の裏面に接合されるグランド線（Ｇ）３及び信号線（Ｓ）４のセラミックス基板２に接合されない側の端部が導電性を有する接合材を介して接合される。
そして、母基板１４に被着される接合用パッド１５を介して実施例１に係る高周波用半導体素子収納パッケージ１３の信号線（Ｓ）４には高周波数帯域の電気信号が伝送され、グランド線（Ｇ）３は母基板１４のグランド端子（接合用パッド１５）に接続される（図１を参照）。
実施例１に係る高周波用半導体素子収納パッケージ１３は、図１（ｂ）に示すように、合成樹脂製の母基板１４の主面に被着される接合用パッド１５上に、セラミックス基板２の裏面に接合されるグランド線（Ｇ）３及び信号線（Ｓ）４のセラミックス基板２に接合されない側の端部が導電性を有する接合材を介して接合される。
そして、母基板１４に被着される接合用パッド１５を介して実施例１に係る高周波用半導体素子収納パッケージ１３の信号線（Ｓ）４には高周波数帯域の電気信号が伝送され、グランド線（Ｇ）３は母基板１４のグランド端子（接合用パッド１５）に接続される（図１を参照）。
続いて、実施例１に係る高周波用半導体素子収納パッケージ１３に付加可能な選択的必須構成要素［１］〜［４］について説明する。
［１］第１のリードパッド電極１７
実施例１に係る高周波用半導体素子収納パッケージ１３は、図１（ｂ）、図２（ａ）に示すように、セラミックス基板２の裏面側に、グランド線（Ｇ）３を接合する第１のリードパッド電極５と別体に設けられ、かつ、セラミックス基板２の内部に配設される導体金属からなる配線パターンを（図示せず）を介して第１のリードパッド電極５に電気的に接続される第１のリードパッド電極１７を、選択的必須構成要素として備えていてもよい。
実施例１に係る高周波用半導体素子収納パッケージ１３が、グランド線（Ｇ）３を接合するための第１のリードパッド電極５とは別に第１のリードパッド電極１７を備えていることで、この第１のリードパッド電極１７が、セラミックス基板２内を流れる高周波信号が外部に漏れる、あるいは、セラミックス基板２内を流れる高周波信号に外部からノイズが侵入するのを抑えるためのシールド層として作用する。
例えば、第２のリードパッド電極６の平面方向における三方を（周囲を）、第２のリードパッド電極６の左右に対をなして配される第１のリードパッド電極５，５と第１のリードパッド電極１７［図２（ａ）を参照］とからなるグランド層により囲むことで、第２のリードパッド電極６に流れる高周波信号が、外部に漏れるのを抑制するとともに、第２のリードパッド電極６に流れる高周波信号に、外部からノイズが侵入するのを防止するという効果が発揮される。
［１］第１のリードパッド電極１７
実施例１に係る高周波用半導体素子収納パッケージ１３は、図１（ｂ）、図２（ａ）に示すように、セラミックス基板２の裏面側に、グランド線（Ｇ）３を接合する第１のリードパッド電極５と別体に設けられ、かつ、セラミックス基板２の内部に配設される導体金属からなる配線パターンを（図示せず）を介して第１のリードパッド電極５に電気的に接続される第１のリードパッド電極１７を、選択的必須構成要素として備えていてもよい。
実施例１に係る高周波用半導体素子収納パッケージ１３が、グランド線（Ｇ）３を接合するための第１のリードパッド電極５とは別に第１のリードパッド電極１７を備えていることで、この第１のリードパッド電極１７が、セラミックス基板２内を流れる高周波信号が外部に漏れる、あるいは、セラミックス基板２内を流れる高周波信号に外部からノイズが侵入するのを抑えるためのシールド層として作用する。
例えば、第２のリードパッド電極６の平面方向における三方を（周囲を）、第２のリードパッド電極６の左右に対をなして配される第１のリードパッド電極５，５と第１のリードパッド電極１７［図２（ａ）を参照］とからなるグランド層により囲むことで、第２のリードパッド電極６に流れる高周波信号が、外部に漏れるのを抑制するとともに、第２のリードパッド電極６に流れる高周波信号に、外部からノイズが侵入するのを防止するという効果が発揮される。
［２］ヒートシンク板８
さらに、実施例１に係る高周波用半導体素子収納パッケージ１３は、図１（ｂ）、図２（ａ）に示すように、第１のリードパッド電極１７上に、図示しない接合材を介して接合されるヒートシンク板８を、選択的必須構成要素として備えていてもよい。
そして、上述の第１のリードパッド電極１７を併せて備えている場合、この第１のリードパッド電極１７は上述のような効果に加えて、ヒートシンク板８の接合用パッドとして用いることができる。
そして、実施例１に係る高周波用半導体素子収納パッケージ１３がヒートシンク板８を備えている場合は、半導体素子搭載用パッド１２に接合される半導体素子から発せられる熱を効率良く外部に逃がして、セラミックス基板２の温度上昇を緩和することができる。
この結果、セラミックス基板２が昇温により膨張した際に、セラミックス基板２にクラックが生じる又は割れるのを好適に抑制することができる。
さらに、実施例１に係る高周波用半導体素子収納パッケージ１３は、図１（ｂ）、図２（ａ）に示すように、第１のリードパッド電極１７上に、図示しない接合材を介して接合されるヒートシンク板８を、選択的必須構成要素として備えていてもよい。
そして、上述の第１のリードパッド電極１７を併せて備えている場合、この第１のリードパッド電極１７は上述のような効果に加えて、ヒートシンク板８の接合用パッドとして用いることができる。
そして、実施例１に係る高周波用半導体素子収納パッケージ１３がヒートシンク板８を備えている場合は、半導体素子搭載用パッド１２に接合される半導体素子から発せられる熱を効率良く外部に逃がして、セラミックス基板２の温度上昇を緩和することができる。
この結果、セラミックス基板２が昇温により膨張した際に、セラミックス基板２にクラックが生じる又は割れるのを好適に抑制することができる。
［３］金属リング１０
加えて、実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態は、枠体９の開口部９ａに、金属リング１０を選択的必須構成要素として備えていてもよい。
なお、この金属リング１０は、特に図示しないが、例えば、枠体９の最上面上に第１のリードパッド電極５や第２のリードパッド電極６と同じ導体金属からなる接合用パッドを被着しておき、この接合用パッド上に金属ろう材等の接合材を介して接合してもよい。
このような金属リング１０を備える高周波用半導体素子収納パッケージ１３によれば、枠体９の開口部９ａに金属製の蓋体（図示せず）をシーム溶接により接合することができる。この場合、枠体９内の気密性が高まるので、より信頼性の高い高周波用半導体素子収納パッケージを製造して提供することができる。
なお、金属リング１０の材質としては、例えば、鉄−ニッケル−コバルト合金を用いることができる。
加えて、実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態は、枠体９の開口部９ａに、金属リング１０を選択的必須構成要素として備えていてもよい。
なお、この金属リング１０は、特に図示しないが、例えば、枠体９の最上面上に第１のリードパッド電極５や第２のリードパッド電極６と同じ導体金属からなる接合用パッドを被着しておき、この接合用パッド上に金属ろう材等の接合材を介して接合してもよい。
このような金属リング１０を備える高周波用半導体素子収納パッケージ１３によれば、枠体９の開口部９ａに金属製の蓋体（図示せず）をシーム溶接により接合することができる。この場合、枠体９内の気密性が高まるので、より信頼性の高い高周波用半導体素子収納パッケージを製造して提供することができる。
なお、金属リング１０の材質としては、例えば、鉄−ニッケル−コバルト合金を用いることができる。
［４］ネジ固定構造
さらに、図示しないが、実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態は、高周波用半導体素子収納パッケージ１３を母基板１４に対してネジ止め可能にするためのネジ固定構造（ネジ挿通部材）を選択的必須構成要素として備えていてもよい。
このネジ固定構造は、特に図示しないが、例えば、セラミックス基板２においてグランド線（Ｇ）３や信号線（Ｓ）４が接合されない側の側縁に一体に又は別体として延設される平板材（又は折り曲げ板体）からなり、ネジを挿通させるためのネジ挿通孔を備えるものである。
また、このようなネジ固定構造は、セラミックス基板２の左右に少なくとも１対設けておけばよい。もちろん、このようなネジ固定構造が、セラミックス基板２の左右に２対以上設けられていてもよい。さらに、ネジ固定構造を構成する平板材の材質としては、金属やセラミックスを用いることができる。
そして、実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態が、上述のようなネジ固定構造を備えていることで、高周波用半導体素子収納パッケージ１３を母基板１４に取付ける際の信頼性を大幅に向上させることができる。
さらに、図示しないが、実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態は、高周波用半導体素子収納パッケージ１３を母基板１４に対してネジ止め可能にするためのネジ固定構造（ネジ挿通部材）を選択的必須構成要素として備えていてもよい。
このネジ固定構造は、特に図示しないが、例えば、セラミックス基板２においてグランド線（Ｇ）３や信号線（Ｓ）４が接合されない側の側縁に一体に又は別体として延設される平板材（又は折り曲げ板体）からなり、ネジを挿通させるためのネジ挿通孔を備えるものである。
また、このようなネジ固定構造は、セラミックス基板２の左右に少なくとも１対設けておけばよい。もちろん、このようなネジ固定構造が、セラミックス基板２の左右に２対以上設けられていてもよい。さらに、ネジ固定構造を構成する平板材の材質としては、金属やセラミックスを用いることができる。
そして、実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態が、上述のようなネジ固定構造を備えていることで、高周波用半導体素子収納パッケージ１３を母基板１４に取付ける際の信頼性を大幅に向上させることができる。
なお、選択的必須構成要素である第１のリードパッド電極１７、金属リング１０、及び、ネジ固定構造のそれぞれは、実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態に単独で付加されてもよいし、これらから選択される２種類以上を組み合わせて実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態に付加してもよい。
なお、選択的必須構成要素であるヒートシンク板８については、実施例１に係る高周波用半導体素子収納パッケージ１３が、第１のリードパッド電極１７を備える場合にのみ実施例１に係る高周波用セラミックス基板１Ａの基本形態に付加することができる。
なお、選択的必須構成要素であるヒートシンク板８については、実施例１に係る高周波用半導体素子収納パッケージ１３が、第１のリードパッド電極１７を備える場合にのみ実施例１に係る高周波用セラミックス基板１Ａの基本形態に付加することができる。
次に、図５を参照しながら本発明の実施例２に係る高周波用セラミックス基板およびそれを用いてなる高周波用半導体素子収納パッケージの基本形態について説明する。
図５は本発明の実施例２に係る高周波用セラミックス基板のＧＳＳＧ構造の部分平面図である。なお、図１乃至図４に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
先の図１（ａ）に示すように、実施例１に係る高周波用セラミックス基板１Ａにおいてグランド線（Ｇ）３及び信号線（Ｓ）４が、セラミックス基板２の縁端２ａ近傍に曲がり部１６を備えている場合、この曲がり部１６は母基板１４に実装されないで、空気に囲まれた状態になる。このような信号線（Ｓ）４の未実装領域（曲がり部１６）では、特性インピーダンスが局所的に所望の値よりも大きくなり、特に３５〜５０ＧＨｚの周波数帯域の伝送特性が劣化する傾向が認められる。
このような事情に鑑み、実施例２に係る高周波用セラミックス基板１Ｂは、上述の実施例１に係る高周波用セラミックス基板１Ａの基本形態に以下に示すような技術内容を付加したものである。
実施例２に係る高周波用セラミックス基板１Ｂでは、図５に示すように、信号線（Ｓ）４同士の間に形成される座刳り部７ｂの幅を、第２のリードパッド電極６に接合される信号線（Ｓ）４の端部４ｂ側の幅Ｘ１が、セラミックス基板２の縁端２ａ上に形成される座刳り部７ｂの幅Ｘ２よりも大きくなるように設定されている。
より具体的には、実施例２に係る高周波用セラミックス基板１Ｂでは、座刳り部７ｂの幅Ｘ１，Ｘ２のそれぞれが、０.１Ｘ１＜Ｘ２＜Ｘ１を満たしている。
図５は本発明の実施例２に係る高周波用セラミックス基板のＧＳＳＧ構造の部分平面図である。なお、図１乃至図４に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
先の図１（ａ）に示すように、実施例１に係る高周波用セラミックス基板１Ａにおいてグランド線（Ｇ）３及び信号線（Ｓ）４が、セラミックス基板２の縁端２ａ近傍に曲がり部１６を備えている場合、この曲がり部１６は母基板１４に実装されないで、空気に囲まれた状態になる。このような信号線（Ｓ）４の未実装領域（曲がり部１６）では、特性インピーダンスが局所的に所望の値よりも大きくなり、特に３５〜５０ＧＨｚの周波数帯域の伝送特性が劣化する傾向が認められる。
このような事情に鑑み、実施例２に係る高周波用セラミックス基板１Ｂは、上述の実施例１に係る高周波用セラミックス基板１Ａの基本形態に以下に示すような技術内容を付加したものである。
実施例２に係る高周波用セラミックス基板１Ｂでは、図５に示すように、信号線（Ｓ）４同士の間に形成される座刳り部７ｂの幅を、第２のリードパッド電極６に接合される信号線（Ｓ）４の端部４ｂ側の幅Ｘ１が、セラミックス基板２の縁端２ａ上に形成される座刳り部７ｂの幅Ｘ２よりも大きくなるように設定されている。
より具体的には、実施例２に係る高周波用セラミックス基板１Ｂでは、座刳り部７ｂの幅Ｘ１，Ｘ２のそれぞれが、０.１Ｘ１＜Ｘ２＜Ｘ１を満たしている。
この場合、信号線（Ｓ）４の未実装領域（曲がり部１６）周りの特性インピーダンスを下げて、所望の値に近づけることができる。
この結果、実施例２に係る高周波用セラミックス基板１Ｂによれば、グランド線（Ｇ）３及び信号線（Ｓ）４がセラミックス基板２の縁端２ａ近傍に曲がり部１６を備える場合でも、４０ＧＨｚを超える高周波信号の伝送特性を良好にすることができる。
この結果、実施例２に係る高周波用セラミックス基板１Ｂによれば、グランド線（Ｇ）３及び信号線（Ｓ）４がセラミックス基板２の縁端２ａ近傍に曲がり部１６を備える場合でも、４０ＧＨｚを超える高周波信号の伝送特性を良好にすることができる。
なお、実施例２に係る高周波用半導体素子収納パッケージは、特に図示しないが、上述の実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態における高周波用セラミックス基板１Ａを、上記実施例２に係る高周波用セラミックス基板１Ｂに置き換えてなるものである。
このような実施例２に係る高周波用半導体素子収納パッケージによれば、実施例２に係る高周波用セラミックス基板１Ｂによる効果と、実施例１に係る高周波用半導体素子収納パッケージ１３による効果を同時に発揮させることができる。
このような実施例２に係る高周波用半導体素子収納パッケージによれば、実施例２に係る高周波用セラミックス基板１Ｂによる効果と、実施例１に係る高周波用半導体素子収納パッケージ１３による効果を同時に発揮させることができる。
また、実施例２に係る高周波用半導体素子収納パッケージは、その基本形態に選択的必須構成要素として、上述の第１のリードパッド電極１７、金属リング１０、及び、ネジ固定構造のそれぞれを単独で、又は、これらから選択される２種類以上を組み合わせて付加することができる。
なお、ヒートシンク板８については、実施例２に係る高周波用半導体素子収納パッケージが、第１のリードパッド電極１７を備える場合にのみ選択的必須構成要素として付加することができる。
このように実施例２に係る高周波用半導体素子収納パッケージの基本形態に選択的必須構成要素が付加される場合は、実施例２に係る高周波用半導体素子収納パッケージによる効果に加えて、それぞれの選択的必須構成要素を備えることによる効果が単独で、又は、組み合わされて発揮される。
なお、ヒートシンク板８については、実施例２に係る高周波用半導体素子収納パッケージが、第１のリードパッド電極１７を備える場合にのみ選択的必須構成要素として付加することができる。
このように実施例２に係る高周波用半導体素子収納パッケージの基本形態に選択的必須構成要素が付加される場合は、実施例２に係る高周波用半導体素子収納パッケージによる効果に加えて、それぞれの選択的必須構成要素を備えることによる効果が単独で、又は、組み合わされて発揮される。
次に、図６を参照しながら本発明の実施例３に係る高周波用セラミックス基板およびそれを用いてなる高周波用半導体素子収納パッケージの基本形態について説明する。
図６は本発明の実施例３に係る高周波用セラミックス基板のＧＳＳＧ構造の部分平面図である。なお、図１乃至図５に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
実施例３に係る高周波用セラミックス基板１Ｃは、上述の実施例２に係る高周波用セラミックス基板１Ｂと同じ目的を有し、同じ効果を発揮するものであるが、その構成が異なっている。
実施例３に係る高周波用セラミックス基板１Ｃは、上述の実施例１に係る高周波用セラミックス基板１Ａの基本形態に以下に示す技術内容を付加してなるものである。
図６に示すように、実施例３に係る高周波用セラミックス基板１Ｃは、セラミックス基板２の縁端２ａと重なる位置に座刳り部７ｃを有しないことを特徴とするものである。
より具体的には、実施例３に係る高周波用セラミックス基板１Ｃは、セラミックス基板２の縁端２ａから座刳り部７ｃまでの距離Ｙを、０.０１ｍｍ＜Ｙ＜０.５ｍｍの範囲内に設定したものである。
図６は本発明の実施例３に係る高周波用セラミックス基板のＧＳＳＧ構造の部分平面図である。なお、図１乃至図５に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
実施例３に係る高周波用セラミックス基板１Ｃは、上述の実施例２に係る高周波用セラミックス基板１Ｂと同じ目的を有し、同じ効果を発揮するものであるが、その構成が異なっている。
実施例３に係る高周波用セラミックス基板１Ｃは、上述の実施例１に係る高周波用セラミックス基板１Ａの基本形態に以下に示す技術内容を付加してなるものである。
図６に示すように、実施例３に係る高周波用セラミックス基板１Ｃは、セラミックス基板２の縁端２ａと重なる位置に座刳り部７ｃを有しないことを特徴とするものである。
より具体的には、実施例３に係る高周波用セラミックス基板１Ｃは、セラミックス基板２の縁端２ａから座刳り部７ｃまでの距離Ｙを、０.０１ｍｍ＜Ｙ＜０.５ｍｍの範囲内に設定したものである。
このような実施例３に係る高周波用セラミックス基板１Ｃによれば、信号線（Ｓ）４の未実装領域（曲がり部１６）周りの特性インピーダンスを下げて、所望の値に近づけることができる。
この結果、実施例３に係る高周波用セラミックス基板１Ｃによれば、グランド線（Ｇ）３及び信号線（Ｓ）４がセラミックス基板２の縁端２ａ近傍に曲がり部１６を備える場合でも、４０ＧＨｚを超える高周波信号の伝送特性を良好にすることができる。
この結果、実施例３に係る高周波用セラミックス基板１Ｃによれば、グランド線（Ｇ）３及び信号線（Ｓ）４がセラミックス基板２の縁端２ａ近傍に曲がり部１６を備える場合でも、４０ＧＨｚを超える高周波信号の伝送特性を良好にすることができる。
なお、実施例３に係る高周波用半導体素子収納パッケージは、特に図示しないが、上述の実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態における高周波用セラミックス基板１Ａを、上記実施例３に係る高周波用セラミックス基板１Ｃに置き換えてなるものである。
このような実施例３に係る高周波用半導体素子収納パッケージによれば、実施例３に係る高周波用セラミックス基板１Ｃによる効果と、実施例１に係る高周波用半導体素子収納パッケージ１３による効果を同時に発揮させることができる。
このような実施例３に係る高周波用半導体素子収納パッケージによれば、実施例３に係る高周波用セラミックス基板１Ｃによる効果と、実施例１に係る高周波用半導体素子収納パッケージ１３による効果を同時に発揮させることができる。
また、実施例３に係る高周波用半導体素子収納パッケージは、その基本形態に選択的必須構成要素として、上述の第１のリードパッド電極１７、金属リング１０、及び、ネジ固定構造のそれぞれを単独で、又は、これらから選択される２種類以上を組み合わせて付加することができる。
なお、ヒートシンク板８については、実施例３に係る高周波用半導体素子収納パッケージが、第１のリードパッド電極１７を備える場合にのみ選択的必須構成要素として付加することができる。
このように実施例３に係る高周波用半導体素子収納パッケージの基本形態に選択的必須構成要素が付加される場合は、実施例３に係る高周波用半導体素子収納パッケージによる効果に加えて、それぞれの選択的必須構成要素を備えることによる効果が単独で、又は、組み合わされて発揮される。
なお、ヒートシンク板８については、実施例３に係る高周波用半導体素子収納パッケージが、第１のリードパッド電極１７を備える場合にのみ選択的必須構成要素として付加することができる。
このように実施例３に係る高周波用半導体素子収納パッケージの基本形態に選択的必須構成要素が付加される場合は、実施例３に係る高周波用半導体素子収納パッケージによる効果に加えて、それぞれの選択的必須構成要素を備えることによる効果が単独で、又は、組み合わされて発揮される。
一般に、高周波用半導体素子収納パッケージに用いられる高周波用セラミックス基板を規格品として製造する場合、グランド線（Ｇ）３及び信号線（Ｓ）４が等間隔で配置される場合が多い。
これに対して、実施例１乃至実施例３に係る高周波用セラミックス基板１Ａ〜１Ｃでは、先の図２乃至図６に示すように、間隔ＬＳＳと間隔ＬＧＳとは同じでなく、第１のリードパッド電極５と第２のリードパッド電極６は、等間隔で配置されていない。
このため、実施例１乃至実施例３に係る高周波用セラミックス基板１Ａ〜１Ｃでは、第１のリードパッド電極５及び第２のリードパッド電極６上に、グランド線（Ｇ）３及び信号線（Ｓ）４となるリード線を等間隔で配置すると、先の図２乃至図６に示すように、信号線（Ｓ）４の側縁と第２のリードパッド電極６の第２の側縁６ａとが近接した又は重なった状態になる。
これに対して、実施例１乃至実施例３に係る高周波用セラミックス基板１Ａ〜１Ｃでは、先の図２乃至図６に示すように、間隔ＬＳＳと間隔ＬＧＳとは同じでなく、第１のリードパッド電極５と第２のリードパッド電極６は、等間隔で配置されていない。
このため、実施例１乃至実施例３に係る高周波用セラミックス基板１Ａ〜１Ｃでは、第１のリードパッド電極５及び第２のリードパッド電極６上に、グランド線（Ｇ）３及び信号線（Ｓ）４となるリード線を等間隔で配置すると、先の図２乃至図６に示すように、信号線（Ｓ）４の側縁と第２のリードパッド電極６の第２の側縁６ａとが近接した又は重なった状態になる。
通常、グランド線（Ｇ）３や信号線（Ｓ）４は、第１のリードパッド電極５や第２のリードパッド電極６上に、金属ろう材１１を介して接合される。
この時、第１のリードパッド電極５や第２のリードパッド電極６上で溶融した金属ろう材１１がメニスカス１１ａを形成することで、第１のリードパッド電極５や第２のリードパッド電極６上にグランド線（Ｇ）３や信号線（Ｓ）４が一体に接合される。
この場合、第２のリードパッド電極６の幅が、信号線（Ｓ）４の幅に対して十分に大きければ、金属ろう材１１を介してこれらを接合する際に信号線（Ｓ）４の第１の側縁５ａ側に配される側縁にも十分なメニスカス１１ａを形成することができるので、信号線（Ｓ）４と第２のリードパッド電極６の接合強度の低下が起きるといった問題が生じることはない。また、先にも述べたようにセラミックス基板２において第２のリードパッド電極６周りの特性インピーダンスを調整するためには、第２のリードパッド電極６の幅Ｗを狭めることが有効である。
そして、第２のリードパッド電極６の幅Ｗを狭めつつ、第１のリードパッド電極５及び第２のリードパッド電極６上に、グランド線（Ｇ）３や信号線（Ｓ）４を等間隔毎に配置すると、信号線（Ｓ）４の第１の側縁５ａ側に配される側縁と、第２のリードパッド電極６の第２の側縁６ａとが接近した、又は、重なった状態になってしまう。
この場合、信号線（Ｓ）４の第１の側縁５ａ側に配される側縁と第２のリードパッド電極６の第２の側縁６ａとの間に、金属ろう材１１からなる十分なメニスカス１１ａを形成することができず、信号線（Ｓ）４と第２のリードパッド電極６の接合強度が著しく低下する恐れがあった。
この時、第１のリードパッド電極５や第２のリードパッド電極６上で溶融した金属ろう材１１がメニスカス１１ａを形成することで、第１のリードパッド電極５や第２のリードパッド電極６上にグランド線（Ｇ）３や信号線（Ｓ）４が一体に接合される。
この場合、第２のリードパッド電極６の幅が、信号線（Ｓ）４の幅に対して十分に大きければ、金属ろう材１１を介してこれらを接合する際に信号線（Ｓ）４の第１の側縁５ａ側に配される側縁にも十分なメニスカス１１ａを形成することができるので、信号線（Ｓ）４と第２のリードパッド電極６の接合強度の低下が起きるといった問題が生じることはない。また、先にも述べたようにセラミックス基板２において第２のリードパッド電極６周りの特性インピーダンスを調整するためには、第２のリードパッド電極６の幅Ｗを狭めることが有効である。
そして、第２のリードパッド電極６の幅Ｗを狭めつつ、第１のリードパッド電極５及び第２のリードパッド電極６上に、グランド線（Ｇ）３や信号線（Ｓ）４を等間隔毎に配置すると、信号線（Ｓ）４の第１の側縁５ａ側に配される側縁と、第２のリードパッド電極６の第２の側縁６ａとが接近した、又は、重なった状態になってしまう。
この場合、信号線（Ｓ）４の第１の側縁５ａ側に配される側縁と第２のリードパッド電極６の第２の側縁６ａとの間に、金属ろう材１１からなる十分なメニスカス１１ａを形成することができず、信号線（Ｓ）４と第２のリードパッド電極６の接合強度が著しく低下する恐れがあった。
このような事情に鑑み発明されたのが実施例４に係る高周波用セラミックス基板１Ｄ及びそれを用いてなる高周波用半導体素子収納パッケージである。
ここで図７を参照しながら実施例４に係る高周波用セラミックス基板１Ｄの基本形態について説明する。
図７（ａ）は本発明の実施例４に係る高周波用セラミックス基板のＧＳＳＧ構造の部分斜視図であり、（ｂ）は同ＧＳＳＧ構造の部分平面図である。なお、図１乃至図６に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。また、実施例４に係る高周波用セラミックス基板１Ｄにおいてセラミックス基板２に形成されるＧＳＳＧ構造は、一対のグランド線（Ｇ）３の間に一対の信号線（Ｓ）４が並設されてなるＧＳＳＧ構造である。
図７に示すように、実施例４に係る高周波用セラミックス基板１Ｄは、先の実施例１に係る高周波用セラミックス基板１Ａの基本形態と同じ構成を備え、かつ、セラミックス基板２を平面視した場合に、第２のリードパッド電極６に接合される領域の信号線（Ｓ）４が、第１の側縁５ａに沿って切欠き部４ａを備えていることを特徴とするものである。
ここで図７を参照しながら実施例４に係る高周波用セラミックス基板１Ｄの基本形態について説明する。
図７（ａ）は本発明の実施例４に係る高周波用セラミックス基板のＧＳＳＧ構造の部分斜視図であり、（ｂ）は同ＧＳＳＧ構造の部分平面図である。なお、図１乃至図６に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。また、実施例４に係る高周波用セラミックス基板１Ｄにおいてセラミックス基板２に形成されるＧＳＳＧ構造は、一対のグランド線（Ｇ）３の間に一対の信号線（Ｓ）４が並設されてなるＧＳＳＧ構造である。
図７に示すように、実施例４に係る高周波用セラミックス基板１Ｄは、先の実施例１に係る高周波用セラミックス基板１Ａの基本形態と同じ構成を備え、かつ、セラミックス基板２を平面視した場合に、第２のリードパッド電極６に接合される領域の信号線（Ｓ）４が、第１の側縁５ａに沿って切欠き部４ａを備えていることを特徴とするものである。
上述のような実施例４に係る高周波用セラミックス基板１Ｄによれば、信号線（Ｓ）４のグランド線（Ｇ）３が配される側の側縁に切欠き部４ａを形成することで、この切欠き部４ａが形成される領域に金属ろう材１１から成るメニスカス１１ａを形成することができる。
この結果、信号線（Ｓ）４と第２のリードパッド電極６との接合強度を高めることができる。
従って、実施例４に係る高周波用セラミックス基板１Ｄによれば、セラミックス基板２上にグランド線（Ｇ）３及び信号線（Ｓ）４を等間隔毎に接合する場合に、実施例１乃至実施例３に係る高周波用セラミックス基板１Ａ〜１Ｃよりもより信頼性の高い高周波用セラミックス基板を製造して提供することができる。
なお、実施例４に係る高周波用セラミックス基板１Ｄでは、切欠き部４ａを有する信号線（Ｓ）４の幅があまりにも小さいと、信号線（Ｓ）４自体が断線する恐れがある。よって、実施例４に係る高周波用セラミックス基板１Ｄでは、切欠き部４ａが形成された後の信号線（Ｓ）４の幅が少なくとも０.１ｍｍ以上になるようにする必要がある。
この結果、信号線（Ｓ）４と第２のリードパッド電極６との接合強度を高めることができる。
従って、実施例４に係る高周波用セラミックス基板１Ｄによれば、セラミックス基板２上にグランド線（Ｇ）３及び信号線（Ｓ）４を等間隔毎に接合する場合に、実施例１乃至実施例３に係る高周波用セラミックス基板１Ａ〜１Ｃよりもより信頼性の高い高周波用セラミックス基板を製造して提供することができる。
なお、実施例４に係る高周波用セラミックス基板１Ｄでは、切欠き部４ａを有する信号線（Ｓ）４の幅があまりにも小さいと、信号線（Ｓ）４自体が断線する恐れがある。よって、実施例４に係る高周波用セラミックス基板１Ｄでは、切欠き部４ａが形成された後の信号線（Ｓ）４の幅が少なくとも０.１ｍｍ以上になるようにする必要がある。
また、第２のリードパッド電極６の第２の両側縁６ａ，６ａと、切欠き部４ａを有する信号線（Ｓ）４の両側縁との間に形成されるメニスカス１１ａは、第２のリードパッド電極６を平面視した際の幅が０.１ｍｍ以上であることが望ましい。
この点についてより詳しく説明すると、第２のリードパッド電極６に接合される信号線（Ｓ）４の幅が十分に大きければ、第２のリードパッド電極６の幅Ｗとその上に接合される信号線（Ｓ）４の幅が同じであっても、信号線（Ｓ）４と第２のリードパッド電極６の間に金属ろう材１１を介設して接合すれば十分な接合強度を発揮させることができる。
しかしながら、本発明のように第２のリードパッド電極６上に接合される信号線（Ｓ）４の幅が極度に狭い場合は、上記のような方法では十分な接合強度を発揮させることができない。このため、第２のリードパッド電極６に接合される信号線（Ｓ）４の両側縁にメニスカス１１ａを形成して、信号線（Ｓ）４の接合性を補う必要がある。
このため、実施例４に係る高周波用セラミックス基板１Ｄでは、第２のリードパッド電極６に接合される信号線（Ｓ）４の側縁又は周縁に十分なメニスカス１１ａを形成する領域を確保すべく、第２のリードパッド電極６の幅を、下記のように設定するのが望ましい。第２のリードパッド電極６上に信号線（Ｓ）４を載置した際に、この信号線（Ｓ）の左右両側縁のそれぞれに、少なくとも０.１ｍｍの幅を有するメニスカス１１ａを形成できるように、第２のリードパッド電極６の幅（Ｗ）を設定するのが望ましい。つまり、第２のリードパッド電極６の幅（Ｗ）は、信号線（Ｓ）４を平面視した際の幅（ｍｍ）に、０.２ｍｍを加えた数値以上となるようにするのが望ましい。
この点についてより詳しく説明すると、第２のリードパッド電極６に接合される信号線（Ｓ）４の幅が十分に大きければ、第２のリードパッド電極６の幅Ｗとその上に接合される信号線（Ｓ）４の幅が同じであっても、信号線（Ｓ）４と第２のリードパッド電極６の間に金属ろう材１１を介設して接合すれば十分な接合強度を発揮させることができる。
しかしながら、本発明のように第２のリードパッド電極６上に接合される信号線（Ｓ）４の幅が極度に狭い場合は、上記のような方法では十分な接合強度を発揮させることができない。このため、第２のリードパッド電極６に接合される信号線（Ｓ）４の両側縁にメニスカス１１ａを形成して、信号線（Ｓ）４の接合性を補う必要がある。
このため、実施例４に係る高周波用セラミックス基板１Ｄでは、第２のリードパッド電極６に接合される信号線（Ｓ）４の側縁又は周縁に十分なメニスカス１１ａを形成する領域を確保すべく、第２のリードパッド電極６の幅を、下記のように設定するのが望ましい。第２のリードパッド電極６上に信号線（Ｓ）４を載置した際に、この信号線（Ｓ）の左右両側縁のそれぞれに、少なくとも０.１ｍｍの幅を有するメニスカス１１ａを形成できるように、第２のリードパッド電極６の幅（Ｗ）を設定するのが望ましい。つまり、第２のリードパッド電極６の幅（Ｗ）は、信号線（Ｓ）４を平面視した際の幅（ｍｍ）に、０.２ｍｍを加えた数値以上となるようにするのが望ましい。
なお、実施例４に係る高周波用半導体素子収納パッケージは、特に図示しないが、上述の実施例１に係る高周波用半導体素子収納パッケージ１３の基本形態に係る高周波用セラミックス基板１Ａを、上記実施例４に係る高周波用セラミックス基板１Ｄに置き換えてなるものである。
よって、実施例４に係る高周波用半導体素子収納パッケージによれば、実施例４に係る高周波用セラミックス基板１Ｄによる効果と、実施例１に係る高周波用半導体素子収納パッケージ１３による効果を同時に発揮せることができる。
よって、実施例４に係る高周波用半導体素子収納パッケージによれば、実施例４に係る高周波用セラミックス基板１Ｄによる効果と、実施例１に係る高周波用半導体素子収納パッケージ１３による効果を同時に発揮せることができる。
また、実施例４に係る高周波用半導体素子収納パッケージは、その基本形態に選択的必須構成要素として、上述の第１のリードパッド電極１７、金属リング１０、及び、ネジ固定構造のそれぞれを単独で、又は、これらから選択される２種類以上を組み合わせて付加することができる。
なお、ヒートシンク板８については、実施例４に係る高周波用半導体素子収納パッケージが、第１のリードパッド電極１７を備える場合にのみ選択的必須構成要素として付加することができる。
このように実施例４に係る高周波用半導体素子収納パッケージの基本形態に選択的必須構成要素が付加される場合は、実施例４に係る高周波用半導体素子収納パッケージによる効果に加えて、それぞれの選択的必須構成要素を備えることによる効果が単独で、又は、組み合わされて発揮される。
なお、ヒートシンク板８については、実施例４に係る高周波用半導体素子収納パッケージが、第１のリードパッド電極１７を備える場合にのみ選択的必須構成要素として付加することができる。
このように実施例４に係る高周波用半導体素子収納パッケージの基本形態に選択的必須構成要素が付加される場合は、実施例４に係る高周波用半導体素子収納パッケージによる効果に加えて、それぞれの選択的必須構成要素を備えることによる効果が単独で、又は、組み合わされて発揮される。
最後に、本発明に係る高周波用セラミックス基板の効果を確認するために行ったシミュレーション結果について説明する。
なお、この度のシミュレーション１〜４では、一対のグランド線（Ｇ）３を接合するための第１のリードパッド電極５を一体に形成し、セラミックス基板２の縁端２ａ近傍における第１のリードパッド電極５の一部を切り欠いて形成される領域に、一対の信号線（Ｓ）４を接合するための一対の第２のリードパッド電極６を被着する場合を想定して行った。また、各シミュレーションの条件を一定にするために、グランド線（Ｇ）３及び信号線（Ｓ）４を一定のピッチＰで配置した。
なお、この度のシミュレーション１〜４では、セラミックス基板２（誘電体基板）の材質をアルミナに特定しているが、セラミックス基板２の材質は、ガラスセラミックスや窒化アルミニウム等の他のセラミックス材料でもよく、その場合は、ＧＳＳＧ構造の各部位の寸法を、使用するセラミックス基板２の比誘電率に応じて適宜変更する必要がある。
なお、この度のシミュレーション１〜４では、一対のグランド線（Ｇ）３を接合するための第１のリードパッド電極５を一体に形成し、セラミックス基板２の縁端２ａ近傍における第１のリードパッド電極５の一部を切り欠いて形成される領域に、一対の信号線（Ｓ）４を接合するための一対の第２のリードパッド電極６を被着する場合を想定して行った。また、各シミュレーションの条件を一定にするために、グランド線（Ｇ）３及び信号線（Ｓ）４を一定のピッチＰで配置した。
なお、この度のシミュレーション１〜４では、セラミックス基板２（誘電体基板）の材質をアルミナに特定しているが、セラミックス基板２の材質は、ガラスセラミックスや窒化アルミニウム等の他のセラミックス材料でもよく、その場合は、ＧＳＳＧ構造の各部位の寸法を、使用するセラミックス基板２の比誘電率に応じて適宜変更する必要がある。
一般に、電子部品（半導体素子）や光部品を実装するセラミックス配線基板では、リード線［グランド線（Ｇ）３や信号線（Ｓ）４等］が接合される第１のリードパッド電極５や第２のリードパッド電極６の幅が広い方が、リード線を接合する際に用いる金属ろう材１１からなるメニスカス１１ａ領域が広くなり、これにより、リード線の接合強度向上効果が高まる。
その一方で、例えば、セラミックス基板２上にグランド線（Ｇ）３や信号線（Ｓ）４等のリード線を０.８ｍｍピッチで配置する場合、第１のリードパッド電極５や第２のリードパッド電極６の幅が０.３ｍｍよりも大きくなると、第１のリードパッド電極５と第２のリードパッド電極６の間の電界結合が強くなって、この部分の特性インピーダンスの低下が起こり、３５〜５０ＧＨｚの高周波信号の伝送特性が劣化する傾向が現れる。
その一方で、例えば、セラミックス基板２上にグランド線（Ｇ）３や信号線（Ｓ）４等のリード線を０.８ｍｍピッチで配置する場合、第１のリードパッド電極５や第２のリードパッド電極６の幅が０.３ｍｍよりも大きくなると、第１のリードパッド電極５と第２のリードパッド電極６の間の電界結合が強くなって、この部分の特性インピーダンスの低下が起こり、３５〜５０ＧＨｚの高周波信号の伝送特性が劣化する傾向が現れる。
シミュレーション１では、下記図８（ａ）に示すようなＧＳＳＧ構造１（比較例）を設定して、信号線（Ｓ）４の接合部位周りの特性インピーダンス（Ω）と、反射Ｓｄｄ１１（ｄＢ）のシミュレーションを行い、その結果を図８（ｂ），（ｃ）に示した。
図８（ａ）はシミュレーション１のために設定したＧＳＳＧ構造１の概念図であり、（ｂ）はこのＧＳＳＧ構造１の信号線（Ｓ）（差動信号線）における特性インピーダンス（Ω）のシミュレーション結果を示すグラフであり、（ｃ）は同ＧＳＳＧ構造１の信号線（Ｓ）（差動信号線）における反射Ｓｄｄ１１（ｄＢ）のシミュレーション結果を示すグラフである。なお、図１乃至図７に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、図８（ａ）に示すようなシミュレーション１に係るＧＳＳＧ構造１では、セラミックス基板２、グランド線（Ｇ）３、信号線（Ｓ）４、第１のリードパッド電極５、第２のリードパッド電極６の材質を下表１のように設定した。さらに、図８（ａ）に示すようなシミュレーション１に係るＧＳＳＧ構造１では、間隔ＬＧＳ、間隔ＬＳＳ、ピッチＰ、第２のリードパッド電極６の幅Ｗ、グランド線（Ｇ）３及び信号線（Ｓ）４を構成するリード線の幅をそれぞれ下表１のように設定した。
なお、図８（ａ）では、第１のリードパッド電極５や第２のリードパッド電極６にグランド線（Ｇ）３や信号線（Ｓ）４を接合する金属ろう材１１及びそれからなるメニスカス１１ａの表示については省略している。
図８（ａ）はシミュレーション１のために設定したＧＳＳＧ構造１の概念図であり、（ｂ）はこのＧＳＳＧ構造１の信号線（Ｓ）（差動信号線）における特性インピーダンス（Ω）のシミュレーション結果を示すグラフであり、（ｃ）は同ＧＳＳＧ構造１の信号線（Ｓ）（差動信号線）における反射Ｓｄｄ１１（ｄＢ）のシミュレーション結果を示すグラフである。なお、図１乃至図７に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、図８（ａ）に示すようなシミュレーション１に係るＧＳＳＧ構造１では、セラミックス基板２、グランド線（Ｇ）３、信号線（Ｓ）４、第１のリードパッド電極５、第２のリードパッド電極６の材質を下表１のように設定した。さらに、図８（ａ）に示すようなシミュレーション１に係るＧＳＳＧ構造１では、間隔ＬＧＳ、間隔ＬＳＳ、ピッチＰ、第２のリードパッド電極６の幅Ｗ、グランド線（Ｇ）３及び信号線（Ｓ）４を構成するリード線の幅をそれぞれ下表１のように設定した。
なお、図８（ａ）では、第１のリードパッド電極５や第２のリードパッド電極６にグランド線（Ｇ）３や信号線（Ｓ）４を接合する金属ろう材１１及びそれからなるメニスカス１１ａの表示については省略している。
図８（ｂ）に示すように、ＧＳＳＧ構造１では、第２のリードパッド電極６付近の特性インピーダンス（Ω）は９４（Ω）程度であり、目標値の１００（Ω）よりも大幅に低い。このため、図８（ｃ）に示すように、反射を示すＳパラメータＳｄｄ１１（ｄＢ）も周波数３５ＧＨｚ付近で−２０（ｄＢ）を超えている。従って、図８（ａ）に示すＧＳＳＧ構造１において使用可能な周波数帯域は、３５ＧＨｚ程度までである。
次に、上記シミュレーション１の結果を踏まえ、第２のリードパッド電極６周りの特性インピーダンスを１００（Ω）に近づけるべく、新たにＧＳＳＧ構造２（比較例）を設定した。より具体的には、ＧＳＳＧ構造２では第２のリードパッド電極６の幅Ｗを、上述のＧＳＳＧ構造１における第２のリードパッド電極６の幅Ｗよりも小さくした。
このようなＧＳＳＧ構造２及びこのＧＳＳＧ構造２を用いたシミュレーション２の結果について図９を参照しながら説明する。
このようなＧＳＳＧ構造２及びこのＧＳＳＧ構造２を用いたシミュレーション２の結果について図９を参照しながら説明する。
シミュレーション２では、下記図９（ａ）に示すようなＧＳＳＧ構造２を設定して、信号線（Ｓ）４の接合部位周りの特性インピーダンス（Ω）と、反射Ｓｄｄ１１（ｄＢ）のシミュレーションを行い、その結果を図９（ｂ），（ｃ）に示した。
図９（ａ）はシミュレーション２のために設定したＧＳＳＧ構造２の概念図であり、（ｂ）はこのＧＳＳＧ構造２の信号線（Ｓ）（差動信号線）における特性インピーダンス（Ω）のシミュレーション結果を示すグラフであり、（ｃ）は同ＧＳＳＧ構造２の信号線（Ｓ）（差動信号線）における反射Ｓｄｄ１１（ｄＢ）のシミュレーション結果を示すグラフである。なお、図１乃至図８に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、図９（ａ）に示すようなシミュレーション２に係るＧＳＳＧ構造２では、セラミックス基板２、グランド線（Ｇ）３、信号線（Ｓ）４、第１のリードパッド電極５、第２のリードパッド電極６の材質を下表２のように設定した。さらに、図９（ａ）に示すようなシミュレーション２に係るＧＳＳＧ構造２では、間隔ＬＧＳ、間隔ＬＳＳ、ピッチＰ、第２のリードパッド電極６の幅Ｗ、グランド線（Ｇ）３及び信号線（Ｓ）４を構成するリード線の幅をそれぞれ下表２のように設定した。
なお、図９（ａ）においても、第１のリードパッド電極５や第２のリードパッド電極６にグランド線（Ｇ）３や信号線（Ｓ）４を接合する金属ろう材１１及びそれからなるメニスカス１１ａの表示については省略している。
図９（ａ）はシミュレーション２のために設定したＧＳＳＧ構造２の概念図であり、（ｂ）はこのＧＳＳＧ構造２の信号線（Ｓ）（差動信号線）における特性インピーダンス（Ω）のシミュレーション結果を示すグラフであり、（ｃ）は同ＧＳＳＧ構造２の信号線（Ｓ）（差動信号線）における反射Ｓｄｄ１１（ｄＢ）のシミュレーション結果を示すグラフである。なお、図１乃至図８に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、図９（ａ）に示すようなシミュレーション２に係るＧＳＳＧ構造２では、セラミックス基板２、グランド線（Ｇ）３、信号線（Ｓ）４、第１のリードパッド電極５、第２のリードパッド電極６の材質を下表２のように設定した。さらに、図９（ａ）に示すようなシミュレーション２に係るＧＳＳＧ構造２では、間隔ＬＧＳ、間隔ＬＳＳ、ピッチＰ、第２のリードパッド電極６の幅Ｗ、グランド線（Ｇ）３及び信号線（Ｓ）４を構成するリード線の幅をそれぞれ下表２のように設定した。
なお、図９（ａ）においても、第１のリードパッド電極５や第２のリードパッド電極６にグランド線（Ｇ）３や信号線（Ｓ）４を接合する金属ろう材１１及びそれからなるメニスカス１１ａの表示については省略している。
図９（ａ）に示されるように、ＧＳＳＧ構造２では、先のＧＳＳＧ構造１に比べて第２のリードパッド電極６の幅Ｗを小さくしたことで、第２のリードパッド電極６周りの特性インピーダンスを１００（Ω）に近づけることができた［図９（ｂ）を参照］。この結果、図９（ｃ）に示すように、反射を示すＳパラメータＳｄｄ１１（ｄＢ）において、−２０（ｄＢ）以下となる周波数帯域は５０ＧＨｚまで拡大した。従って、ＧＳＳＧ構造２によれば、５０ＧＨｚまでの高周波信号を好適に伝送することができる。
その一方で、ＧＳＳＧ構造２では、リードパッド電極６の幅Ｗが狭くなったことで、第２のリードパッド電極６に対する信号線（Ｓ）４の接合強度の低下が顕著になると予測され、高周波帯域における電気伝送特性が改善されたとしても実用には適さない。
第２のリードパッド電極６に対する信号線（Ｓ）４の接合強度を高めるには、第２のリードパッド電極６上に接合される信号線（Ｓ）４の幅が、又は、切欠き部４ａが形成された信号線（Ｓ）４の幅が、０.１〜０.５ｍｍの範囲内である場合に、第２のリードパッド電極６の幅（Ｗ）を、信号線（Ｓ）４を平面視した際の幅（０.１〜０.５ｍｍ）に、０.２ｍｍを加えた数値（０.３〜０.７ｍｍ）以上に設定することが望ましい。つまり、信号線（Ｓ）４を接合した第２のリードパッド電極６を平面視した際に、信号線（Ｓ）４の左右両側縁から０.１ｍｍ以上離れた位置に、第２のリードパッド電極６の第２の側縁６ａが配置されるように、第２のリードパッド電極６の幅（Ｗ）を設定するのが望ましい。
その一方で、ＧＳＳＧ構造２では、リードパッド電極６の幅Ｗが狭くなったことで、第２のリードパッド電極６に対する信号線（Ｓ）４の接合強度の低下が顕著になると予測され、高周波帯域における電気伝送特性が改善されたとしても実用には適さない。
第２のリードパッド電極６に対する信号線（Ｓ）４の接合強度を高めるには、第２のリードパッド電極６上に接合される信号線（Ｓ）４の幅が、又は、切欠き部４ａが形成された信号線（Ｓ）４の幅が、０.１〜０.５ｍｍの範囲内である場合に、第２のリードパッド電極６の幅（Ｗ）を、信号線（Ｓ）４を平面視した際の幅（０.１〜０.５ｍｍ）に、０.２ｍｍを加えた数値（０.３〜０.７ｍｍ）以上に設定することが望ましい。つまり、信号線（Ｓ）４を接合した第２のリードパッド電極６を平面視した際に、信号線（Ｓ）４の左右両側縁から０.１ｍｍ以上離れた位置に、第２のリードパッド電極６の第２の側縁６ａが配置されるように、第２のリードパッド電極６の幅（Ｗ）を設定するのが望ましい。
続いて、上記シミュレーション２の結果を踏まえ、第２のリードパッド電極６の幅Ｗを小さくすることなく、第２のリードパッド電極６周りの特性インピーダンスを１００（Ω）に近づけるべく、新たにＧＳＳＧ構造３（比較例）を設定した。より具体的には、ＧＳＳＧ構造３では、上述のＧＳＳＧ構造１と同じ条件に加えて、第２のリードパッド電極６同士間に座刳り部７ａを形成した。
このようなＧＳＳＧ構造３及びこのＧＳＳＧ構造３を用いたシミュレーション３の結果について図１０を参照しながら説明する。
このようなＧＳＳＧ構造３及びこのＧＳＳＧ構造３を用いたシミュレーション３の結果について図１０を参照しながら説明する。
シミュレーション３では、下記図１０（ａ）に示すようなＧＳＳＧ構造３を設定して、信号線（Ｓ）４の接合部位周りの特性インピーダンス（Ω）と、反射Ｓｄｄ１１（ｄＢ）のシミュレーションを行い、その結果を図１０（ｂ），（ｃ）に示した。
図１０（ａ）はシミュレーション３のために設定したＧＳＳＧ構造３の概念図であり、（ｂ）はこのＧＳＳＧ構造３の信号線（Ｓ）（差動信号線）における特性インピーダンス（Ω）のシミュレーション結果を示すグラフであり、（ｃ）は同ＧＳＳＧ構造３の信号線（Ｓ）（差動信号線）における反射Ｓｄｄ１１（ｄＢ）のシミュレーション結果を示すグラフである。なお、図１乃至図９に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、図１０（ａ）に示すようなシミュレーション３に係るＧＳＳＧ構造３では、セラミックス基板２、グランド線（Ｇ）３、信号線（Ｓ）４、第１のリードパッド電極５、第２のリードパッド電極６の材質を下表３のように設定した。さらに、図１０（ａ）に示すようなシミュレーション３に係るＧＳＳＧ構造３では、間隔ＬＧＳ、間隔ＬＳＳ、ピッチＰ、第２のリードパッド電極６の幅Ｗ、グランド線（Ｇ）３及び信号線（Ｓ）４を構成するリード線の幅、座刳り部７ａの幅Ｘ、深さＤ、長さＺをそれぞれ下表３のように設定した。
なお、図１０（ａ）においても、第１のリードパッド電極５や第２のリードパッド電極６にグランド線（Ｇ）３や信号線（Ｓ）４を接合する金属ろう材１１及びそれからなるメニスカス１１ａの表示については省略している。
図１０（ａ）はシミュレーション３のために設定したＧＳＳＧ構造３の概念図であり、（ｂ）はこのＧＳＳＧ構造３の信号線（Ｓ）（差動信号線）における特性インピーダンス（Ω）のシミュレーション結果を示すグラフであり、（ｃ）は同ＧＳＳＧ構造３の信号線（Ｓ）（差動信号線）における反射Ｓｄｄ１１（ｄＢ）のシミュレーション結果を示すグラフである。なお、図１乃至図９に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、図１０（ａ）に示すようなシミュレーション３に係るＧＳＳＧ構造３では、セラミックス基板２、グランド線（Ｇ）３、信号線（Ｓ）４、第１のリードパッド電極５、第２のリードパッド電極６の材質を下表３のように設定した。さらに、図１０（ａ）に示すようなシミュレーション３に係るＧＳＳＧ構造３では、間隔ＬＧＳ、間隔ＬＳＳ、ピッチＰ、第２のリードパッド電極６の幅Ｗ、グランド線（Ｇ）３及び信号線（Ｓ）４を構成するリード線の幅、座刳り部７ａの幅Ｘ、深さＤ、長さＺをそれぞれ下表３のように設定した。
なお、図１０（ａ）においても、第１のリードパッド電極５や第２のリードパッド電極６にグランド線（Ｇ）３や信号線（Ｓ）４を接合する金属ろう材１１及びそれからなるメニスカス１１ａの表示については省略している。
図１０（ａ）に示されるように、ＧＳＳＧ構造３では、第２のリードパッド電極６同士間に座刳り部７ａを設けたことで、図１０（ｂ）に示すように、第２のリードパッド電極６周りの特性インピーダンスを９８（Ω）程度にまで改善することができた。
その一方で、図１０（ｃ）に示すように、反射を示すＳパラメータＳｄｄ１１（ｄＢ）については、−２０ｄＢ以下となる周波数は３８ＧＨｚまでであり、３８〜５０ＧＨｚの高周波信号の伝送には適さない。
この理由として、図１０（ｂ）に示されるように、ＧＳＳＧ構造３では、第２のリードパッド電極６周りの特性インピーダンスと、信号線（Ｓ）４の曲がり部１６周りの特性インピーダンスの差が３〜４（Ω）程度あることが考えられる。
その一方で、図１０（ｃ）に示すように、反射を示すＳパラメータＳｄｄ１１（ｄＢ）については、−２０ｄＢ以下となる周波数は３８ＧＨｚまでであり、３８〜５０ＧＨｚの高周波信号の伝送には適さない。
この理由として、図１０（ｂ）に示されるように、ＧＳＳＧ構造３では、第２のリードパッド電極６周りの特性インピーダンスと、信号線（Ｓ）４の曲がり部１６周りの特性インピーダンスの差が３〜４（Ω）程度あることが考えられる。
さらに、上記シミュレーション３の結果を踏まえ、第１のリードパッド電極５と第２のリードパッド電極６の間に座刳り部７ａを形成することなく第２のリードパッド電極６周りの特性インピーダンスと、信号線（Ｓ）４の曲がり部１６周りの特性インピーダンスの差をより小さくすべく発明品に係るＧＳＳＧ構造を設定した。
より具体的には、発明品に係るＧＳＳＧ構造では、上述のＧＳＳＧ構造３の条件において、第２のリードパッド電極６同士の間隔ＬＳＳを狭めるとともに、座刳り部７ａの幅Ｘを小さくした。この変更に伴い、第１のリードパッド電極５と第２のリードパッド電極６の間隔ＬＧＳはＧＳＳＧ構造３のそれよりも広くなっている。なお、発明品に係るＧＳＳＧ構造において座刳り部７ａの深さＤは、ＧＳＳＧ構造３と同じにした。このような発明品に係るＧＳＳＧ構造及びこの発明品に係るＧＳＳＧ構造を用いたシミュレーション４の結果について図１１を参照しながら説明する。
より具体的には、発明品に係るＧＳＳＧ構造では、上述のＧＳＳＧ構造３の条件において、第２のリードパッド電極６同士の間隔ＬＳＳを狭めるとともに、座刳り部７ａの幅Ｘを小さくした。この変更に伴い、第１のリードパッド電極５と第２のリードパッド電極６の間隔ＬＧＳはＧＳＳＧ構造３のそれよりも広くなっている。なお、発明品に係るＧＳＳＧ構造において座刳り部７ａの深さＤは、ＧＳＳＧ構造３と同じにした。このような発明品に係るＧＳＳＧ構造及びこの発明品に係るＧＳＳＧ構造を用いたシミュレーション４の結果について図１１を参照しながら説明する。
シミュレーション４では、下記図１１（ａ）に示すような発明品に係るＧＳＳＧ構造を設定して、信号線（Ｓ）４の接合部位周りの特性インピーダンス（Ω）と、反射Ｓｄｄ１１（ｄＢ）のシミュレーションを行い、その結果を図１１（ｂ），（ｃ）に示した。
図１１（ａ）はシミュレーション４のために設定した発明品に係るＧＳＳＧ構造の概念図であり、（ｂ）はこの発明品に係るＧＳＳＧ構造の信号線（Ｓ）（差動信号線）における特性インピーダンス（Ω）のシミュレーション結果を示すグラフであり、（ｃ）は同ＧＳＳＧ構造の信号線（Ｓ）（差動信号線）における反射Ｓｄｄ１１（ｄＢ）のシミュレーション結果を示すグラフである。なお、図１乃至図１０に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、図１１（ａ）に示すようなシミュレーション４に係るＧＳＳＧ構造（発明品）では、セラミックス基板２、グランド線（Ｇ）３、信号線（Ｓ）４、第１のリードパッド電極５、第２のリードパッド電極６の材質を下表４のように設定した。さらに、図１１（ａ）に示すようなシミュレーション４に係るＧＳＳＧ構造（発明品）では、間隔ＬＧＳ、間隔ＬＳＳ、ピッチＰ、第２のリードパッド電極６の幅Ｗ、グランド線（Ｇ）３及び信号線（Ｓ）４を構成するリード線の幅、座刳り部７ａの幅Ｘ、深さＤ、長さＺをそれぞれ下表４のように設定した。
なお、図１１（ａ）においても、第１のリードパッド電極５や第２のリードパッド電極６にグランド線（Ｇ）３や信号線（Ｓ）４を接合する金属ろう材１１及びそれからなるメニスカス１１ａの表示については省略している。
図１１（ａ）はシミュレーション４のために設定した発明品に係るＧＳＳＧ構造の概念図であり、（ｂ）はこの発明品に係るＧＳＳＧ構造の信号線（Ｓ）（差動信号線）における特性インピーダンス（Ω）のシミュレーション結果を示すグラフであり、（ｃ）は同ＧＳＳＧ構造の信号線（Ｓ）（差動信号線）における反射Ｓｄｄ１１（ｄＢ）のシミュレーション結果を示すグラフである。なお、図１乃至図１０に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、図１１（ａ）に示すようなシミュレーション４に係るＧＳＳＧ構造（発明品）では、セラミックス基板２、グランド線（Ｇ）３、信号線（Ｓ）４、第１のリードパッド電極５、第２のリードパッド電極６の材質を下表４のように設定した。さらに、図１１（ａ）に示すようなシミュレーション４に係るＧＳＳＧ構造（発明品）では、間隔ＬＧＳ、間隔ＬＳＳ、ピッチＰ、第２のリードパッド電極６の幅Ｗ、グランド線（Ｇ）３及び信号線（Ｓ）４を構成するリード線の幅、座刳り部７ａの幅Ｘ、深さＤ、長さＺをそれぞれ下表４のように設定した。
なお、図１１（ａ）においても、第１のリードパッド電極５や第２のリードパッド電極６にグランド線（Ｇ）３や信号線（Ｓ）４を接合する金属ろう材１１及びそれからなるメニスカス１１ａの表示については省略している。
図１１（ａ）に示されるように、発明品に係るＧＳＳＧ構造では、第２のリードパッド電極６周りの特性インピーダンスと、信号線（Ｓ）４の曲がり部１６周りの特性インピーダンスの差を小さくすることに成功した。より具体的には、発明品に係るＧＳＳＧ構造では、第２のリードパッド電極６周りの特性インピーダンスが９８（Ω）程度まで改善され、かつ、第２のリードパッド電極６周りの特性インピーダンスと、信号線（Ｓ）４の曲がり部１６周りの特性インピーダンスの差を２（Ω）程度に抑えることができた。
そして、発明品に係るＧＳＳＧ構造では、図１１（ｃ）に示すように、反射を示すＳパラメータＳｄｄ１１も、−２０ｄＢ以下となる周波数が５０ＧＨｚまで改善されている。
そして、発明品に係るＧＳＳＧ構造では、図１１（ｃ）に示すように、反射を示すＳパラメータＳｄｄ１１も、−２０ｄＢ以下となる周波数が５０ＧＨｚまで改善されている。
従って、発明品に係るＧＳＳＧ構造によれば、第１のリードパッド電極５と第２のリードパッド電極６の間に座刳り部を形成することなく、しかも、第２のリードパッド電極６の幅Ｗを狭めることなく、第２のリードパッド電極６周り及び信号線（Ｓ）４の曲がり部１６周りの特性インピーダンスの不整合を低減することができる。そして、これにより５０ＧＨｚまでの高周波信号を好適に伝送することができる。
この点を別の言葉で言い換えると、セラミックス基板２の比誘電率が４.０以上である場合に、ＧＳＳＧ構造において、間隔ＬＳＳと間隔ＬＧＳとがＬＳＳ＜２ＬＧＳを満たすように第２のリードパッド電極６を配置し、かつ、第２のリードパッド電極６，６の間に座刳り部７ａ〜７ｃのいずれかを形成することで（発明品に係るＧＳＳＧ構造）、５０ＧＨｚまでの高周波信号を好適に伝送することが可能になる。なお、発明品に係るＧＳＳＧ構造に使用可能なセラミックス基板の比誘電率は、以下に示す通りである。
・アルミナ基板の比誘電率：８.５〜１０（アルミナ含有率と添加物の種類によって比誘電率が異なる）
・ジルコニア含有アルミナ基板の比誘電率：１０〜１５
・窒化アルミニウム基板の比誘電率：８.８
・各種ガラスセラミックス基板の比誘電率：４〜１０（ガラスセラミックスは種類が多く、成分によって比誘電率が異なる）
・窒化ケイ素基板の比誘電率：８.１
そして、発明品に係るＧＳＳＧ構造によれば、セラミックス基板２に形成される座刳り部７ａの数及び／又は容積を極力減らすことができる。これにより、発明品に係るセラミックス基板２の縁端２ａ近傍の強度の低下を抑制することができる。
従って、本発明に係る高周波用セラミックス基板及びそれを用いてなる高周波用半導体素子収納パッケージの製造時及び使用時のセラミックス基板２の破損を好適に防止することができる。この結果、本発明によれば、小型でありながら高性能で信頼性の高い高周波用セラミックス基板及びそれを用いてなる高周波用半導体素子収納パッケージを製造して提供することができる。
しかも、発明品に係るＧＳＳＧ構造によれば、セラミックス基板２上に十分な幅Ｗを有する第２のリードパッド電極６を形成することができるので、第２のリードパッド電極６上に金属ろう材１１を介して信号線（Ｓ）４を接合する場合に、信号線（Ｓ）４の側縁に十分なメニスカス１１ａを形成するための領域を確保することができる。これにより、セラミックス基板２の小型化に伴い第２のリードパッド電極６の領域が狭小化する場合でも第２のリードパッド電極６と信号線（Ｓ）４との接合強度の低下を防ぐことができる。
従って、発明品に係るＧＳＳＧ構造によれば、この点からも信頼性の高い高周波用セラミックス基板及びそれを用いてなる高周波用半導体素子収納パッケージを製造して提供することができる。
この点を別の言葉で言い換えると、セラミックス基板２の比誘電率が４.０以上である場合に、ＧＳＳＧ構造において、間隔ＬＳＳと間隔ＬＧＳとがＬＳＳ＜２ＬＧＳを満たすように第２のリードパッド電極６を配置し、かつ、第２のリードパッド電極６，６の間に座刳り部７ａ〜７ｃのいずれかを形成することで（発明品に係るＧＳＳＧ構造）、５０ＧＨｚまでの高周波信号を好適に伝送することが可能になる。なお、発明品に係るＧＳＳＧ構造に使用可能なセラミックス基板の比誘電率は、以下に示す通りである。
・アルミナ基板の比誘電率：８.５〜１０（アルミナ含有率と添加物の種類によって比誘電率が異なる）
・ジルコニア含有アルミナ基板の比誘電率：１０〜１５
・窒化アルミニウム基板の比誘電率：８.８
・各種ガラスセラミックス基板の比誘電率：４〜１０（ガラスセラミックスは種類が多く、成分によって比誘電率が異なる）
・窒化ケイ素基板の比誘電率：８.１
そして、発明品に係るＧＳＳＧ構造によれば、セラミックス基板２に形成される座刳り部７ａの数及び／又は容積を極力減らすことができる。これにより、発明品に係るセラミックス基板２の縁端２ａ近傍の強度の低下を抑制することができる。
従って、本発明に係る高周波用セラミックス基板及びそれを用いてなる高周波用半導体素子収納パッケージの製造時及び使用時のセラミックス基板２の破損を好適に防止することができる。この結果、本発明によれば、小型でありながら高性能で信頼性の高い高周波用セラミックス基板及びそれを用いてなる高周波用半導体素子収納パッケージを製造して提供することができる。
しかも、発明品に係るＧＳＳＧ構造によれば、セラミックス基板２上に十分な幅Ｗを有する第２のリードパッド電極６を形成することができるので、第２のリードパッド電極６上に金属ろう材１１を介して信号線（Ｓ）４を接合する場合に、信号線（Ｓ）４の側縁に十分なメニスカス１１ａを形成するための領域を確保することができる。これにより、セラミックス基板２の小型化に伴い第２のリードパッド電極６の領域が狭小化する場合でも第２のリードパッド電極６と信号線（Ｓ）４との接合強度の低下を防ぐことができる。
従って、発明品に係るＧＳＳＧ構造によれば、この点からも信頼性の高い高周波用セラミックス基板及びそれを用いてなる高周波用半導体素子収納パッケージを製造して提供することができる。
以上説明したように本発明は、４０ＧＨｚを超える電気信号を好適に伝送することができ、しかも、高い信頼性を有する高周波用セラミックス基板およびそれを用いてなる高周波用半導体素子収納パッケージであり、電子部品に関する技術分野において利用可能である。
１Ａ〜１Ｄ…高周波用セラミックス基板
２…セラミックス基板
２ａ…縁端
３…グランド線（Ｇ）
４…信号線（Ｓ）
４ａ…切欠き部
４ｂ…端部
５…第１のリードパッド電極
５ａ…第１の側縁
６…第２のリードパッド電極
６ａ…第２の側縁
７ａ〜７ｃ…座刳り部
８…ヒートシンク板
９…枠体
９ａ…開口部
１０…金属リング
１１…金属ろう材
１１ａ…メニスカス
１２…半導体素子搭載用パッド
１３…高周波用半導体素子収納パッケージ
１４…母基板
１５…接合用パッド
１６…曲がり部
１７…第１のリードパッド電極
１８…差動信号線
２…セラミックス基板
２ａ…縁端
３…グランド線（Ｇ）
４…信号線（Ｓ）
４ａ…切欠き部
４ｂ…端部
５…第１のリードパッド電極
５ａ…第１の側縁
６…第２のリードパッド電極
６ａ…第２の側縁
７ａ〜７ｃ…座刳り部
８…ヒートシンク板
９…枠体
９ａ…開口部
１０…金属リング
１１…金属ろう材
１１ａ…メニスカス
１２…半導体素子搭載用パッド
１３…高周波用半導体素子収納パッケージ
１４…母基板
１５…接合用パッド
１６…曲がり部
１７…第１のリードパッド電極
１８…差動信号線
Claims (5)
- 平板状のセラミックス基板と、このセラミックス基板の裏面側の縁端近傍に接合される一対のグランド線（Ｇ）と、一対の前記グランド線（Ｇ）の接合位置に被着される１つの又は一対の第１のリードパッド電極と、一対の前記グランド線（Ｇ）の間に接合される少なくとも一対の信号線（Ｓ）と、それぞれの前記信号線（Ｓ）の接合位置に個別に被着される第２のリードパッド電極と、この第２のリードパッド電極間に形成される溝状の座刳り部とを有し、
一対の前記信号線（Ｓ）は１の差動信号線をなし、
一対の前記グランド線（Ｇ）の間に配される前記差動信号線は１であり、
前記第２のリードパッド電極は、１つの前記第１のリードパッド電極の一部を切り欠いてなる領域に被着され、又は、一対の前記第１のリードパッド電極間に被着され、
前記第２のリードパッド電極の長手方向側縁を第２の側縁とした場合に、この第２の側縁に対向して配される前記第１のリードパッド電極の第１の側縁と、前記第２の側縁とは、互いに平行な部位を備え、
前記第１の側縁と前記第２の側縁との間隔をＬＧＳとし、前記第２の側縁間の間隔をＬＳＳとした場合に、ＬＳＳ＜２ＬＧＳを満たし、
前記セラミックス基板を平面視した場合に、前記信号線（Ｓ）の前記第２のリードパッド電極に接合される領域は、前記第１の側縁が配される側の側縁に、前記信号線（Ｓ）を伸長方向に沿って切欠いて形成される切欠き部を備えることを特徴とする高周波用セラミックス基板。 - 前記第２のリードパッド電極の幅をＷ、前記座刳り部の深さをＤとする場合に、Ｄ＜１.５Ｗを満たすことを特徴とする請求項１に記載の高周波用セラミックス基板。
- 平板状のセラミックス基板と、このセラミックス基板の裏面側の縁端近傍に接合される一対のグランド線（Ｇ）と、一対の前記グランド線（Ｇ）の接合位置に被着される１つの又は一対の第１のリードパッド電極と、一対の前記グランド線（Ｇ）の間に接合される少なくとも一対の信号線（Ｓ）と、それぞれの前記信号線（Ｓ）の接合位置に個別に被着される第２のリードパッド電極と、この第２のリードパッド電極間に形成される溝状の座刳り部とを有し、
一対の前記信号線（Ｓ）は１の差動信号線をなし、
前記第２のリードパッド電極は、１つの前記第１のリードパッド電極の一部を切り欠いてなる領域に被着され、又は、一対の前記第１のリードパッド電極間に被着され、
前記第２のリードパッド電極の長手方向側縁を第２の側縁とした場合に、この第２の側縁に対向して配される前記第１のリードパッド電極の第１の側縁と、前記第２の側縁とは、互いに平行な部位を備え、
前記第１の側縁と前記第２の側縁との間隔をＬ ＧＳ とし、前記第２の側縁間の間隔をＬ ＳＳ とした場合に、Ｌ ＳＳ ＜２Ｌ ＧＳ を満たし、
前記グランド線（Ｇ）及び前記信号線（Ｓ）はともに、前記セラミックス基板の前記縁端近傍に曲がり部を備え、
前記信号線（Ｓ）の前記第２のリードパッド電極に接合される側の端部側に配される前記座刳り部の幅をＸ１とし、前記セラミックス基板の前記縁端における前記座刳り部の幅をＸ２とした場合に、０.１Ｘ１＜Ｘ２＜Ｘ１を満たすことを特徴とする高周波用セラミックス基板。 - 平板状のセラミックス基板と、このセラミックス基板の裏面側の縁端近傍に接合される一対のグランド線（Ｇ）と、一対の前記グランド線（Ｇ）の接合位置に被着される１つの又は一対の第１のリードパッド電極と、一対の前記グランド線（Ｇ）の間に接合される少なくとも一対の信号線（Ｓ）と、それぞれの前記信号線（Ｓ）の接合位置に個別に被着される第２のリードパッド電極と、この第２のリードパッド電極間に形成される溝状の座刳り部とを有し、
一対の前記信号線（Ｓ）は１の差動信号線をなし、
前記第２のリードパッド電極は、１つの前記第１のリードパッド電極の一部を切り欠いてなる領域に被着され、又は、一対の前記第１のリードパッド電極間に被着され、
前記第２のリードパッド電極の長手方向側縁を第２の側縁とした場合に、この第２の側縁に対向して配される前記第１のリードパッド電極の第１の側縁と、前記第２の側縁とは、互いに平行な部位を備え、
前記第１の側縁と前記第２の側縁との間隔をＬ ＧＳ とし、前記第２の側縁間の間隔をＬ ＳＳ とした場合に、Ｌ ＳＳ ＜２Ｌ ＧＳ を満たし、
前記グランド線（Ｇ）及び前記信号線（Ｓ）はともに、前記セラミックス基板の前記縁端近傍に曲がり部を備え、
前記セラミックス基板の前記縁端は、前記座刳り部を備えていないことを特徴とする高周波用セラミックス基板。 - 請求項１乃至請求項４のいずれか１項に記載の高周波用セラミックス基板と、
前記セラミックス基板の主面側に被着される半導体素子搭載用パッドと、
この半導体素子搭載用パッドを囲うように配され前記セラミックス基板の前記主面側に一体に接合されるセラミックス製の枠体と、を有することを特徴とする高周波用半導体素子収納パッケージ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016127024 | 2016-06-27 | ||
| JP2016127024 | 2016-06-27 | ||
| PCT/JP2017/018389 WO2018003332A1 (ja) | 2016-06-27 | 2017-05-16 | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018003332A1 JPWO2018003332A1 (ja) | 2019-04-11 |
| JP6929283B2 true JP6929283B2 (ja) | 2021-09-01 |
Family
ID=60786906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018524950A Active JP6929283B2 (ja) | 2016-06-27 | 2017-05-16 | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10790245B2 (ja) |
| EP (1) | EP3477693A4 (ja) |
| JP (1) | JP6929283B2 (ja) |
| CN (1) | CN109417054B (ja) |
| WO (1) | WO2018003332A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111034372B (zh) * | 2017-09-11 | 2023-03-14 | Ngk电子器件株式会社 | 布线基板与柔性基板的连接构造及电子器件收纳用封装体 |
| CN209248493U (zh) | 2018-07-27 | 2019-08-13 | 京东方科技集团股份有限公司 | 功能面板及终端 |
| US11227532B2 (en) | 2018-07-27 | 2022-01-18 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Panel, manufacturing method thereof, and terminal |
| WO2020020336A1 (zh) * | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 功能面板及其制造方法、终端 |
| US11335238B2 (en) | 2018-07-27 | 2022-05-17 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Signal transmission method and apparatus, and display device |
| US11889618B2 (en) * | 2019-04-25 | 2024-01-30 | Kyocera Corporation | Wiring board, electronic component package, and electronic apparatus |
| WO2021049111A1 (ja) * | 2019-09-11 | 2021-03-18 | Ｎｇｋエレクトロデバイス株式会社 | 端子構造、パッケージ、および、端子構造の製造方法 |
| US20220384928A1 (en) * | 2019-10-29 | 2022-12-01 | Nippon Telegraph And Telephone Corporation | High-Frequency Line Connecting Structure |
| EP4060804A4 (en) * | 2019-11-13 | 2023-08-09 | Nippon Telegraph And Telephone Corporation | HIGH FREQUENCY LINE STRUCTURE, ASSEMBLY, LINE CARD AND MANUFACTURING PROCESS FOR HIGH FREQUENCY LINE STRUCTURE |
| USD920264S1 (en) * | 2019-11-27 | 2021-05-25 | The Noco Company | Semiconductor device |
| USD932452S1 (en) * | 2019-11-27 | 2021-10-05 | The Noco Company | Semiconductor device |
| JP7455730B2 (ja) * | 2019-12-27 | 2024-03-26 | Ｎｇｋエレクトロデバイス株式会社 | 配線基板 |
| US20230054870A1 (en) * | 2020-01-24 | 2023-02-23 | Kyocera Corporation | Wiring base and electronic device |
| EP4174927A1 (en) * | 2020-06-29 | 2023-05-03 | Kyocera Corporation | Wiring substrate and electronic device |
| CN114450787A (zh) * | 2020-07-20 | 2022-05-06 | 日本电信电话株式会社 | 高频封装 |
| US20220375766A1 (en) * | 2020-07-30 | 2022-11-24 | Nippon Telegraph And Telephone Corporation | Manufacturing Method for High-Frequency Package |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013042627A1 (ja) * | 2011-09-22 | 2013-03-28 | 京セラ株式会社 | 電子部品載置用基板、電子部品収納用パッケージおよび電子装置 |
| WO2014069126A1 (ja) * | 2012-10-29 | 2014-05-08 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP6162800B2 (ja) * | 2013-05-29 | 2017-07-12 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2015030093A1 (ja) * | 2013-08-28 | 2015-03-05 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2015088028A1 (ja) * | 2013-12-13 | 2015-06-18 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2015137489A1 (ja) * | 2014-03-13 | 2015-09-17 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
| US9922925B2 (en) | 2014-07-30 | 2018-03-20 | Kyocera Corporation | Electronic component housing package, and electronic device comprising same |
| CN107534023B (zh) * | 2015-05-20 | 2020-11-06 | 京瓷株式会社 | 半导体元件封装件、半导体装置以及安装构造体 |
-
2017
- 2017-05-16 CN CN201780040201.6A patent/CN109417054B/zh active Active
- 2017-05-16 JP JP2018524950A patent/JP6929283B2/ja active Active
- 2017-05-16 WO PCT/JP2017/018389 patent/WO2018003332A1/ja unknown
- 2017-05-16 EP EP17819699.4A patent/EP3477693A4/en active Pending
-
2018
- 2018-12-21 US US16/230,240 patent/US10790245B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP3477693A1 (en) | 2019-05-01 |
| WO2018003332A1 (ja) | 2018-01-04 |
| CN109417054A (zh) | 2019-03-01 |
| EP3477693A4 (en) | 2019-06-12 |
| JPWO2018003332A1 (ja) | 2019-04-11 |
| CN109417054B (zh) | 2022-11-15 |
| US10790245B2 (en) | 2020-09-29 |
| US20190148316A1 (en) | 2019-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6929283B2 (ja) | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ | |
| CN107534023B (zh) | 半导体元件封装件、半导体装置以及安装构造体 | |
| JP7049500B2 (ja) | 半導体素子実装用基板および半導体装置 | |
| CN107924880A (zh) | 电子部件搭载用封装体以及电子装置 | |
| JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
| JP2016146439A (ja) | 高周波用半導体素子収納用パッケージ | |
| JP6951535B2 (ja) | 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ | |
| JP6971921B2 (ja) | 差動伝送線路、配線基板および半導体用パッケージ | |
| JPWO2020111257A1 (ja) | 配線基板、電子部品搭載用パッケージおよび電子装置 | |
| JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
| JP6673764B2 (ja) | 半導体素子実装用基板および半導体装置 | |
| JP2017098070A (ja) | 電子装置 | |
| WO2023054419A1 (ja) | 半導体素子実装用基板及び半導体装置 | |
| JP4108099B2 (ja) | 電子部品のパッケージ | |
| JP6591912B2 (ja) | 半導体素子パッケージおよび半導体装置 | |
| JP2004153165A (ja) | 半導体素子収納用パッケージ及びその実装構造 | |
| JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 | |
| CN118043959A (en) | Semiconductor element mounting substrate and semiconductor device | |
| JP2000286364A (ja) | 高周波用パッケージ | |
| JP4365065B2 (ja) | 高周波用パッケージ、それの回路基板との接続構造および接続方法 | |
| JP2003218601A (ja) | 高周波用配線基板 | |
| JP2003017827A (ja) | 高周波回路部品搭載用基板の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20181106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210810 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6929283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |