JP7049500B2 - 半導体素子実装用基板および半導体装置 - Google Patents

半導体素子実装用基板および半導体装置 Download PDF

Info

Publication number
JP7049500B2
JP7049500B2 JP2021038490A JP2021038490A JP7049500B2 JP 7049500 B2 JP7049500 B2 JP 7049500B2 JP 2021038490 A JP2021038490 A JP 2021038490A JP 2021038490 A JP2021038490 A JP 2021038490A JP 7049500 B2 JP7049500 B2 JP 7049500B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
semiconductor device
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021038490A
Other languages
English (en)
Other versions
JP2021101475A (ja
JP2021101475A5 (ja
Inventor
泰人 木村
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2021101475A publication Critical patent/JP2021101475A/ja
Publication of JP2021101475A5 publication Critical patent/JP2021101475A5/ja
Application granted granted Critical
Publication of JP7049500B2 publication Critical patent/JP7049500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09163—Slotted edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子を実装するための半導体素子実装用基板に関するものである。
近年、半導体素子には高い周波数特性が求められており、半導体素子の周波数特性を向上させることができる、高性能な半導体素子実装用基板および半導体装置の必要性が高まっている。半導体装置の製造においては、半導体素子実装用基板上の実装領域に半導体素子を実装して、ボンディングワイヤ等で半導体素子の電極と信号線路とを電気的に接続することによって、半導体素子実装用基板に半導体素子を実装し、製品としての半導体装置となる（例えば、特開２０１２－１５６４２８号公報参照）。この場合、半導体素子と外部の回路基板とを電気的に導通するために側面に側面導体を設けることが知られている。
しかしながら、特開２０１２－１５６４２８号公報に開示された技術では、半導体素子実装用基板の側面に設けられた側面導体が露出しているために、外部からの影響で導体部分が損傷する場合があった。また、他の電極と接触しやすくなる場合があった。
本発明の一実施形態に係る半導体素子実装用基板は、上面と、下面と、側面と、前記上面に位置する半導体素子を実装する実装領域と、前記実装領域を囲んで位置した周辺領域と、前記実装領域と前記周辺領域との間に位置した空隙部と、を有する第１基板と、前記第１基板の前記周辺領域に位置するとともに前記第１基板の外縁と重なって位置した、前記実装領域の少なくとも一部を囲む枠状の第２基板と、前記第２基板の上面において前記第２基板の内縁から外縁にかけて位置した、信号線路と、前記第１基板の下面から前記第１基板の上面にかけて前記第１基板の外側面に位置するとともに、前記第２基板の外縁よりも内側に位置した溝部と、前記第２基板の内部に位置した、前記信号線路と接続された貫通導体と、前記溝部の内面に位置しているとともに、前記貫通導体と電気的に接続された側面導体と、を備えている。
本発明の一実施形態に係る半導体装置は、上述した半導体素子実装用基板と、半導体素子とを備えている。半導体素子は、実装領域に実装された、信号線路と電気的に接続されている。
本発明の一実施形態に係る半導体装置の斜視図である。 本発明の一実施形態係る半導体素子実装用基板の斜視図であって、図２Ａは、上面からの斜視図であり、図２Ｂは下面からの斜視図である。 図２Ａに示した本発明の一実施形態に係る半導体素子実装用基板のＰ１領域の拡大図である。 本発明の一実施形態に係る半導体素子実装用基板の平面図である。 本発明の他の実施形態に係る半導体素子実装用基板の斜視図であって、図５Ａは、上面からの斜視図であり、図５Ｂは下面からの斜視図である。 図４に示した本発明の実施形態に係る半導体素子実装用基板のＡ－Ａ線での断面図であって、図６Ａは本発明の一実施形態に係る半導体素子実装用基板の断面図であり、図６Ｂは本発明の他の実施形態に係る半導体素子実装用基板の断面図である。 本発明の他の実施形態に係る半導体素子実装用基板の斜視図であって、図７Ａは、上面からの斜視図であり、図７Ｂは下面からの斜視図である。 本発明の他の実施形態に係る半導体素子実装用基板の斜視図であって、図８Ａは、上面からの斜視図であり、図８Ｂは下面からの斜視図である。 本発明の他の実施形態に係る半導体素子実装用基板のうち、導体部分のみを示した分解斜視図であって、図９Ａは、第３基板の上面の金属層であり、図９Ｂは、第２基板の上面の信号線路および接地導体層であり、図９Ｃは、第１基板の上面の第１接地導体層および電極であり、図９Ｄは、第１基板の下面の金属層である。 図９Ｃに示した第１基板の上面の第１接地導体層および電極のＰ２領域の拡大図である。 本発明の一実施形態に係る半導体装置の分解斜視図である。 本発明の一実施形態に係る半導体装置を実装する実装基板の分解斜視図である。 本発明の他の実施形態に係る半導体装置であって、図１３Ａは、半導体装置の平面図であり、図１３Ｂは、実装基板の平面図、図１３Ｃは、実装基板の２層目の平面図、図１３Ｄは、実装基板の平面透視図である。 本発明の他の実施形態に係る半導体装置の分解斜視図である。
以下、本発明の実施形態に係る半導体素子実装用基板１について、図面に基づき詳細に説明する。なお、以降の図において同一の構成については同一の参照符号を用いて説明する。
＜半導体素子実装用基板の構成＞
図１は、本発明の一実施形態に係る半導体装置２０の斜視図であり、図２は本発明の一実施形態係る半導体素子実装用基板１の斜視図であって、図２Ａは、上面からの斜視図であり、図２Ｂは下面からの斜視図である。また、図３は図２Ａに示した本発明の一実施形態に係る半導体素子実装用基板のＰ１領域の拡大図である。図４は本発明の一実施形態に係る半導体素子実装用基板１の平面図である。図５は本発明の他の実施形態に係る半導体素子実装用基板１の斜視図であって、図５Ａは、上面からの斜視図であり、図５Ｂは下面からの斜視図である。図６は図４に示した本発明の実施形態に係る半導体素子実装用基板１のＡ－Ａ線での断面図であって、図６Ａは本発明の一実施形態に係る半導体素子実装用基板１の断面図であり、図６Ｂは本発明の他の実施形態に係る半導体素子実装用基板１の断面図である。これらの図において、半導体装置２０および半導体素子実装用基板１は、第１基板１０１、第２基板１０２、信号線路２、溝部３、貫通導体４および側面導体５を備えている。
また、本発明の他の実施形態として、図７～図９に示すように、半導体素子実装用基板１は、第３基板１０３をさらに備えていてもよい。図７は本発明の他の実施形態に係る半導体素子実装用基板１の斜視図であって、図７Ａは、上面からの斜視図であり、図７Ｂは下面からの斜視図である。図８は本発明の他の実施形態に係る半導体素子実装用基板１の斜視図であって、図８Ａは、上面からの斜視図であり、図８Ｂは下面からの斜視図である。そして、図９は本発明の他の実施形態に係る半導体素子実装用基板１のうち、導体部分のみを示した分解斜視図であって、図９Ａは、第３基板１０３の上面の金属層３５であり、図９Ｂは、第２基板１０２の上面の信号線路２および第２接地導体層８であり、図９Ｃは、第１基板１０１の上面の第１接地導体層７、貫通導体４および電極６であり、図９Ｄは、第１基板１０１の下面の金属層３４および側面導体５である。また、図１０は図９Ｃに示した第１基板の上面の第１接地導体層７、貫通導体４および電極６のＰ２領域の拡大図である。
半導体素子実装用基板１は、第１基板１０１および第２基板１０２を有している。第１基板１０１の上面には、半導体素子１１を実装する実装領域ａと実装領域ａを取り囲んだ周辺領域ｂとを有している。第１基板１０１は、たとえばアルミナ（Ａｌ２Ｏ３）質焼結体（アルミナセラミックス）等のセラミックスから成る。
第２基板１０２は、第１基板１０１の周辺領域ｂに位置している。このとき、半導体素子実装用基板１の平面視において、第２基板１０２の外縁は、第１基板１０１の外縁と重なっている。また、第２基板１０２は、実装領域ａを取り囲んだ枠状である。第２基板１０２は、第１基板１０１と同様に、たとえばアルミナ（Ａｌ２Ｏ３）質焼結体（アルミナセラミックス）等のセラミックスから成る。
また、第２基板１０２の上面に、信号線路２を備えている。信号線路２は、第２基板１０２の内縁側の一方の端部から外縁側の他方の端部に向かって形成され、たとえば、鉄、銅、ニッケル、金、クロム、コバルト、モリブデン、マンガンまたはタングステン等から成る。または、これらの材料の合金から成る。信号線路２は、半導体素子１１と接続される。
また、第１基板１０１の側面には、第１基板１０１の下面から上面にかけて形成された溝部３と、溝部３の内面に形成されるとともに、信号線路２、後述する電極６および貫通導体４と接続された側面導体５と、を有している。溝部３は、半導体素子実装用基板１の平面視において、第２基板１０２の外縁よりも内側に位置している。側面導体５は、たとえば、鉄、銅、ニッケル、金、クロム、コバルト、モリブデン、マンガンまたはタングステン等から成る。または、これらの材料の合金から成る。
また、第２基板１０２の内部には、信号線路２と電気的に接続された、第２基板１０２の上面から下面にかけて貫通する貫通導体４が設けられる。貫通導体４は、さらに、第１基板１０１の上面で溝部３の上端部の周囲に設けられる電極６を介して側面導体５と電気的に接続される。貫通導体４は、信号線路２の他方の端部と重なる位置にあり、電気的に接続される。この場合には、高周波の電気信号をより確実に貫通導体４から信号線路２に伝送させることができるとともに、伝送される高周波の電気信号の伝送損失や反射損失を低減させることができる。
溝部３は、平面視において、第２基板１０２の外縁よりも内側に位置している。つまり、溝部３がある箇所において、第２基板１０２が出っ張った状態になる。このため、溝部３に形成された側面導体５は、電気的な導通を良好に維持した状態とすることができる。つまり、外部からの影響によって、導体に傷がついたり、損傷したり、ショートするおそれを低減させることができる。
また、平面視において、第２基板１０２の外縁は、第１基板１０１の外縁よりも外側に位置していてもよい。このことによって、溝部３の上面にある第２基板１０２は、より外側に出っ張っていることになる。つまり、溝部３に形成された側面導体５は、外部からの影響を受けにくく、電気的な導通を良好に維持した状態とすることができる。外部からの影響によって、導体に傷がついたり、損傷したり、ショートするおそれをより低減させることができる。
さらに、図６および図１０に示すように、半導体素子実装基板１は、第１基板１０１の上面、もしくは第２基板１０２の下面であって、第１基板１０１と第２基板１０２の間に位置し、側面導体５と電気的に接続された電極６と、電極６と間をあけて位置した、第１接地導体層７とをさらに有している。つまり、電極６および第１接地導体層７は、半導体素子実装基板１の内部に位置した信号導体層および接地導体層である。このような構成によって、半導体素子実装用基板１の内部において、電極６が第１接地導体層７によって取り囲まれるように位置することによって、側面導体５および電極６における特性インピーダンスを低減することができる。さらに、電極６を介した、側面導体５から貫通導体４に至る信号伝送部分に生じる電界が意図しない範囲に広がる可能性を抑制することができ、電極６と第１接地導体層７との間に結合させることができる。このことによって、この信
号伝送部分の電界分布の拡がりを抑制することができる。また、高周波の電気信号が電極６と第１接地導体層７との間で電界結合しながら伝送することができる。また、信号伝送部分における特性インピーダンスを安定化させることができる。
すなわち、半導体素子実装用基板１は、信号伝送部分が接地電位部分に取り囲まれる構成となり、信号伝送部分の電界分布の拡がりを抑制できる。このことから、半導体素子実装用基板１の信号伝送部分における特性インピーダンスの変動を抑制することができる。また、周波数特性を向上させることができる、高性能な半導体素子実装用基板１および半導体装置２０を提供することが可能となる。
さらに、はんだ等の導電性の接合材を介して側面導体５を外部の実装基板に電気的に接続する際に、接合材によるメニスカスが溝部３の内面の下端に形成される。このような構成であることによって、側面導体５は、外部の実装基板と電気的に安定して接続される。つまり、半導体素子実装用基板１は、信号伝送部分における特性インピーダンスの変動を抑制することができ、周波数特性を向上させることができる。
また、半導体素子実装用基板１は、第２基板１０２の上面に、信号線路２を挟むようにして、第２接地導体層８をさらに備えていてもよい。このような構成によって、第２基板１０２の上面において、信号伝送部分が接地電位部分に挟まれる、いわゆるコプレーナ線路の構成とすることができる。この結果、半導体素子実装用基板１の信号伝送部分における周波数特性をさらに向上させることができる。さらに、第１基板１０１と第２基板１０２の間に位置し、電極６と間をあけて位置した第１接地導体層７が信号線路２および第２接地導体層８と重なる箇所に設けられる。この場合には、いわゆるグランド付きコプレーナ線路の構成となり、半導体素子実装用基板１の信号伝送部分における周波数特性をさらに向上させることができる。
また、図６および図１０に示すように、電極６は、第１基板１０１の上面、もしくは第２基板１０２の下面に側面導体５が延びる方向と直交する方向で、溝部３の上端部（第２基板１０２側の端部）の周囲に設けられ、側面導体５に電気的に接続される。このとき、下面視において電極６の外縁は、側面導体５の外縁よりも半導体素子実装用基板１の内側に位置している。つまり、電極６は、下面視において、第２基板１０２の下面に露出しない。電極６が第２基板１０２の下面に露出していない場合には、半導体装置２０をはんだ等の導電性の接合材を介して実装基板に電気的に接続する際に、接合材が側面導体５を介して電極６に濡れ広がることを低減させることができる。その結果、第２基板１０２と接合材との熱膨張係数差に起因して生じる応力を低減できる。また、接合材の濡れ広がり方によって特性インピーダンスが不安定に変動する可能性を低減することができる。その結果、信号伝送部分となる側面導体５および電極６における周波数特性をさらに良好に維持することができる。
また、電極６は、図１０に示すように、溝部３と反対方向に突出するように内層の接続端子である第２接続端子２８が設けられ、第２接続端子２８の第２基板１０２側の面に貫通導体４が接続される。これにより、電極６は、第２接続端子２８および貫通導体４を介して信号線路２に電気的に接続される。その結果、半導体素子実装用基板１は、電極６および第２接続端子２８と第１接地導体層７との間に生じる静電容量が大きくなる。また、特性インピーダンスが小さくなることを緩和することができる。よって、電極６および第２接続端子２８による信号伝送部分の特性インピーダンスを所望の値にすることが容易となり、半導体素子実装用基板１の小型化を実現できる。また、信号伝送部分における周波数特性をさらに向上させることができる。
第２接続端子２８は、平面視において、電極６の外縁の中央部から溝部３と反対方向に
直線状に設けられ、第２基板１０２側の面に貫通導体４が接続される。その結果、半導体素子実装用基板１は、電極６および第２接続端子２８による信号伝送部分の長さを短くすることができ、信号伝送部分における周波数特性をさらに向上させることができる。
また、半導体素子実装用基板１は、第１基板１０１の側面から第２基板１０２の側面にかけて、溝部３を挟むようにして形成された側面接地導体３１をさらに備えている。このような構成によって、側面においても、信号伝送部分が接地電位部分に挟まれる構成となり、半導体素子実装用基板１の信号伝送部分に生じる電界分布の不要かつ不安定な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板１の周波数特性をさらに向上させることができる。また、側面接地導体３１は、第１基板１０１の側面から第２基板１０２の側面にかけて、溝部３を挟むように連続して設けられてもよい。これにより、半導体素子実装用基板１は、側面接地導体３１の電位を安定化させることができる。さらに、側面接地導体３１は、平面視において、第１基板１０１の側面に設けられる側面接地導体３１と、第２基板１０２の側面に設けられる側面接地導体３１とが重なるように設けられてもよい。この結果、半導体素子実装用基板１は、半導体素子実装用基板１の信号伝送部分に生じる電界分布の不要かつ不安定な拡がりと特性インピーダンスの変動をより安定して抑制することができる。
また、図１０に示すように、電極６は平面視したときの外形状が略半円形状である。このような構成によって、半導体素子実装用基板１の製造工程において、電極６を容易に設けることができるとともに、電極６の外形部分に応力が局所的に生じる可能性を低減できる。さらに、半導体素子実装用基板１は、電極６の外形部分における電界分布の拡がりが偏ることを抑制することができる。この結果、半導体素子実装用基板１は、電極６の外形部分に生じる応力によって電極６が剥がれたり、第１基板１０１や第２基板１０２にクラックが生じたりするおそれを低減できるとともに、信号伝送部分の周波数特性をさらに向上させることができる。また、下面の信号電極３３は、平面視したときの外形状が略半円形状である。このような構成によって、上述と同様の作用効果により、半導体素子１１と外部の実装基板との間の電気的な接続を安定させることができ、周波数特性を改善することができる。また、下面の信号電極３３を介して半導体装置２０を外部の実装基板にはんだ等の接続部材で実装する際に、下面の信号電極３３および接続部材の周辺に生じる応力が一部に集中することを低減することができる。
また、実装領域ａを取り囲む第２基板１０２の周縁の内壁に、半導体素子実装用基板１の平面視にて信号線路２を間に挟むように内面溝３２が設けられていてもよく、この内面溝３２の内面にも接地電位となる内面接地導体が形成されている。その結果、このような構成である半導体素子実装用基板１は、信号線路２の実装領域ａ側の端部における電界分布の不要かつ不安定な拡がりと特性インピーダンスの変動を抑制することができ、半導体素子実装用基板１の周波数特性をさらに向上させることができる。
また、図５Ｂ、図６Ｂおよび図８Ｂに示すように、本発明の他の実施形態に係る半導体素子実装用基板１には、第１基板１０１の一部であって、平面視で実装領域ａを取り囲むように、第１接地導体層７よりも下面の信号電極３３側（に、空隙部３０が設けられていてもよい。半導体素子実装用基板１または半導体装置２０の製造工程や、半導体装置２０を作動させる際の半導体素子１１の発熱によって半導体素子実装用基板１内に温度変化や温度勾配が発生する。この結果、半導体素子実装用基板１や半導体素子１１の熱膨張や熱収縮に起因した応力が生じる場合がある。このような場合であっても、空隙部３０存在することによって半導体素子実装用基板１に生じる応力を緩和することができるので、半導体素子実装用基板１の破損やクラックの発生を抑制することが可能となる。また、基板２の変形や反りに伴って生じる実装領域ａの変形や反りを抑制することができるため、半導体素子１１を実装領域ａに安定して実装することができる。また、実装領域ａの変形や反
りに伴って生じる半導体素子１１の破損を抑制することができる。
さらに、半導体素子実装用基板１の小型化において、側面導体５、下面の信号電極３３および電極６と第１接地導体層７との間隔が狭くなり、信号伝送部分と接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなることを、空隙部３０が存在することによって緩和することができる。よって、信号伝送部分の特性インピーダンスを所望の値にすることが容易となり、半導体素子実装用基板１の小型化を実現できるとともに、信号伝送部分における周波数特性をさらに向上させることができる。
また、半導体素子実装用基板１は実装領域ａが金属材料であってもよい。このとき実装領域ａは、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。また、実装領域ａは第１接地導体層７とはんだやろう材等の導電性の接合材で電気的に接続されている。このような構成によって、半導体素子実装用基板１の放熱性が向上するとともに実装領域ａ、第１接地導体層７、接地導体２２、側面接地導体３１が外部の実装基板に設けられる後述するグランド層２５に実装領域ａを介して接続され、それぞれの接地電位が安定する。また、半導体素子実装用基板１の接地電位となる実装領域ａと外部の実装基板に設けられる接地導体との接合面積を大きくすることができることから、実装領域ａを含む半導体素子実装用基板１の接地電位がさらに安定する。
この結果、半導体素子実装用基板１の信号伝送部分における周波数特性をさらに向上させることができる。さらに、半導体素子実装用基板１には、第１基板１０１に空隙部３０が設けられていると、前述と同様の作用効果によって半導体素子実装用基板１の破損やクラックの発生、さらに、半導体素子１１の破損を抑制することが可能となる。また、半導体素子実装用基板１の信号伝送部分における周波数特性をさらに向上させることができる。
また、溝部３は、平面視において、例えば半楕円形状または円形状である。また、溝部３が曲線部を有している。半導体素子実装用基板１または半導体装置２０の製造工程や、半導体装置２０を作動させる際の半導体素子１１の発熱によって半導体素子実装用基板１内に温度変化や温度勾配が発生する。これによって、半導体素子実装用基板１の熱膨張や熱収縮に起因した応力が生じる場合がある。このような場合にも、溝部３が曲線部を有していることによって、溝部３の局所に応力が集中することを抑制することができ、第１基板１０１、側面導体５、電極６、下面の信号電極３３および側面接地導体３１の破損やクラックの発生を抑制することが可能となる。また、溝部３は、平面視において、電極６の外形状と同じである。これにより、半導体素子実装用基板１は、上述と同様の作用効果によって溝部３および電極６の局所に応力が集中することを抑制することができる。
また、図３に示すように、側面視において第１基板１０１および第２基板１０２の側面に凹部１０をさらに備えていてもよい。凹部１０は、溝部３の両側に、溝部３と間をあけて、第１基板１０１の下面から第２基板１０２の上面にかけて設けられている。この凹部１０は、内周面に側面接地導体３１が設けられているのがよい。このことによって、接地導体となる側面接地導体３１の面積を大きくすることができることから、半導体素子実装用基板１の接地電位をより安定させることができる。また、側面導体５の周囲に生じる電界分布の不要かつ不安定な拡がりと特性インピーダンスの変動をより安定して抑制することができる。
また、図７～図９に示すように、半導体素子実装用基板１は、第２基板１０２の上面に第３基板１０３をさらに備えている。第３基板１０３は、例えば第１基板１０１および第２基板１０２を構成する材料と同じであり、平面視で外周の形状が同じである。例えば、
第３基板１０３は、側面に、平面視において溝部３と重なる位置に切欠き部９、第２の凹部１２を有しており、切欠き部９の内面には接地導体が設けられておらず、第２の凹部１２の内面には側面接地導体３１が連続して設けられている。第３基板１０３は、内面に接地導体が設けられていない切欠き部９が設けられていることにより、半導体素子実装用基板１の小型化において、信号線路２と接地導体２２との間隔が狭くなる。このことによって、信号伝送部分と接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなることを、切欠き部９が存在することによって緩和することができる。また、切欠き部９は、平面視において、外形が溝部３より大きくなる。これにより、半導体素子実装用基板１は、溝部３と切欠き部９との間に位置する第２基板１０２に応力が集中することを抑制できる。このことから、第２基板１０２にクラックや割れが生じる可能性を低減することができる。さらに、平面視において、凹部１０と第２の凹部１２の形状を同じにするのがよい。その結果、凹部１０と第２の凹部１２との間に生じる応力が凹部１０と第２の凹部１２との界面において局所的に集中することを抑制できる。また、半導体素子実装用基板１の信号伝送部分となる側面導体５の周囲に生じる電界分布の不要かつ不安定な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板１は、信号伝送部分の周波数特性をさらに向上させることができる。
図９に示すように、第１基板１０１の下面には下面の金属層３４、第３基板１０３の上面には、上面の金属層３５が形成されていてもよい。下面に金属層３４があることによって、実装基板との電気的な接続がしやすくなる。また、金属層３４を介した半導体素子実装用基板１の放熱性が向上する。また、上面の金属層３５があることによって、信号線路２に高周波の電気信号が伝送する際に生じる電界が上面の金属層３５に結合されることにより、信号線路２の周囲における不要かつ不安定な電界分布の拡がりを抑制することができる。その結果、半導体素子実装用基板１は、信号伝送部分の周波数特性をさらに向上させることができる。
半導体素子実装用基板１または半導体装置２０の製造工程や、半導体装置２０を作動させる際の半導体素子１１の発熱によって熱応力が生じる。このとき、溝部３および凹部１０と切欠き部９および第２の凹部１２の形状が同じであれば、上記のとおり溝部３および凹部１０と切欠き部９および第２の凹部１２との接合界面に局所的に集中することを抑制することができる。さらに、第３基板１０３は、第２の凹部１２が設けられているとともに内面に側面接地導体３１が設けられている。このことにより、信号線路２の溝部３側の端部における電界分布の不要かつ不安定な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板１の周波数特性をさらに向上させることができる。
＜半導体装置の構成＞
図１１は、発明の一実施形態に係る半導体装置２０の分解斜視図である。半導体装置２０を組み立てる場合、基板２の実装領域ａに半導体素子１１を載置して基板２に接着剤等を介して接着固定し、半導体素子１１と信号線路２とをボンディングワイヤ等を介して電気的に接続する。このようにして、半導体素子実装用基板１に半導体素子１１を実装することによって製品としての半導体装置２０が完成する。
半導体装置２０の他の実施形態として、図１２～図１４に基づいて説明する。図１２は、本発明の一実施形態に係る半導体装置２０を実装する実装基板２１の分解斜視図であり、図１３は本発明の他の実施形態に係る半導体装置２０であって、図１３Ａは、半導体装置２０の平面図であり、図１３Ｂは、実装基板２１の平面図、図１３Ｃは、実装基板の２層目の平面図、図１３Ｄは、実装基板２１の平面透視図である。また、図１４は本発明の他の実施形態に係る半導体装置２０の分解斜視図である。
実装基板２１は、例えば複数の絶縁層で構成されており、上層の上面には、はんだ等の導電性の接合材を介して側面導体５および下面の信号電極３３が電気的に接続されるとともに高周波の電気信号が伝送される、銅箔等の金属材料から成る信号導体２６および接続端子２７が設けられる。さらに、実装基板２１は、上層の上面に信号導体２６を間に挟み、接続端子２７を取り囲むように、所定の間隔が設けられた銅箔等の金属材料から成り、接地電位となるグランド層２５が形成されている。
このグランド層２５と、半導体素子実装用基板１の下面に設けられた金属層３４や側面接地導体３１、金属材料からなる実装領域ａの下面とが、はんだ等の接合材を介して接合される。実装基板２１は、上面に前述の接続端子２７、信号導体２６およびグランド層２５が設けられることにより、平面伝送線路の１つである、いわゆる、コプレーナ線路が構成される。グランド層２５は、平面視において、電極６および下面の信号電極３３と重なる位置に設けられず、さらに、信号線路２の信号伝送方向、すなわち、信号線路２から半導体素子１１の方向と直交する方向において、信号線路２と重なる位置に設けられていない。
また、実装基板２１は、内層に接地導体２２が形成されている。接地導体２２は、接地導体２２が形成される形成領域２３および接地導体２２が形成されない非形成領域２４を有している。接地導体層の非形成領域２４は、平面視において、少なくとも下面の信号電極３３および接続端子２７と重なる位置に設けられない。このことによって、半導体装置２０を実装基板２１に実装した際に、所望の特性インピーダンスの範囲に調整し難くなることを緩和することができる。なぜならば、下面の信号電極３３と接続端子２７とを電気的に接続するはんだ等の導電性の接合材や、この接合材によって側面導体５の側面に形成されるメニスカスにより、信号導体２６と側面導体５との間の信号伝送部分において、接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなるためである。
また、非形成領域２４は、平面視において、信号線路２の信号伝送方向、すなわち、信号線路２から半導体素子１１の方向と直交する方向において、側面導体５を間に挟む一対の側面接地導体３１よりも内側（側面導体５側）に設けられることがよい。これにより、信号導体２６と側面導体５との間の信号伝送部分における電界分布の不要かつ不安定な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板１は、信号伝送部分の周波数特性をさらに向上させることができる。
以上に説明した、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更等が可能である。
１ 半導体素子実装用基板
１０１ 第１基板
１０２ 第２基板
１０３ 第３基板
ａ 実装領域
ｂ 周辺領域
２ 信号線路
３ 溝部
４ 貫通導体
５ 側面導体
６ 電極
７ 第１接地導体層
８ 第２接地導体層
９ 切欠き部
１０ 凹部
１１ 半導体素子
１２ 第２の凹部
２０ 半導体装置
２１ 実装基板
２２ 接地導体
２３ 形成領域
２４ 非形成領域
２５ グランド層
２６ 信号導体
２７ 接続端子
２８ 第２接続端子
３０ 空隙部
３１ 側面接地導体
３２ 内面溝
３３ 下面の信号電極
３４ 下面の金属層
３５ 上面の金属層

Claims (10)

  1. 上面と、下面と、側面と、前記上面に位置する半導体素子を実装する実装領域と、前記実装領域を囲んで位置した周辺領域と、前記実装領域と前記周辺領域との間に位置した空隙部と、を有する第１基板と、
    前記第１基板の前記周辺領域に位置するとともに前記第１基板の外縁と重なって位置した、前記実装領域の少なくとも一部を囲む枠状の第２基板と、
    前記第２基板の上面において前記第２基板の内縁から外縁にかけて位置した、信号線路と、
    前記第１基板の下面から前記第１基板の上面にかけて前記第１基板の外側面に位置するとともに、前記第２基板の外縁よりも内側に位置した溝部と、
    前記第２基板の内部に位置した、前記信号線路と接続された貫通導体と、
    前記溝部の内面に位置しているとともに、前記貫通導体と電気的に接続された側面導体と、を備えていることを特徴とする半導体素子実装用基板。
  2. 前記第２基板は、前記空隙部および前記実装領域の上面にも位置していることを特徴とする請求項１に記載の半導体素子実装用基板。
  3. 前記第１基板の上面と前記第２基板の下面との間に、前記貫通導体と離れて位置した、第１接地導体層をさらに備えていることを特徴とする請求項１または請求項２に記載の半導体素子実装用基板。
  4. 下面視または平面透視において、前記第１接地導体層は、前記空隙部と重なって位置していることを特徴とする請求項３に記載の半導体素子実装用基板。
  5. 平面視において、前記空隙部は、前記実装領域の全周を囲んでいることを特徴とする請求項１～４のいずれか１項に記載の半導体素子実装用基板。
  6. 断面視において、前記実装領域の下端は、前記周辺領域の下端よりも上方に位置したことを特徴とする請求項１～５のいずれか１項に記載の半導体素子実装用基板。
  7. 前記第１基板の前記実装領域の部分は、金属材料であり、前記第１基板の前記周辺領域の部分は、セラミック材料であることを特徴とする請求項１～６のいずれか１項に記載の半導体素子実装用基板。
  8. 側面視において、前記第１基板および前記第２基板の側面であって、前記溝部の両側に、前記溝部と間をあけて位置した、凹部をさらに備えていることを特徴とする請求項１～７のいずれか１項に記載の半導体素子実装用基板。
  9. 請求項１乃至請求項８のいずれか１つに記載の半導体素子実装用基板と、
    前記実装領域に実装された、前記信号線路と電気的に接続された半導体素子とを備えていることを特徴とする半導体装置。
  10. 前記第１基板の下面であって、前記第１基板の下面と接合された実装基板をさらに備えており、
    前記実装基板は内部に接地導体の形成領域および接地導体の非形成領域を有しているとともに、前記接地導体の非形成領域は、前記側面導体と重なっていることを特徴とする請求項９に記載の半導体装置。
JP2021038490A 2016-07-28 2021-03-10 半導体素子実装用基板および半導体装置 Active JP7049500B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016148006 2016-07-28
JP2016148006 2016-07-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018529863A Division JP6853252B2 (ja) 2016-07-28 2017-07-24 半導体素子実装用基板および半導体装置

Publications (3)

Publication Number Publication Date
JP2021101475A JP2021101475A (ja) 2021-07-08
JP2021101475A5 JP2021101475A5 (ja) 2021-12-23
JP7049500B2 true JP7049500B2 (ja) 2022-04-06

Family

ID=61017333

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018529863A Active JP6853252B2 (ja) 2016-07-28 2017-07-24 半導体素子実装用基板および半導体装置
JP2021038490A Active JP7049500B2 (ja) 2016-07-28 2021-03-10 半導体素子実装用基板および半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018529863A Active JP6853252B2 (ja) 2016-07-28 2017-07-24 半導体素子実装用基板および半導体装置

Country Status (5)

Country Link
US (1) US10777493B2 (ja)
EP (1) EP3493252B1 (ja)
JP (2) JP6853252B2 (ja)
CN (1) CN109478537B (ja)
WO (1) WO2018021209A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107025B1 (ko) * 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP7237609B2 (ja) * 2019-01-28 2023-03-13 京セラ株式会社 電子部品用パッケージおよび電子装置
JP7286389B2 (ja) * 2019-04-15 2023-06-05 キヤノン株式会社 無線通信装置、無線通信システムおよび通信方法
TWI771610B (zh) * 2019-09-02 2022-07-21 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法
WO2023054419A1 (ja) 2021-09-30 2023-04-06 京セラ株式会社 半導体素子実装用基板及び半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243877A (ja) 1999-02-24 2000-09-08 Nec Corp 半導体装置用パッケージとその実装構造
JP2004200243A (ja) 2002-12-16 2004-07-15 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005129818A (ja) 2003-10-27 2005-05-19 Kyocera Corp 配線基板及びその実装構造
JP2009266905A (ja) 2008-04-23 2009-11-12 Panasonic Corp 半導体装置
WO2012165434A1 (ja) 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253260A (ja) * 1988-03-31 1989-10-09 Nec Corp 半導体装置
JPH05218653A (ja) * 1992-01-31 1993-08-27 Sumitomo Metal Ind Ltd セラミック多層回路基板
JP3296160B2 (ja) * 1995-10-24 2002-06-24 富士通株式会社 表示ユニット
JP3457802B2 (ja) * 1996-04-26 2003-10-20 京セラ株式会社 高周波用半導体装置
JPH09232351A (ja) * 1996-02-23 1997-09-05 Fujitsu Ltd 電子素子用パッケージ
JP4131524B2 (ja) * 1997-09-18 2008-08-13 シチズン電子株式会社 表面実装型フォトカプラ
JP3570887B2 (ja) * 1998-04-28 2004-09-29 京セラ株式会社 高周波用配線基板
JP2001223286A (ja) 2000-02-10 2001-08-17 New Japan Radio Co Ltd リードレスチップキャリア用基板及びリードレスチップキャリア
JP2002190540A (ja) * 2000-12-20 2002-07-05 Kyocera Corp 半導体素子収納用パッケージ
JP2003068921A (ja) * 2001-08-22 2003-03-07 Toyo Commun Equip Co Ltd 表面実装型電子部品
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP3911473B2 (ja) * 2002-11-26 2007-05-09 京セラ株式会社 半導体装置搭載基板
JP4199019B2 (ja) * 2003-02-17 2008-12-17 アルプス電気株式会社 表面実装型回路モジュール
CN100390818C (zh) * 2003-07-03 2008-05-28 株式会社瑞萨科技 多功能卡装置
JP4511336B2 (ja) * 2004-12-24 2010-07-28 京セラ株式会社 多数個取り配線基板および電子装置の製造方法
US8354688B2 (en) * 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US20100270668A1 (en) * 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
JP5791283B2 (ja) 2011-01-28 2015-10-07 京セラ株式会社 電子部品収納用パッケージ、およびそれを備えた電子装置
CN104103747A (zh) * 2013-04-03 2014-10-15 光宝电子(广州)有限公司 发光二极管封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243877A (ja) 1999-02-24 2000-09-08 Nec Corp 半導体装置用パッケージとその実装構造
JP2004200243A (ja) 2002-12-16 2004-07-15 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005129818A (ja) 2003-10-27 2005-05-19 Kyocera Corp 配線基板及びその実装構造
JP2009266905A (ja) 2008-04-23 2009-11-12 Panasonic Corp 半導体装置
WO2012165434A1 (ja) 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置

Also Published As

Publication number Publication date
EP3493252A1 (en) 2019-06-05
CN109478537A (zh) 2019-03-15
EP3493252A4 (en) 2020-04-15
EP3493252B1 (en) 2022-10-26
JPWO2018021209A1 (ja) 2019-05-09
CN109478537B (zh) 2022-08-19
JP2021101475A (ja) 2021-07-08
US20190221507A1 (en) 2019-07-18
US10777493B2 (en) 2020-09-15
WO2018021209A1 (ja) 2018-02-01
JP6853252B2 (ja) 2021-03-31

Similar Documents

Publication Publication Date Title
JP7049500B2 (ja) 半導体素子実装用基板および半導体装置
WO2018003332A1 (ja) 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
EP2738798B1 (en) Package for accommodating semiconductor element, semiconductor device provided with same, and electronic device
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP6951535B2 (ja) 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JPWO2020111257A1 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP6673764B2 (ja) 半導体素子実装用基板および半導体装置
WO2015012405A1 (ja) 素子収納用パッケージおよび実装構造体
JP4969490B2 (ja) 基板保持部材及びパッケージ、並びに電子装置
JP5261104B2 (ja) 回路基板および電子装置
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
JP6282944B2 (ja) 配線基板およびこれを用いた高周波装置
JP6591912B2 (ja) 半導体素子パッケージおよび半導体装置
WO2023054419A1 (ja) 半導体素子実装用基板及び半導体装置
CN118043959A (en) Semiconductor element mounting substrate and semiconductor device
JP6408661B2 (ja) Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
JP2001177012A (ja) 高周波用配線基板
JP2002222885A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220325

R150 Certificate of patent or registration of utility model

Ref document number: 7049500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150