JP3911473B2 - 半導体装置搭載基板 - Google Patents
半導体装置搭載基板 Download PDFInfo
- Publication number
- JP3911473B2 JP3911473B2 JP2002342882A JP2002342882A JP3911473B2 JP 3911473 B2 JP3911473 B2 JP 3911473B2 JP 2002342882 A JP2002342882 A JP 2002342882A JP 2002342882 A JP2002342882 A JP 2002342882A JP 3911473 B2 JP3911473 B2 JP 3911473B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor element
- insulating base
- auxiliary
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ，ＬＳＩ等の半導体素子を搭載し収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、ＩＣ，ＬＳＩ等の半導体素子を搭載し収納するための半導体素子収納用パッケージ（以下、パッケージともいう）の３つの例を図４〜図９に示す。図６，図７に示すように、絶縁基体21は、複数の絶縁層が積層されて成る積層体を絶縁基体21の寸法に合わせて切断し個々に分割した後、焼成することで形成されており、その際絶縁基体21の側面に導体ペーストを塗布することで側面導体26を形成し、この側面導体26と側面導体26を形成する際に絶縁基体21下面に被着した導体とを含めて外部電極27として形成していた。
【０００３】
また、図８，図９に示すように、絶縁基体31は、複数の絶縁層が積層されて成る積層体の側面に切欠き部35を形成し、切欠き部35の内面に導体ペーストを塗布することで側面導体36を形成し、この側面導体36と側面導体36形成時に積層体の下面に被着した導体とを含めて外部電極37として形成するとともに、これを絶縁基体31の寸法に合わせて切断し個々に分割した後、焼成することで形成していた。
【０００４】
しかしながら、図６，図７の絶縁基体21の外部電極27は導体ペーストを塗布して形成されるため、その形状は一定でなく、その寸法も所望のものより大きくなる場合がある。このため、隣接する外部電極27同士の短絡等の危険性が増加し、側面導体26を絶縁基体21の上面にまで形成して上面に半導体素子を直接搭載する際に、絶縁基体21に半導体素子を実装する場合に半導体素子を実装できる面積が制限されたり、絶縁基体21を外部電気回路基板に接合する際の面積が制限されたりして、外部電極27の配置間隔を細かくすることが困難である。さらに、外部電極27を形成するために、絶縁基体21の側面に側面導体26を別々に塗布（個々に塗布）しなければならず、塗布作業に手間がかかり作業性が悪くなっていた。
【０００５】
また、図８，図９の絶縁基体31の外部電極37も、その形状は一定でなく、その寸法も所定のものより大きくなる場合があり、このため、隣接する外部電極37との短絡等の危険性が増加し、隣接する外部電極37同士の短絡等の危険性が増加し、側面導体36を絶縁基体31の上面にまで形成して上面に半導体素子を直接搭載する際に、絶縁基体31に半導体素子を実装する場合に半導体素子を実装できる面積が制限されたり、絶縁基体31を外部電気回路基板に接合する際の面積が制限されたりして、外部電極37の配置間隔を細かくすることが困難であった。
【０００６】
そこで、図４，図５に示すように、基体11の側面に切欠き部15を形成するとともに、切欠き部15の側面に、導体ペーストを充填した貫通孔を露出させて成る側面導体16を形成し、この側面導体16を外部電極17とすることで、外部電極17の配置間隔を細かくすることができるとともに、外部電極17を簡便に形成できる半導体素子収納用パッケージが考案されている（下記の特許文献１参照）。
【０００７】
【特許文献１】
特許第3223708号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特許文献１のパッケージにおいて、近年のパッケージの小型化、高密度配線化に伴い、絶縁基体11の外部電極17の配置間隔が小さくなるため、隣接する切欠き部15との間隔が小さくなり、絶縁基体11の強度の低下や隣接する外部電極17同士の短絡を有効に防止するためにも、切欠き部15は広領域に形成することができない。その結果、外部電気回路基板と外部電極17とを強固に接続することができないという問題点を有していた。
【０００９】
従って、本発明はかかる従来の問題点に鑑み完成されたものであり、その目的は、絶縁基体の外部電極を外部電気回路基板に強固に接合することができる半導体素子収納用パッケージを提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、絶縁基体の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部を備え、該切欠き部の前記底面に前記配線導体が延設された補助導体が形成されるとともに側面に前記補助導体と電気的に接続された側面導体が形成されており、該側面導体は、前記切欠き部の前記側面における露出幅が前記補助導体の前記切欠き部の前記底面における幅よりも小さく、該幅の内側で前記補助導体に電気的に接続されている半導体素子収納用パッケージと、
該半導体素子収納用パッケージに搭載された半導体素子と、
該半導体素子収納用パッケージの補助導体及び側面導体に、半田を介して接続される第２の配線導体を備えた外部回路基板と、を備え、
前記補助導体及び前記第２の配線導体が、前記半田の外表面のうちで最も内側に位置する部位よりも外側に張り出した部位を有する。
【００１１】
本発明の半導体素子収納用パッケージは、絶縁基体の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部を備え、切欠き部の底面に配線導体が延設された補助導体が形成されるとともに側面に補助導体と電気的に接続された側面導体が形成されており、側面導体は、切欠き部の側面における露出幅が補助導体の切欠き部の底面における幅よりも小さく、幅の内側で補助導体に電気的に接続されていることから、側面導体および補助導体からなる外部電極は、外部電気回路基板と半田等を介して接合する際に接合面積を広くすることができるとともに、鼓形状の良好な半田のメニスカスを形成することができ、その結果半導体素子収納用パッケージを外部電気回路基板に強固に接合することができる。
【００１２】
【発明の実施の形態】
本発明の半導体素子収納用パッケージを以下に詳細に説明する。図１は本発明のパッケージについて実施の形態の一例を示す断面図であり、図２は図１のパッケージの下面図であり、１は絶縁基体、５は切欠き部、６は側面導体を示す。
【００１３】
本発明のパッケージは、絶縁基体１の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部５を備え、切欠き部５の底面に配線導体が延設された補助導体８が形成されるとともに側面に補助導体８と電気的に接続された側面導体６が形成されており、側面導体６は、切欠き部５の側面における露出幅が補助導体８の切欠き部５の底面における幅よりも小さく、その幅の内側で補助導体８に電気的に接続されている。
【００１４】
本発明の絶縁基体１は焼結体（セラミックス），樹脂等の電気的な絶縁材料から成り、セラミックスからなる場合、酸化アルミニウム質焼結体、窒化アルミニウム質焼結等から成る略直方体や略四角平板状のものである。絶縁基体１が例えば酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿状となし、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形したセラミックグリーンシート（セラミック生シート）を得、しかる後、セラミックグリーンシート（以下、グリーンシートともいう）に適当な打ち抜き加工を施してこれを複数枚積層し、高温（約1600℃）で焼成することによって製作される。
【００１５】
また、絶縁基体１は、内部に配線導体４を備えるとともに、絶縁基体１の側面の下部の半部に上側に底面を有する切欠き部５を備えており、この切欠き部５の底面には補助導体８、側面には側面導体６が形成されており、配線導体４、側面導体６、補助導体８は電気的に接続されている。配線導体４、側面導体６、補助導体８は、ＷやＭｏ等の金属粉末のメタライズ層から成り、パッケージ上面に搭載する半導体素子２を外部に電気的に接続するための導電路であり、側面導体６および補助導体８は外部電気回路基板と接続する外部電極７として使用される。また、外部電気回路基板との接合を強固にするために、絶縁基体１下面において側面導体６の露出した部位に、ＷやＭｏ等の金属粉末から成る図示しない電極パッドを被着しても構わない。
【００１６】
配線導体４、補助導体８は、例えばＷやＭｏ等の高融点金属粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペーストを、グリーンシートに予めスクリーン印刷法等で所定パターンに印刷塗布しておくことによって、絶縁基体１の所定位置に被着形成される。
【００１７】
切欠き部５は、側面導体６となる略四角形状や略円形状の貫通孔に、ＷやＭｏ等の高融点金属粉末に適当な有機溶剤、溶媒を添加混合して得た導体ペーストをスクリーン印刷法等を用いて充填したグリーンシートを、打ち抜き金型等で打ち抜いて形成される。このとき、切欠き部５は、貫通孔に充填した導体ペーストの一部をグリーンシートの上下面に渡って導体ペーストが切り欠かれるように打ち抜くことで、切欠き部５となる貫通孔が形成し、この切欠き部５となる貫通孔の側面に露出した導体ペーストが側面導体６として形成される。また、切欠き部５はその横断面形状は略半円形等の凹んだ曲面がよいが、略半円形に限らず、略半長円形、略半楕円形等の形状であっても構わない。切欠き部５をこのような凹んだ曲面とすることによって、切欠き部５において鼓状等の半田等のメニスカスを形成することができ、接合強度を向上させることができる。
【００１８】
また、側面導体６は、図３のように貫通孔の内面に導体ペーストを塗布し、この貫通孔および導体ペーストの一部をグリーンシートの上下面に渡って貫通孔および導体ペーストとが切り欠かれるように打ち抜くことで、切欠き部５となる貫通孔を形成して、切欠き部５となる貫通孔の側面に形成することもできる。
【００１９】
そして、配線導体４および補助導体８を被着形成したグリーンシートと、切欠き部５および側面導体６が形成されたグリーンシートとを、配線導体４および補助導体８と側面導体６とが電気的に接続されるようにして複数枚積層することで、絶縁基体１となるグリーンシート積層体が形成される。これを絶縁基体１の寸法に合わせて、切断し分割した後、焼成することで絶縁基体１を形成することができる。
【００２０】
また、側面導体６の切欠き部５の側面における露出幅Ｗ１が、補助導体８の切欠き部５の底面における幅Ｗ２よりも小さく、幅Ｗ２の内側で補助導体８に電気的に接続されているようにする。これにより、側面導体６および補助導体８は外部電極７として形成され、外部電極７を外部電気回路基板の配線導体に半田等のロウ材を介して接続した際に、外部電極７において鼓状の良好なロウ材のメニスカスが形成される。その結果、パッケージを外部電気回路基板に強固に接合することができ、接合の信頼性が向上する。
【００２１】
また、外部電極７を外部電気回路基板の配線導体に接続した際に、半田等が絶縁基体１の外周に流出し、隣接する外部電極７同士が短絡するのを有効に防止したり、積層体を絶縁基体１の寸法に切断する際やパッケージを縦横に多数個配列した多数個取り基板から分割する際に、補助導体８やその上に被着しためっき層にバリ等が発生するのを防止するために、補助導体８は切欠き部５の底面の90％以下の面積で形成し、絶縁基体１の側面にまで導出されていないのが好ましい。
【００２２】
このようにして作製された絶縁基体１は、上面に半導体素子２が搭載され、半導体素子２の電極が半田や金から成るバンプ３等を介して電気的に接続される。そして、絶縁基体１の側面の下側の補助導体８および側面導体６から成る外部電極７が、半田等を介して外部電気回路基板の配線導体に接続されることで半導体素子２の電極と電気的に接続され、半導体素子２へ電力や駆動信号が供給されるとともに強固に接続することができる。
【００２３】
本発明のパッケージは、絶縁基体１上に半導体素子２を搭載し、絶縁基体１の上面の外周部にキャップ状の蓋体の下面の外周部を接合したり、絶縁基体１の上面の外周部にセラミックス等から成る枠体を接合しその枠体の上面に平板状の蓋体を接合することによって、半導体装置となる。また、絶縁基体１上の半導体素子２を樹脂でモールドして封止して半導体装置と成すこともできる。
【００２４】
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【００２５】
【発明の効果】
本発明の半導体素子収納用パッケージは、絶縁基体の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部を備え、切欠き部の底面に配線導体が延設された補助導体が形成されるとともに側面に補助導体と電気的に接続された側面導体が形成されており、側面導体は、切欠き部の側面における露出幅が補助導体の切欠き部の底面における幅よりも小さく、幅の内側で補助導体に電気的に接続されていることから、側面導体および補助導体からなる外部電極は、外部電気回路基板と半田等を介して接合する際に接合面積を広くすることができるとともに、鼓形状の良好な半田のメニスカスを形成することができ、その結果半導体素子収納用パッケージを外部電気回路基板に強固に接合することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の一例を示す断面図である。
【図２】図１の半導体素子収納用パッケージの下面図である。
【図３】本発明の半導体素子収納用パッケージについて実施の形態の他の一例を示し、半導体素子収納用パッケージの下面図である。
【図４】従来の半導体素子収納用パッケージの一例の断面図である。
【図５】図５の半導体素子収納用パッケージの下面図である。
【図６】従来の半導体素子収納用パッケージの他の例の断面図である。
【図７】図６の半導体素子収納用パッケージの下面図である。
【図８】従来の半導体素子収納用パッケージの他の例の断面図である。
【図９】図８の半導体素子収納用パッケージの下面図である。
【符号の説明】
１：絶縁基体
５：切欠き部
６：側面導体
７：外部電極
８：補助導体
【発明の属する技術分野】
本発明は、ＩＣ，ＬＳＩ等の半導体素子を搭載し収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、ＩＣ，ＬＳＩ等の半導体素子を搭載し収納するための半導体素子収納用パッケージ（以下、パッケージともいう）の３つの例を図４〜図９に示す。図６，図７に示すように、絶縁基体21は、複数の絶縁層が積層されて成る積層体を絶縁基体21の寸法に合わせて切断し個々に分割した後、焼成することで形成されており、その際絶縁基体21の側面に導体ペーストを塗布することで側面導体26を形成し、この側面導体26と側面導体26を形成する際に絶縁基体21下面に被着した導体とを含めて外部電極27として形成していた。
【０００３】
また、図８，図９に示すように、絶縁基体31は、複数の絶縁層が積層されて成る積層体の側面に切欠き部35を形成し、切欠き部35の内面に導体ペーストを塗布することで側面導体36を形成し、この側面導体36と側面導体36形成時に積層体の下面に被着した導体とを含めて外部電極37として形成するとともに、これを絶縁基体31の寸法に合わせて切断し個々に分割した後、焼成することで形成していた。
【０００４】
しかしながら、図６，図７の絶縁基体21の外部電極27は導体ペーストを塗布して形成されるため、その形状は一定でなく、その寸法も所望のものより大きくなる場合がある。このため、隣接する外部電極27同士の短絡等の危険性が増加し、側面導体26を絶縁基体21の上面にまで形成して上面に半導体素子を直接搭載する際に、絶縁基体21に半導体素子を実装する場合に半導体素子を実装できる面積が制限されたり、絶縁基体21を外部電気回路基板に接合する際の面積が制限されたりして、外部電極27の配置間隔を細かくすることが困難である。さらに、外部電極27を形成するために、絶縁基体21の側面に側面導体26を別々に塗布（個々に塗布）しなければならず、塗布作業に手間がかかり作業性が悪くなっていた。
【０００５】
また、図８，図９の絶縁基体31の外部電極37も、その形状は一定でなく、その寸法も所定のものより大きくなる場合があり、このため、隣接する外部電極37との短絡等の危険性が増加し、隣接する外部電極37同士の短絡等の危険性が増加し、側面導体36を絶縁基体31の上面にまで形成して上面に半導体素子を直接搭載する際に、絶縁基体31に半導体素子を実装する場合に半導体素子を実装できる面積が制限されたり、絶縁基体31を外部電気回路基板に接合する際の面積が制限されたりして、外部電極37の配置間隔を細かくすることが困難であった。
【０００６】
そこで、図４，図５に示すように、基体11の側面に切欠き部15を形成するとともに、切欠き部15の側面に、導体ペーストを充填した貫通孔を露出させて成る側面導体16を形成し、この側面導体16を外部電極17とすることで、外部電極17の配置間隔を細かくすることができるとともに、外部電極17を簡便に形成できる半導体素子収納用パッケージが考案されている（下記の特許文献１参照）。
【０００７】
【特許文献１】
特許第3223708号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特許文献１のパッケージにおいて、近年のパッケージの小型化、高密度配線化に伴い、絶縁基体11の外部電極17の配置間隔が小さくなるため、隣接する切欠き部15との間隔が小さくなり、絶縁基体11の強度の低下や隣接する外部電極17同士の短絡を有効に防止するためにも、切欠き部15は広領域に形成することができない。その結果、外部電気回路基板と外部電極17とを強固に接続することができないという問題点を有していた。
【０００９】
従って、本発明はかかる従来の問題点に鑑み完成されたものであり、その目的は、絶縁基体の外部電極を外部電気回路基板に強固に接合することができる半導体素子収納用パッケージを提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、絶縁基体の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部を備え、該切欠き部の前記底面に前記配線導体が延設された補助導体が形成されるとともに側面に前記補助導体と電気的に接続された側面導体が形成されており、該側面導体は、前記切欠き部の前記側面における露出幅が前記補助導体の前記切欠き部の前記底面における幅よりも小さく、該幅の内側で前記補助導体に電気的に接続されている半導体素子収納用パッケージと、
該半導体素子収納用パッケージに搭載された半導体素子と、
該半導体素子収納用パッケージの補助導体及び側面導体に、半田を介して接続される第２の配線導体を備えた外部回路基板と、を備え、
前記補助導体及び前記第２の配線導体が、前記半田の外表面のうちで最も内側に位置する部位よりも外側に張り出した部位を有する。
【００１１】
本発明の半導体素子収納用パッケージは、絶縁基体の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部を備え、切欠き部の底面に配線導体が延設された補助導体が形成されるとともに側面に補助導体と電気的に接続された側面導体が形成されており、側面導体は、切欠き部の側面における露出幅が補助導体の切欠き部の底面における幅よりも小さく、幅の内側で補助導体に電気的に接続されていることから、側面導体および補助導体からなる外部電極は、外部電気回路基板と半田等を介して接合する際に接合面積を広くすることができるとともに、鼓形状の良好な半田のメニスカスを形成することができ、その結果半導体素子収納用パッケージを外部電気回路基板に強固に接合することができる。
【００１２】
【発明の実施の形態】
本発明の半導体素子収納用パッケージを以下に詳細に説明する。図１は本発明のパッケージについて実施の形態の一例を示す断面図であり、図２は図１のパッケージの下面図であり、１は絶縁基体、５は切欠き部、６は側面導体を示す。
【００１３】
本発明のパッケージは、絶縁基体１の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部５を備え、切欠き部５の底面に配線導体が延設された補助導体８が形成されるとともに側面に補助導体８と電気的に接続された側面導体６が形成されており、側面導体６は、切欠き部５の側面における露出幅が補助導体８の切欠き部５の底面における幅よりも小さく、その幅の内側で補助導体８に電気的に接続されている。
【００１４】
本発明の絶縁基体１は焼結体（セラミックス），樹脂等の電気的な絶縁材料から成り、セラミックスからなる場合、酸化アルミニウム質焼結体、窒化アルミニウム質焼結等から成る略直方体や略四角平板状のものである。絶縁基体１が例えば酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿状となし、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形したセラミックグリーンシート（セラミック生シート）を得、しかる後、セラミックグリーンシート（以下、グリーンシートともいう）に適当な打ち抜き加工を施してこれを複数枚積層し、高温（約1600℃）で焼成することによって製作される。
【００１５】
また、絶縁基体１は、内部に配線導体４を備えるとともに、絶縁基体１の側面の下部の半部に上側に底面を有する切欠き部５を備えており、この切欠き部５の底面には補助導体８、側面には側面導体６が形成されており、配線導体４、側面導体６、補助導体８は電気的に接続されている。配線導体４、側面導体６、補助導体８は、ＷやＭｏ等の金属粉末のメタライズ層から成り、パッケージ上面に搭載する半導体素子２を外部に電気的に接続するための導電路であり、側面導体６および補助導体８は外部電気回路基板と接続する外部電極７として使用される。また、外部電気回路基板との接合を強固にするために、絶縁基体１下面において側面導体６の露出した部位に、ＷやＭｏ等の金属粉末から成る図示しない電極パッドを被着しても構わない。
【００１６】
配線導体４、補助導体８は、例えばＷやＭｏ等の高融点金属粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペーストを、グリーンシートに予めスクリーン印刷法等で所定パターンに印刷塗布しておくことによって、絶縁基体１の所定位置に被着形成される。
【００１７】
切欠き部５は、側面導体６となる略四角形状や略円形状の貫通孔に、ＷやＭｏ等の高融点金属粉末に適当な有機溶剤、溶媒を添加混合して得た導体ペーストをスクリーン印刷法等を用いて充填したグリーンシートを、打ち抜き金型等で打ち抜いて形成される。このとき、切欠き部５は、貫通孔に充填した導体ペーストの一部をグリーンシートの上下面に渡って導体ペーストが切り欠かれるように打ち抜くことで、切欠き部５となる貫通孔が形成し、この切欠き部５となる貫通孔の側面に露出した導体ペーストが側面導体６として形成される。また、切欠き部５はその横断面形状は略半円形等の凹んだ曲面がよいが、略半円形に限らず、略半長円形、略半楕円形等の形状であっても構わない。切欠き部５をこのような凹んだ曲面とすることによって、切欠き部５において鼓状等の半田等のメニスカスを形成することができ、接合強度を向上させることができる。
【００１８】
また、側面導体６は、図３のように貫通孔の内面に導体ペーストを塗布し、この貫通孔および導体ペーストの一部をグリーンシートの上下面に渡って貫通孔および導体ペーストとが切り欠かれるように打ち抜くことで、切欠き部５となる貫通孔を形成して、切欠き部５となる貫通孔の側面に形成することもできる。
【００１９】
そして、配線導体４および補助導体８を被着形成したグリーンシートと、切欠き部５および側面導体６が形成されたグリーンシートとを、配線導体４および補助導体８と側面導体６とが電気的に接続されるようにして複数枚積層することで、絶縁基体１となるグリーンシート積層体が形成される。これを絶縁基体１の寸法に合わせて、切断し分割した後、焼成することで絶縁基体１を形成することができる。
【００２０】
また、側面導体６の切欠き部５の側面における露出幅Ｗ１が、補助導体８の切欠き部５の底面における幅Ｗ２よりも小さく、幅Ｗ２の内側で補助導体８に電気的に接続されているようにする。これにより、側面導体６および補助導体８は外部電極７として形成され、外部電極７を外部電気回路基板の配線導体に半田等のロウ材を介して接続した際に、外部電極７において鼓状の良好なロウ材のメニスカスが形成される。その結果、パッケージを外部電気回路基板に強固に接合することができ、接合の信頼性が向上する。
【００２１】
また、外部電極７を外部電気回路基板の配線導体に接続した際に、半田等が絶縁基体１の外周に流出し、隣接する外部電極７同士が短絡するのを有効に防止したり、積層体を絶縁基体１の寸法に切断する際やパッケージを縦横に多数個配列した多数個取り基板から分割する際に、補助導体８やその上に被着しためっき層にバリ等が発生するのを防止するために、補助導体８は切欠き部５の底面の90％以下の面積で形成し、絶縁基体１の側面にまで導出されていないのが好ましい。
【００２２】
このようにして作製された絶縁基体１は、上面に半導体素子２が搭載され、半導体素子２の電極が半田や金から成るバンプ３等を介して電気的に接続される。そして、絶縁基体１の側面の下側の補助導体８および側面導体６から成る外部電極７が、半田等を介して外部電気回路基板の配線導体に接続されることで半導体素子２の電極と電気的に接続され、半導体素子２へ電力や駆動信号が供給されるとともに強固に接続することができる。
【００２３】
本発明のパッケージは、絶縁基体１上に半導体素子２を搭載し、絶縁基体１の上面の外周部にキャップ状の蓋体の下面の外周部を接合したり、絶縁基体１の上面の外周部にセラミックス等から成る枠体を接合しその枠体の上面に平板状の蓋体を接合することによって、半導体装置となる。また、絶縁基体１上の半導体素子２を樹脂でモールドして封止して半導体装置と成すこともできる。
【００２４】
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【００２５】
【発明の効果】
本発明の半導体素子収納用パッケージは、絶縁基体の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部を備え、切欠き部の底面に配線導体が延設された補助導体が形成されるとともに側面に補助導体と電気的に接続された側面導体が形成されており、側面導体は、切欠き部の側面における露出幅が補助導体の切欠き部の底面における幅よりも小さく、幅の内側で補助導体に電気的に接続されていることから、側面導体および補助導体からなる外部電極は、外部電気回路基板と半田等を介して接合する際に接合面積を広くすることができるとともに、鼓形状の良好な半田のメニスカスを形成することができ、その結果半導体素子収納用パッケージを外部電気回路基板に強固に接合することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の一例を示す断面図である。
【図２】図１の半導体素子収納用パッケージの下面図である。
【図３】本発明の半導体素子収納用パッケージについて実施の形態の他の一例を示し、半導体素子収納用パッケージの下面図である。
【図４】従来の半導体素子収納用パッケージの一例の断面図である。
【図５】図５の半導体素子収納用パッケージの下面図である。
【図６】従来の半導体素子収納用パッケージの他の例の断面図である。
【図７】図６の半導体素子収納用パッケージの下面図である。
【図８】従来の半導体素子収納用パッケージの他の例の断面図である。
【図９】図８の半導体素子収納用パッケージの下面図である。
【符号の説明】
１：絶縁基体
５：切欠き部
６：側面導体
７：外部電極
８：補助導体
Claims (1)
- 絶縁基体の内部に配線導体を有するとともに側面の下側の半部に上側に底面を有する切欠き部を備え、該切欠き部の前記底面に前記配線導体が延設された補助導体が形成されるとともに側面に前記補助導体と電気的に接続された側面導体が形成されており、該側面導体は、前記切欠き部の前記側面における露出幅が前記補助導体の前記切欠き部の前記底面における幅よりも小さく、該幅の内側で前記補助導体に電気的に接続されている半導体素子収納用パッケージと、
該半導体素子収納用パッケージに搭載された半導体素子と、
該半導体素子収納用パッケージの補助導体及び側面導体に、半田を介して接続される第２の配線導体を備えた外部回路基板と、を備え、
前記補助導体及び前記第２の配線導体が、前記半田の外表面のうちで最も内側に位置する部位よりも外側に張り出した部位を有する半導体装置搭載基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342882A JP3911473B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置搭載基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342882A JP3911473B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置搭載基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179338A JP2004179338A (ja) | 2004-06-24 |
| JP3911473B2 true JP3911473B2 (ja) | 2007-05-09 |
Family
ID=32704812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002342882A Expired - Fee Related JP3911473B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置搭載基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3911473B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5660801B2 (ja) * | 2010-04-19 | 2015-01-28 | パナソニック株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
| JP5734434B2 (ja) * | 2011-07-25 | 2015-06-17 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP6208618B2 (ja) * | 2014-04-25 | 2017-10-04 | 京セラ株式会社 | 素子実装基板および実装構造体 |
| US10777493B2 (en) | 2016-07-28 | 2020-09-15 | Kyocera Corporation | Semiconductor device mounting board and semiconductor package |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3223708B2 (ja) * | 1994-07-21 | 2001-10-29 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
| JP4044986B2 (ja) * | 1997-07-09 | 2008-02-06 | 日本特殊陶業株式会社 | 配線基板集合体の製造方法 |
| JP3908869B2 (ja) * | 1999-01-14 | 2007-04-25 | 新日本無線株式会社 | セラミック基板の製造方法 |
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
-
2002
- 2002-11-26 JP JP2002342882A patent/JP3911473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004179338A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP2018073905A (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| JP3911473B2 (ja) | 半導体装置搭載基板 | |
| JP4651152B2 (ja) | 多数個取りセラミック配線基板 | |
| JP2007173629A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2021184481A (ja) | 電子モジュール | |
| JP6989292B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
| JP6698301B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP4587587B2 (ja) | 電子部品搭載用基板 | |
| JP4227477B2 (ja) | 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法 | |
| JP4328197B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
| JP4623852B2 (ja) | 電子部品搭載用基板 | |
| JP2003168849A (ja) | 多数個取り配線基板 | |
| JP3523445B2 (ja) | 配線基板 | |
| JP2001332651A (ja) | 電子部品搭載用基板 | |
| JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2005019749A (ja) | 配線基板および多数個取り配線基板 | |
| JP3762282B2 (ja) | 配線基板の製造方法 | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3441319B2 (ja) | 表面実装型半導体装置 | |
| JP2003168850A (ja) | 多数個取り配線基板 | |
| JPS6316644A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JP2005317595A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |