JP3441319B2 - 表面実装型半導体装置 - Google Patents

表面実装型半導体装置

Info

Publication number
JP3441319B2
JP3441319B2 JP31647496A JP31647496A JP3441319B2 JP 3441319 B2 JP3441319 B2 JP 3441319B2 JP 31647496 A JP31647496 A JP 31647496A JP 31647496 A JP31647496 A JP 31647496A JP 3441319 B2 JP3441319 B2 JP 3441319B2
Authority
JP
Japan
Prior art keywords
container
semiconductor device
mounting
semiconductor element
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31647496A
Other languages
English (en)
Other versions
JPH10163362A (ja
Inventor
忠智 前原
幸男 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP31647496A priority Critical patent/JP3441319B2/ja
Publication of JPH10163362A publication Critical patent/JPH10163362A/ja
Application granted granted Critical
Publication of JP3441319B2 publication Critical patent/JP3441319B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体集積回路等の
半導体素子を絶縁材料から成る容器に収納して成る表面
実装型半導体装置に関し、特に、半導体素子の高集積化
ならびに回路基板への高密度実装への対応に好適な表面
実装型半導体装置に関するものである。 【0002】 【従来の技術】近年、半導体集積回路等の半導体素子を
絶縁材料から成る容器(パッケージ)に収納して成る半
導体装置としては、回路基板への高密度実装の要求に応
えるべく、回路基板との接続用リードを有するタイプの
半導体素子収納用パッケージに半導体素子を収納したも
のに代わって、図4に外観斜視図で示すような、半導体
素子を収容する容器1の側面に複数個の凹部(キャスタ
レーション)2を形成し、その凹部2から容器1の下面
にかけてそれぞれ外部接続用導体パターン3を設けて、
それら外部接続用導体パターン3と回路基板(図示せ
ず)上の接続パッドとを半田等で接合することにより回
路基板上に表面実装するタイプの半導体素子収納用パッ
ケージであるチップキャリアに半導体素子を収納して成
る表面実装型半導体装置が多用されている。 【0003】また、図5にこの従来の表面実装型半導体
装置の断面図を図4のA−A’線断面図により示す。容
器1は例えばセラミック絶縁材料から成る第1の絶縁基
板1aと、半導体素子4を搭載し収容する搭載部5とな
る穴開け加工が施された第2の絶縁基板1bと、第2の
絶縁基板1bより大きな穴開け加工が施された第3の絶
縁基板1cとが積層されて成り、第2の絶縁基板1bの
上面には搭載部5周辺から容器1の側面の凹部2に導出
する例えばメタライズ金属層等から成る配線導体6が被
着形成されている。半導体素子4は搭載部5の底面にロ
ウ材や樹脂等の接着剤により接着固定され、その表面の
電極がボンディングワイヤ7により配線導体6の一端に
接続されており、配線導体6の他端は凹部2の外部接続
用導体パターン3に接続されているので、外部接続用導
体パターン3を回路基板上の接続パッドに接続すること
により、半導体素子4と外部電気回路とが電気的に接続
されることとなる。なお、搭載部5はこれを覆う大きさ
の蓋体8により封止されて、容器1の内部に半導体素子
4が気密に収納されるが、この蓋体8に代えて絶縁基板
1a〜1cとほぼ同じ外形寸法の第4の絶縁基板により
搭載部5を封止してもよい。 【0004】このような表面実装型半導体装置は回路基
板上での専有面積が容器1の面積分のみとなってリード
部分の専有面積を必要としないため回路基板上への高密
度実装が可能であり、容器1の側面に形成した凹部2の
個数を増して外部接続導体パターン3の個数を増すこと
により、内部に収容する半導体素子4の高集積化に伴う
電極数の増加にも対応することができる。 【0005】 【発明が解決しようとする課題】しかしながら、従来の
表面実装型半導体装置においては、容器1の側面の凹部
2にはそれぞれ1つずつの外部接続用導体パターン3が
形成されることから、半導体素子4の高集積化がさらに
進んで外部電気回路と接続する電極の数が増大するに従
って、凹部2および外部接続用導体パターン3の個数を
増加させて対応しなければならず、凹部2の個数を増加
させるためには容器1の外形寸法を大きくする必要があ
るため、半導体素子4の寸法の増大以上に容器1の外形
寸法が大きくなってしまい、回路基板上への高密度実装
の要求に十分に応えられないという問題点があった。 【0006】本発明は上記問題点を解決すべく案出した
ものであり、その目的は、いわゆるチップキャリアに半
導体素子を収納して成る表面実装型半導体装置につい
て、その外形寸法を大きくすることなく、また容器側面
の凹部の個数を増やすことなく半導体素子の高集積化な
らびに回路基板への高密度実装への対応が可能な、高機
能かつ小型の表面実装型半導体装置を提供することにあ
る。 【0007】 【課題を解決するための手段】本発明の表面実装型半導
体装置は、複数の絶縁基板が積層されて成り、上面中央
部に半導体素子が搭載され収容される搭載部ならびにこ
の搭載部周辺から側面にかけて導出する複数個の配線導
体を有する容器と、前記搭載部に搭載され、電極が前記
配線導体に接続されている半導体素子とを具備する表面
実装型半導体装置において、前記複数個の配線導体が
れぞれ、一部が前記容器の側面に形成された凹部の内面
の下側から下面に、他が前記容器の前記凹部の内面の上
側から上面に延在していることを特徴とするものであ
る。 【0008】本発明の表面実装型半導体装置によれば、
容器内部に収納した半導体素子の電極を容器の側面に導
出する複数個の配線導体がそれぞれ、その一部が容器の
側面に形成された凹部の内面の下側から下面に延在し、
その他が容器の凹部の内面の上側から上面に延在するよ
うに構成したことから、例えば容器の側面に形成した複
数個の凹部のうち所望の凹部について、1つの凹部に容
器の側面に形成された凹部の内面の下側から下面にかけ
て延在する外部接続用導体パターンと容器の側面に形成
された凹部の内面の上側から上面にかけて延在する外部
接続用導体パターンとを独立に設けることができるもの
となり、例えばその一方を回路基板上の接続電極に表面
実装するとともに他方を回路基板上の接続電極にワイヤ
ボンディング等により接続することによって別々の配線
を行なうことが可能となるものとできる。その結果、容
器の側面に形成した凹部に外部接続用導体パターンを設
ける場合においては凹部の個数に対して最大で2倍の個
数の外部接続用導体パターンを設けることができて高密
度の電極接続ができるものとなる。また、半導体素子の
電極接続の取り出し方向を所望に応じて半導体装置の下
方向にも上方向にも自由に選択することができ、回路基
板との電極接続の自由度も大きい表面実装型半導体装置
となる。 【0009】また、回路基板との半田接続を実施する場
合、半田が表面実装型半導体装置の側面に形成された凹
部の内面の下側から下面に延在する外部接続用導体パタ
ーンに沿ってメニスカスを形成するが、本発明の表面実
装型半導体装置によれば、従来のように半田が表面実装
型半導体装置の側面の凹部に形成された外部接続用導体
パターンの上部にまで濡れ広がって十分なメニスカスが
形成されないということがなくなり、回路基板との良好
な半田接合状態が得られる。 【0010】さらに、容器の上面に延在した配線導体を
テストパッドとして利用することにより、半導体装置を
実装した後にその特性試験や評価を行なうことも容易と
なり、実用的にも極めて有用な表面実装型半導体装置と
できる。 【0011】また、本発明の表面実装型半導体装置によ
れば、半導体素子を搭載し収容した容器の搭載部を封止
する部材として、さらに本発明の表面実装型半導体装置
を積み重ねて用いることにより、下側となる半導体装置
の容器の上面に延在した配線導体(外部接続用導体パタ
ーン)と上側となる半導体装置の容器の下面に延在した
配線導体(外部接続用導体パターン)とを接続すること
により、積み重ねた半導体装置を相互に接続することが
できて、より高機能な表面実装型半導体装置とすること
もできる。 【0012】従って、本発明によれば、その外形寸法を
大きくすることなく、また容器側面の凹部の個数を増や
すことなく半導体素子の高集積化ならびに回路基板への
高密度実装への対応が可能な、高機能かつ小型の表面実
装型半導体装置を提供することができる。 【0013】 【発明の実施の形態】以下、本発明の表面実装型半導体
装置を添付図面に基づき詳細に説明する。図1は本発明
の表面実装型半導体装置の実施の形態の一例を示す断面
図である。 【0014】同図において11は容器であり、12は半導体
素子である。容器11は複数の絶縁基板11a〜11fが積層
されて成り、その上面中央部には、絶縁基板11c・11d
および絶縁基板11e・11fに所定の穴開け加工を施すこ
とにより、半導体素子12が搭載され収容される搭載部11
gが形成されている。また、13および14はそれぞれ搭載
部11g周辺から容器11の側面にかけて導出する複数個の
配線導体であり、その搭載部11g側の端部には搭載部11
gにロウ材や半田・樹脂等により接着固定されて搭載さ
れた半導体素子12の電極がボンディングワイヤ15等によ
り接続されている。 【0015】そして、本発明の表面実装型半導体装置に
おいては、複数個の配線導体13・14が、その一部、同図
では13で示した配線導体が容器11の側面に形成された凹
部の内面の下側から下面にかけて延在しており、その
他、同図では14で示した配線導体が容器11の側面に形成
された凹部の内面の上側から上面にかけて延在している
ことを特徴とする。 【0016】これにより、例えば図2に本発明の表面実
装型半導体装置の表面実装の例を斜視図で示すように、
容器11の下面に延在している配線導体(外部接続用導体
パターン)13を回路基板18上の接続電極19に直接実装す
ることにより回路基板18への表面実装が可能となるとと
もに、容器11の上面に延在している配線導体(外部接続
用導体パターン)14を回路基板18上の接続電極20にボン
ディングワイヤ21等により接続することにより、高密度
の配線接続が可能となる。また、図2中にTで示した容
器11の上面に延在した配線導体14をテストパッドとして
利用することにより、半導体装置を回路基板18に実装し
た後にその特性試験や評価を行なうことも容易となる。 【0017】さらに、例えば図3に本発明の表面実装型
半導体装置の表面実装の他の例を斜視図で示すように、
回路基板22上の接続電極23に実装した本発明の半導体装
置の上に、さらに本発明の半導体装置を積み重ねて接合
し、下側となる半導体装置の容器11の上面に延在した配
線導体14と上側となる半導体装置の容器11の下面に延在
した配線導体13とを接続することにより、積み重ねた半
導体装置を相互に接続することができる。なお、図3の
例においても上側の半導体装置の配線導体14、あるいは
上側の半導体装置の配線導体13と接続されない下側の半
導体装置の配線導体14や下側の半導体装置の配線導体14
と接続されない上側の半導体装置の配線導体13を、回路
基板上の接続電極(図示せず)とワイヤボンディング等
により接続してもよいことは言うまでもない。 【0018】なお、図1〜図3において16は容器11の側
面に形成された凹部(キャスタレーション)であり、以
上の例では配線導体13・14はそれぞれこの凹部16に導出
している。また、17は容器11の搭載部11gを覆うように
封止材により封着して容器11内部に半導体素子12を気密
に封止収容するための蓋体であり、以上の例における蓋
体17は、最上層の絶縁基板11fの開口をその下層の絶縁
基板11eより大きくし、その開口にはまり込んで容器11
の上面とほぼ同一面となるようなものとしている。この
蓋体17には従来より使用されている蓋体を用いてもよ
く、絶縁基板11a〜11fと同じ材料から成るほぼ同じ外
形寸法の絶縁基板を蓋体として積層してもよく、上述の
ように本発明の他の半導体装置を積み重ねてその半導体
装置を蓋体として使用してもよい。さらに、これらのよ
うな蓋体を用いる場合、容器11の上面に延在する配線導
体14はその端部を容器11の上面に留めておいてもよく、
それら蓋体の上面にまでさらに延在させてもよい。 【0019】容器11を構成する複数の絶縁基板11a〜11
fとしては、例えば酸化アルミニウム質焼結体やムライ
ト質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼
結体等のセラミック絶縁材料やガラスセラミック焼結
体、または絶縁性樹脂、あるいは絶縁性樹脂とセラミッ
ク等の無機絶縁体粉末との混合物等から成る。絶縁基板
11a〜11fが酸化アルミニウム質焼結体から成る場合
は、酸化アルミニウム・酸化珪素・酸化マグネシウム・
酸化カルシウム等の原料粉末に適当な有機バインダや可
塑剤・溶剤等を添加混合して泥漿物を作り、その泥漿物
からドクターブレード法やカレンダーロール法によって
グリーンシート(生シート)と成し、しかる後、絶縁基
板11c〜11fとなるグリーンシートに搭載部11gを形成
すべく適当な打ち抜き加工を施すとともにこれらを積層
し、約1600℃の温度で焼成することによって作製され
る。 【0020】また、容器11の側面の凹部16は、1枚のグ
リーンシートに複数の容器となる領域を設定し、それら
の境界にそって貫通孔を形成しておき、積層した後にそ
の境界に沿って個々の容器に分割することにより、貫通
孔も分割されて容器の側面に凹部が形成されることとな
る。 【0021】配線導体13・14は、容器11がセラミックス
から成る場合には通常メタライズ配線が、また樹脂や樹
脂と無機絶縁材料粉末とから成る場合は金属ペーストの
焼結体が用いられ、半導体素子12が搭載される搭載部11
gの周辺から容器11の側面にかけて複数個の配線導体13
・14が被着形成され、あるいはビア導体として形成され
て導出される。このような配線導体13・14の材料として
は金・銅・モリブデン・タングステン・マンガン・白金
・パラジウム・ロジウムやこれらの合金等を用いること
ができ、これらの粉末に適当な有機バインダや可塑剤・
溶剤等を添加混合して得た金属ペーストを所望の絶縁基
板の表面またはスルーホール・側面に従来周知のスクリ
ーン印刷法等により所定パターンに印刷塗布しておくこ
とにより、焼成後に絶縁基板の所定位置に所定パターン
に形成される。 【0022】また、配線導体13・14をそれぞれ容器11の
下面または上面に延在するには、容器11の側面に導出さ
れた部位からそれぞれ容器11の下面または上面にかけて
複数の絶縁基板の側面、例えば容器11の側面に形成した
凹部16に同様の金属ペーストを印刷塗布しておき、さら
に容器11の下面または上面となる絶縁基板の表面に所定
パターンで印刷塗布してそれらを焼結して接続せしめる
ことにより行なえばよい。 【0023】そして、半導体集積回路等の半導体素子12
は、搭載部11gの底面にロウ材や樹脂等の接着剤により
接着固定され、その表面の電極がボンディングワイヤ15
等により配線導体13・14の搭載部11g周辺の端部に接続
され、配線導体13・14を介して外部電気回路の回路基板
上の接続電極に接続されることより、半導体装置の内部
に収納した半導体素子12が外部電気回路と電気的に接続
されることとなる。 【0024】なお、以上はあくまで本発明の例示であっ
て、本発明の要旨を逸脱しない範囲で種々の変更・改良
を施すことは何ら差し支えない。例えば、容器を構成す
る絶縁基板の積層数をさらに増やして側面に導出する配
線導体を上・中・下の3段やそれ以上に分ける構成とす
ると、より高密度の表面実装にも対応できるものとな
る。 【0025】 【発明の効果】本発明の表面実装型半導体装置によれ
ば、容器内部に収納した半導体素子の電極を容器の側面
に導出する複数個の配線導体がそれぞれ、その一部を容
器の側面に形成された凹部の内面の下側から下面に、他
を容器の凹部の内面の上側から上面に延在せしめたこと
から、容器の外形寸法を大きくすることなく電極接続を
高密度で行なうことが可能となり、例えばその一方を回
路基板上の接続電極に表面実装するとともに他方を回路
基板上の接続電極にワイヤボンディング等により接続す
ることによって別々の配線を行なうことが可能となる。
その結果、容器の側面に形成した凹部に外部接続用導体
パターンを設ける場合においては凹部の個数に対して最
大で2倍の個数の外部接続用導体パターンを設けること
ができて高密度の電極接続ができるものとなる。半導体
素子の電極接続の取り出し方向を所望に応じて半導体装
置の下方向にも上方向にも自由に選択することができ、
回路基板との電極接続の自由度も大きい表面実装型半導
体装置となる。 【0026】また、容器の上面に延在した配線導体をテ
ストパッドとして利用することにより、半導体装置を実
装した後にその特性試験や評価を行なうことも容易とな
り、実用的にも極めて有用な表面実装型半導体装置とで
き、さらに、本発明の表面実装型半導体装置を積み重ね
て用いることにより、下側となる半導体装置の容器の上
面に延在した配線導体(外部接続用導体パターン)と上
側となる半導体装置の容器の下面に延在した配線導体
(外部接続用導体パターン)とを接続することにより、
積み重ねた半導体装置を相互に接続することができて、
より高機能な表面実装型半導体装置とすることもでき
る。 【0027】以上により、本発明によれば、その外形寸
法を大きくすることなく、また容器側面の凹部の個数を
増やすことなく半導体素子の高集積化ならびに回路基板
への高密度実装への対応が可能な、高機能かつ小型の表
面実装型半導体装置を提供することができた。
【図面の簡単な説明】 【図1】本発明の表面実装型半導体装置の実施の形態の
例を示す断面図である。 【図2】本発明の表面実装型半導体装置の表面実装の例
を示す斜視図である。 【図3】本発明の表面実装型半導体装置の表面実装の他
の例を示す斜視図である。 【図4】従来の表面実装型半導体装置の例を示す外観斜
視図である。 【図5】図4のA−A’線断面図である。 【符号の説明】 11・・・・・・・・・容器 11a〜11f・・・・・絶縁基板 11g・・・・・・・・搭載部 12・・・・・・・・・半導体素子 13、14・・・・・・・配線導体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 23/52 H01L 25/10

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 複数の絶縁基板が積層されて成り、上面
    中央部に半導体素子が搭載され収容される搭載部ならび
    に該搭載部周辺から側面にかけて導出する複数個の配線
    導体を有する容器と、前記搭載部に搭載され、電極が前
    記配線導体に接続されている半導体素子とを具備する表
    面実装型半導体装置において、前記複数個の配線導体が
    それぞれ、一部が前記容器の側面に形成された凹部の内
    面の下側から下面に、他が前記容器の前記凹部の内面の
    上側から上面に延在していることを特徴とする表面実装
    型半導体装置。
JP31647496A 1996-11-27 1996-11-27 表面実装型半導体装置 Expired - Fee Related JP3441319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31647496A JP3441319B2 (ja) 1996-11-27 1996-11-27 表面実装型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31647496A JP3441319B2 (ja) 1996-11-27 1996-11-27 表面実装型半導体装置

Publications (2)

Publication Number Publication Date
JPH10163362A JPH10163362A (ja) 1998-06-19
JP3441319B2 true JP3441319B2 (ja) 2003-09-02

Family

ID=18077506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31647496A Expired - Fee Related JP3441319B2 (ja) 1996-11-27 1996-11-27 表面実装型半導体装置

Country Status (1)

Country Link
JP (1) JP3441319B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803500A (zh) * 2016-11-28 2017-06-06 西安科锐盛创新科技有限公司 裸芯片与印制电路板连接和保护结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803500A (zh) * 2016-11-28 2017-06-06 西安科锐盛创新科技有限公司 裸芯片与印制电路板连接和保护结构及其制造方法
CN106803500B (zh) * 2016-11-28 2019-02-22 深兰科技(上海)有限公司 裸芯片与印制电路板连接和保护结构及其制造方法

Also Published As

Publication number Publication date
JPH10163362A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
JP3377867B2 (ja) 半導体素子収納用パッケージ
JP3441319B2 (ja) 表面実装型半導体装置
JP2002299775A (ja) 電子部品装置
JP2001274280A (ja) 多数個取りセラミック配線基板
US11024554B2 (en) Wiring substrate, electronic device, and electronic module
JP2003007892A (ja) 配線基板
JP3911473B2 (ja) 半導体装置搭載基板
EP3588550A1 (en) Wiring substrate, electronic device, and electronic module
JP3523445B2 (ja) 配線基板
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP2878046B2 (ja) 電子部品収納用パッケージ
JP2668264B2 (ja) 半導体素子収納用パッケージ
JP2003179175A (ja) 配線基板
JP3181015B2 (ja) 半導体素子収納用パッケージ
JPS6316644A (ja) 半導体素子収納用パツケ−ジの製造法
JP2004288659A (ja) 配線基板
JP2003224222A (ja) 半導体素子収納用パッケージ
JP4331957B2 (ja) 圧電振動子収納用パッケージ
JP2902832B2 (ja) 表面実装用電子部品
JP3981316B2 (ja) 半導体素子収納用パッケージ
JP5559588B2 (ja) 電子部品素子収納用パッケージ
JP3377866B2 (ja) 半導体素子収納用パッケージ
JP2004296925A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees