JP2001274280A - 多数個取りセラミック配線基板 - Google Patents

多数個取りセラミック配線基板

Info

Publication number
JP2001274280A
JP2001274280A JP2000087163A JP2000087163A JP2001274280A JP 2001274280 A JP2001274280 A JP 2001274280A JP 2000087163 A JP2000087163 A JP 2000087163A JP 2000087163 A JP2000087163 A JP 2000087163A JP 2001274280 A JP2001274280 A JP 2001274280A
Authority
JP
Japan
Prior art keywords
metallized
wiring
terminal
wiring board
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000087163A
Other languages
English (en)
Other versions
JP4651152B2 (ja
Inventor
Morizo Nakajima
執蔵 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000087163A priority Critical patent/JP4651152B2/ja
Publication of JP2001274280A publication Critical patent/JP2001274280A/ja
Application granted granted Critical
Publication of JP4651152B2 publication Critical patent/JP4651152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Abstract

(57)【要約】 【課題】 メタライズ配線やメタライズ端子間に電気的
短絡が発生し易いとともにメタライズ配線やメタライズ
端子に腐食が発生し易すく、メタライズ配線とメタライ
ズ端子との接続信頼性が低い。 【解決手段】 略平板状のセラミック母基板1に各々が
分割線3で区切られて配列形成された多数の配線基板領
域2と、分割線3上に形成され、下面側に開口するとと
もに上面側に天井面を有する端子形成用穴4と、端子形
成用穴4の側壁の上端から下端にかけて分割線3から離
間して形成された切り欠き6と、切り欠き6内に形成さ
れたメタライズ端子7と、各配線基板領域2の上面から
内部を介して端子形成用穴4の上端縁にかけて分割線3
から離間して形成され、メタライズ端子7の端面に接続
されたメタライズ配線5とを具備する多数個取りセラミ
ック配線基板である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子や水晶
振動子等の電子部品を搭載するための小型配線基板とな
る多数個の配線基板領域を広面積のセラミック母基板中
に縦横に配列形成して成る多数個取りセラミック配線基
板に関するものである。
【0002】
【従来の技術】従来、半導体素子や圧電振動子等の電子
部品を搭載するための小型配線基板は、図5に断面図
で、図6に下方からの斜視図で示すように、例えば酸化
アルミニウム質焼結体等の電気絶縁材料から成る略平板
状の絶縁基体31の側面に、上面側に天井面を有し下面ま
で延びる複数の凹所32を形成するとともに、絶縁基体31
上面から内部を介して凹所32の側壁上端縁まで延出する
メタライズ配線25およびこのメタライズ配線25に接続さ
れ、凹所32の側壁の上端から下端にかけて導出するメタ
ライズ端子26を配設して成る。
【0003】そして、この小型配線基板においては、絶
縁基体31の上面に電子部品33を搭載するとともにこの電
子部品33の各電極を半田バンプ34等の電気的接続手段を
介してメタライズ配線25に電気的に接続し、しかる後、
絶縁基体31の上面に電子部品33を封止するようにして図
示しないポッティング樹脂や椀状の金属蓋体を取着する
ことによって最終製品としての電子装置となり、この電
子装置は、絶縁基体31のメタライズ端子26を外部電気回
路基板の配線導体に半田を介して接続することによって
外部電気回路基板に実装されることとなる。
【0004】ところで、このような小型配線基板は近時
の電子装置の小型化の要求に伴い、その大きさが数mm
角程度の極めて小さなものとなってきており、多数個の
小型配線基板の取り扱いを容易とするために、また小型
配線基板および電子装置の製作を効率よくするために1
枚の広面積のセラミック母基板中から多数個の小型配線
基板を同時集約的に得るようになした、いわゆる多数個
取りセラミック配線基板の形態で製作される。
【0005】この多数個取りセラミック配線基板は、図
7に部分断面図で、図8に透視部分上面図で示すよう
に、略四角平板状の広面積のセラミック母基板21に多数
個の配線基板領域22が各々仮想線である分割線23で区切
られるようにして縦横に配列形成されており、各配線基
板領域22を区切る分割線23上には、上面側に天井面を有
して下面に開口する略円形の端子形成用穴24が形成され
ている。そして、各配線基板領域22には、その上面から
内部を介して端子形成用穴24の側壁の上端縁に導出する
複数のメタライズ配線導体25が被着形成されており、さ
らに端子形成用穴24の側壁の上端から下端にかけてはメ
タライズ端子26が被着形成されている。
【0006】なお、この多数個取りセラミック配線基板
においては、通常は、メタライズ配線25およびメタライ
ズ端子26の露出表面に図示しないニッケルめっき膜およ
び金めっき膜を順次被着させており、このめっき膜によ
りメタライズ配線25やメタライズ端子26が酸化腐食する
のを防止するとともにメタライズ配線25と電子部品との
接続やメタライズ端子26と外部電気回路基板の配線導体
との接続が良好なものとなるようにしている。
【0007】そして、この多数個取りセラミック配線基
板では、各配線基板領域22の上面に電子部品を搭載する
とともに電子部品の各電極とメタライズ配線25とを半田
バンプ等を介して電気的に接続し、しかる後、電子部品
をポッティング樹脂や金属蓋体で封止し、最後にセラミ
ック母基板21を分割線23に沿ってダイシングマシーン等
の切断装置により切断して分割すれば、多数個の電子装
置が同時集約的に製作されることとなる。
【0008】
【発明が解決しようとする課題】しかしながら、この従
来の多数個取りセラミック配線基板によると、セラミッ
ク母基板21を分割線23に沿ってダイシングマシーン等の
切断装置により切断して分割する際に、切断装置の切断
刃がメタライズ配線25およびメタライズ端子26を横切っ
て切断することからメタライズ配線25やメタライズ端子
26に被着させためっき膜が切断刃との摩擦により端子形
成用穴24内に延びてバリを発生し、このバリが各小型配
線基板の外部電気回路基板への正常な実装を妨げたり、
あるいは各小型配線基板の隣接するメタライズ配線25や
メタライズ端子26間に電気的な短絡を引き起こしてしま
いやすいという問題点を有していた。また同時に、切断
装置の切断刃がメタライズ配線25およびメタライズ端子
26を横切って切断することからセラミック母基板21を切
断装置で切断した後に、各小型配線基板のメタライズ配
線25やメタライズ端子26の切断面がめっき膜で覆われず
に露出してしまうこととなり、この部分において腐食が
発生してしまい易いという問題点も有していた。さら
に、メタライズ配線25とメタライズ端子26とは端子形成
用穴24の側壁の上端縁において互いの端部同士のみが狭
い面積で接続されており、そのため各配線基板領域22に
おけるメタライズ配線25とメタライズ端子26との電気的
接続の信頼性が低いという問題点を有していた。
【0009】本発明は、かかる従来の欠点に鑑み案出さ
れたものであり、その目的は、セラミック母基板を分割
線に沿ってダイシングマシーン等の切断装置により切断
して分割する際に、メタライズ配線やメタライズ端子に
被着させためっき膜にバリが発生することがなく、得ら
れる小型配線基板を外部電気回路基板に正常に実装でき
るとともに、得られる小型配線基板の隣接するメタライ
ズ配線やメタライズ端子間に電気的短絡が発生しない多
数個取りセラミック配線基板を提供することにある。ま
た、本発明の別の目的は、セラミック母基板を分割線に
沿って切断分割して各小型配線基板となした後、各小型
配線基板におけるメタライズ配線およびメタライズ端子
がめっき膜で完全に覆われ、これらのメタライズ配線や
メタライズ端子に腐食が発生しにくい多数個取りセラミ
ック配線基板を提供することにある。さらに、本発明の
別の目的は、メタライズ配線とメタライズ端子との接続
面積が広く、両者間の接続信頼性の高い多数個取りセラ
ミック配線基板を提供することにある。
【0010】
【課題を解決するための手段】本発明の多数個取りセラ
ミック配線基板は、略平板状のセラミック母基板に各々
が分割線で区切られて配列形成された多数の配線基板領
域と、分割線上に形成され、下面側に開口するとともに
上面側に天井面を有する端子形成用穴と、端子形成用穴
の側壁の上端から下端にかけて分割線から離間して形成
された切り欠きと、この切り欠き内に形成されたメタラ
イズ端子と、各配線基板領域の表面から内部を介して端
子形成用穴にかけて分割線から離間して形成され、メタ
ライズ端子の端部に接続されたメタライズ配線とを具備
することを特徴とするものである。
【0011】本発明の多数個取りセラミック配線基板に
よれば、メタライズ配線とメタライズ端子とが分割線か
ら離間して設けられていることから、セラミック母基板
を分割線に沿ってダイシングマシーン等の切断装置で切
断して分割する際に、この離間した部位を切断すること
により切断装置の切断刃とメタライズ配線およびメタラ
イズ端子とを接触させることなく切断分割することが可
能となり、その結果、メタライズ配線やメタライズ端子
に被着させためっき膜に切断刃との摩擦によるバリを発
生させるようなことはないと同時にメタライズ配線やメ
タライズ端子がめっき膜で覆われずに露出するようなこ
とはない。また、メタライズ配線は、端子形成用穴の切
り欠き部内に形成されたメタライズ端子の端部に接続さ
れていることから、両者が広い面積で信頼性高く接続さ
れる。
【0012】
【発明の実施の形態】つぎに、本発明の多数個取りセラ
ミック配線基板について添付の図面を基に説明する。
【0013】図3は、本発明の多数個取りセラミック配
線基板から製作される小型配線基板の実施形態例を示す
断面図、図4は、図3に示す小型配線基板の下方からの
斜視図である。
【0014】図3および図4に示すように、本発明の多
数個取りセラミック配線基板から製作される小型配線基
板11は、セラミックス材料から成る略四角平板状の絶縁
基体12にメタライズ配線5とメタライズ端子7とメタラ
イズパッド8とを配設して成る。そして、絶縁基体12の
上面には半導体素子等の電子部品13が搭載され、この電
子部品13の電極が半田や金から成るバンプ14を介してメ
タライズ配線5に接続される。また、メタライズ端子7
およびメタライズパッド8は図示しない外部電気回路基
板の配線導体に半田を介して接続され、それにより小型
配線基板11が外部電気回路基板に実装される。
【0015】絶縁基体12は大きさが略0.5〜10mm角程
度、厚みが0.2〜1mm程度であり、その側面に、上面
側に天井面を有して下面まで延びる略半円形状の複数の
凹所15が形成されている。凹所15は、その半径が150〜4
00μm程度、高さが100〜500μm程度である。そして、
絶縁基体12の上面から凹所15の内側の上端縁にかけては
メタライズ配線5が導出している。なお、この例では凹
所15の形状は、略半円形状であるが、凹所15の形状は略
半円形状に限らず略半長円形状や略半四角形状等他の形
状であってもかまわない。さらに、各凹所15の側壁に
は、その上端から下端にかけて略半円形状の切り欠き6
がそれぞれ形成されている。切り欠き6は、その半径が
25〜125μm程度である。そして、この切り欠き6内に
はメタライズ端子7が充填されており、メタライズ配線
5はメタライズ端子7の上端に接続されている。そのた
めメタライズ配線5とメタライズ端子7とが広い面積で
接続されている。なお、この例では切り欠き6は、略半
円形状であるが、切り欠き6の形状は略半円形状に限ら
ず略半長円形状や略半四角形状等他の形状であってもか
まわない。さらに、絶縁基体12の内部から凹所15の天井
面にかけてはメタライズパッド8が導出している。メタ
ライズパッド8は、その一部がメタライズ配線5の一部
に積層されており、それによりメタライズ配線5および
メタライズ端子7に電気的に接続されている。そして、
メタライズパッド8が凹所15の天井面に導出しているこ
とから、この小型配線基板11を外部電気回路基板に実装
する際、凹所15の天井面に導出したメタライズパッド8
と外部電気回路基板の配線導体との間に大きな半田の溜
まりを形成することが可能である。なお、メタライズ配
線5とメタライズ端子7とメタライズパッド8とは、凹
所15の外側の端縁から100〜400μm程度離間して設けら
れており、その露出する全面に厚みが1〜5μm程度の
ニッケルめっき膜および厚みが0.1〜2μm程度の金め
っき膜が順次被着されている。そのため、メタライズ配
線5とメタライズ端子7とメタライズパッド8とが酸化
腐食するのを有効に防止することができるとともに、メ
タライズ配線5とバンプ14との接続やメタライズ端子7
およびメタライズパッド8と半田との接続を良好なもの
となすことが可能である。
【0016】次に、上述の小型配線基板11を製作するた
めの本発明の多数個取りセラミック配線基板の実施形態
例を図1に部分断面図で、図2に透視部分上面図で示
す。図1および図2において、1はセラミック母基板、
2は配線基板領域である。
【0017】セラミック母基板1は、酸化アルミニウム
質焼結体や窒化アルミニウム質焼結体・ムライト質焼結
体・窒化珪素質焼結体・炭化珪素質焼結体・ガラス−セ
ラミックス等の電気絶縁材料から成る略四角平板であ
り、その中央部に各々が仮想線である分割線3で区切ら
れた多数の配線基板領域2が縦横に配列形成されてい
る。
【0018】セラミック母基板1は、例えば酸化アルミ
ニウム質焼結体からなる場合であれば、酸化アルミニウ
ム・酸化珪素・酸化カルシウム・酸化マグネシウム等の
原料粉末に適当な有機バインダおよび溶剤を添加混合し
て泥漿状となすとともに、これを従来周知のドクタブレ
ード法を採用してシート状に形成して複数枚のセラミッ
クグリーンシートを得、しかる後、このセラミックグリ
ーンシートに適当な打ち抜き加工およびタングステンや
モリブデン等の高融点金属粉末を含む金属ペーストの印
刷を施すとともに積層し、これを還元雰囲気中、約1600
℃の温度で焼成することによって製作される。
【0019】セラミック母基板1に配列形成された各配
線基板領域2は、各々が上述の小型配線基板11となる領
域であり、セラミック母基板1を分割線3に沿ってダイ
シングマシーン等の切断装置により切断して分割するこ
とにより多数個の小型配線基板11が同時集約的に製作さ
れる。
【0020】また、セラミック母基板1の下面側で分割
線3上には上面側に天井面を有する半径が150〜400μm
で高さが100〜500μm程度の略円形の端子形成用穴4が
形成されている。端子形成用穴4は、小型配線基板11の
凹所15となる部分であり、セラミック母基板1が分割線
3に沿って分割されることにより各小型配線基板11の凹
所15を形成する。このような端子形成用穴4は、セラミ
ック母基板1用のセラミックグリーンシートの所定位置
に打ち抜き金型を用い略円形の貫通孔を穿孔しておくこ
とによってセラミック母基板1の下面側で分割線3上に
所定の形状に形成される。なお、この例では端子形成用
穴4は略円形であるが、端子形成用穴4は長円形や四角
形等他の形状であってもかまわない。
【0021】また、各配線基板領域2には、その上面か
ら端子形成用穴4の上端縁にかけて複数個のメタライズ
配線5が分割線3から約100〜400μm程度離間して配設
されている。メタライズ配線5は、タングステンやモリ
ブデン・銀・銅等の金属粉末メタライズから成り、搭載
される電子部品の各電極を外部の電気回路に電気的に導
出するための導電路の一部として機能し、そして、この
メタライズ配線5の露出表面にはメタライズ配線5の酸
化腐食を防止するとともにメタライズ配線5と半田バン
プ等との電気的接続を良好なものとするために、図示し
ない1〜5μm程度の厚みのニッケルめっき膜および0.
1〜2μm程度の厚みの金めっき膜が順次被着されてい
る。この場合、メタライズ配線5は、分割線3から約10
0〜400μm程度離間して設けられていることから、セラ
ミック母基板1を分割線3に沿ってダイシングマシーン
等の切断装置により切断する際に、この離間した部分を
切断装置の切断刃が通過するようにして切断することに
より切断刃とメタライズ配線5とを接触させることなく
切断することが可能となる。その結果、セラミック母基
板1を分割線3に沿ってダイシングマシーン等の切断装
置により切断する際に、メタライズ配線5に被着させた
めっき膜に切断装置の切断刃との摩擦によりバリが発生
することはなく、また、切断後にメタライズ配線5がめ
っき膜で覆われずに露出することもない。
【0022】なお、メタライズ配線5は、分割線3から
の離間距離が100μm未満となると、セラミック母基板
1を分割線3に沿ってダイシングマシーン等の切断装置
により切断する際に、切断装置の切断刃とメタライズ配
線5とを接触させることなく切断することが困難となる
傾向にあり、他方、分割線3からの離間距離が400μm
を超えると、この離間部分が各配線基板領域2中に無駄
な領域を増大させ、配線基板領域2内部を有効に利用す
ることが困難となってしまう傾向にある。したがって、
メタライズ配線5の分割線3からの離間距離は、100〜4
00μmの範囲が好ましく、特には125〜200μmの範囲が
好ましい。
【0023】このようなメタライズ配線5は、セラミッ
ク母基板1用のセラミックグリーンシートの一部にメタ
ライズ配線5を導出させるための貫通孔を打ち抜き金型
やレーザ穿孔装置によって穿孔するとともに、この貫通
孔内およびセラミックグリーンシートの表面にメタライ
ズ配線5用の金属ペーストを従来周知のスクリーン印刷
法等を採用して所定パターンに充填および塗布し、これ
をセラミックグリーンシートの積層体とともに焼成する
ことによってセラミック母基板1の各配線基板領域2の
上面から端子形成用穴4の上端縁にかけて分割線3から
約100〜400μm程度離間して被着形成される。なお、メ
タライズ配線5用の金属ペーストは、例えばメタライズ
配線5がタングステン粉末メタライズから成る場合であ
れば、タングステン粉末に適当な有機バインダ・溶剤・
可塑剤等を添加混合して適当な粘度に調整することによ
って得られる。
【0024】さらに、各端子形成用穴4には分割線3か
ら100〜400μm程度離間して各配線基板領域2の中央側
に食い込む半径が25〜125μm程度の略半円形の切り欠
き6がその上端から下端にかけて形成されており、この
切り欠き6の内部にはメタライズ端子7が充填されてい
る。
【0025】切り欠き6は、メタライズ端子7を収容す
るための空間を提供するためのものであり、この切り欠
き6の内部に充填されたメタライズ端子7の上端面を覆
うようにしてメタライズ配線5が接続されている。そし
て、切り欠き6に十分な幅と奥行きを付与することによ
り、メタライズ端子7の端面の面積を大きなものとして
メタライズ配線5とメタライズ端子7との接続を極めて
信頼性の高いものとすることが可能である。なお、その
ためには、切り欠き6は、その幅が100μm程度以上で
あり、その奥行きが50μm程度以上であることが好まし
い。
【0026】また、切り欠き6は、その形状が略半円形
状となっていると、セラミック母基板1を分割線3に沿
ってダイシングマシーン等の切断装置により切断する際
に、切断に伴う応力が切り欠き6の近傍に印加されたと
してもその応力は略半円形状の切り欠き6の内壁に沿っ
て良好に分散されてしまうので得られる小型配線基板11
にクラック等が発生しにくい。したがって、切り欠き6
は、その形状が略半円形状となっていることが好まし
い。
【0027】切り欠き6内に充填されたメタライズ端子
7は、タングステンやモリブデン・銀・銅等の金属粉末
メタライズから成り、搭載される電子部品の各電極を後
述するメタライズパッド8とともに外部電気回路基板の
配線導体に電気的に接続するための端子として機能し、
各配線基板領域2に電子部品を搭載するとともにセラミ
ック母基板1を分割線3に沿って分割して小型配線基板
11となした後、このメタライズ端子7を外部電気回路基
板の配線導体に半田を介して接続することによって、電
子部品の各電極がメタライズ配線5およびメタライズ端
子7およびメタライズパッド8を介して外部電気回路に
電気的に接続される。また、このメタライズ端子7の露
出表面にはメタライズ端子7の酸化腐食を防止するとと
もにメタライズ端子7と外部電気回路基板の配線導体と
の半田を介した接続を良好なものとするために、図示し
ない1〜5μm程度の厚みのニッケルめっき膜および0.
1〜2μm程度の厚みの金めっき膜が順次被着されてい
る。そして、メタライズ端子7は、分割線3から約100
〜400μm程度離間した切り欠き6内に設けられている
ことから、セラミック母基板1を分割線3に沿ってダイ
シングマシーン等の切断装置により切断する際に、この
離間した部分を切断装置の切断刃が通過するようにして
切断することにより切断刃とメタライズ端子7とを接触
させることなく切断することが可能となる。その結果、
セラミック母基板1を分割線3に沿ってダイシングマシ
ーン等の切断装置により切断する際に、メタライズ端子
7に被着させためっき膜に切断装置の切断刃との摩擦に
よりバリが発生することはなく、また、切断後にメタラ
イズ端子7がめっき膜で覆われずに露出することもな
い。なお、メタライズ端子7は、分割線3からの離間距
離が100μm未満となると、セラミック母基板1を分割
線3に沿ってダイシングマシーン等の切断装置により切
断する際に、切断装置の切断刃とメタライズ端子7とを
接触させることなく切断することが困難となる傾向にあ
り、他方、分割線3からの離間距離が400μmを超える
と、この離間部分が各配線基板領域2中に無駄な領域を
増大させ、配線基板領域2を有効に利用することが困難
となってしまう傾向にある。したがって、メタライズ端
子7の分割線3からの離間距離は、100〜400μmの範囲
が好ましく、特には125〜200μmの範囲が好ましい。
【0028】このような切り欠き6およびメタライズ端
子7は、まず端子形成用穴4用の貫通孔が形成される前
のセラミック母基板1用のセラミックグリーンシートに
切り欠き6用の半径25〜125μm程度の略円形の貫通孔
をその中心が分割線3となる位置から100〜400μm程度
離間するようにして形成し、次に、この貫通孔内にメタ
ライズ端子7用の金属ペーストを充填し、これを乾燥さ
せた後、このセラミックグリーンシートに端子形成用穴
4用の貫通孔をその一部が金属ペーストが充填された貫
通孔の分割線側の約半分にまたがるようにして打ち抜く
ことによって形成される。
【0029】なお、メタライズ配線5がメタライズ端子
7の上端面を覆うようにして両者を接続させるには、セ
ラミック母基板1用のセラミックグリーンシートに形成
された切り欠き6用の貫通孔内にメタライズ端子7用の
金属ペーストを充填した後、この貫通孔に充填された金
属ペーストを覆うようにしてメタライズ配線5用の金属
ペーストを印刷塗布すればよい。このメタライズ配線5
用の金属ペーストの印刷塗布は、端子形成用穴4用の貫
通孔を打ち抜く前に行なってもよいし、打ち抜いた後に
行なってもよい。
【0030】またさらに、各配線基板領域2の内部から
端子形成用穴4の天井面にかけては、タングステンやモ
リブデン・銀・銅等の金属粉末メタライズから成るメタ
ライズパッド8が分割線3から100〜400μm程度離間し
て配設されている。メタライズパッド8は、搭載される
電子部品の各電極を前述のメタライズ端子7とともに外
部電気回路基板の配線導体に電気的に接続するための端
子として機能し、その一部はメタライズ配線5の一部に
積層されて接続されている。そして、セラミック母基板
1を分割して得られる小型配線基板11を外部電気回路基
板に実装する際に、このメタライズパッド8により外部
電気回路基板の配線導体との間に大きな半田の溜まりが
形成され、それにより小型配線基板11の外部電気回路基
板への実装強度を極めて高いものとすることができる。
このメタライズパッド8の露出表面にはメタライズパッ
ド8の酸化腐食を防止するとともにメタライズパッド8
と半田との電気的接続を良好なものとするために、図示
しない1〜5μm程度の厚みのニッケルめっき膜および
0.1〜2μm程度の厚みの金めっき膜が順次被着されて
いる。そして、メタライズパッド8は、分割線3から約
100〜400μm程度離間して設けられていることから、セ
ラミック母基板1を分割線3に沿ってダイシングマシー
ン等の切断装置により切断する際に、この離間した部分
を切断装置の切断刃が通過するようにして切断すること
により切断刃とメタライズパッド8とを接触させること
なく切断することが可能となる。その結果、セラミック
母基板1を分割線3に沿ってダイシングマシーン等の切
断装置により切断する際に、メタライズパッド8に被着
させためっき膜に切断装置の切断刃との摩擦によりバリ
が発生することはなく、また、切断後にメタライズパッ
ド8がめっき膜で覆われずに露出することもない。
【0031】なお、メタライズパッド8は、分割線3か
らの離間距離が100μm未満となると、セラミック母基
板1を分割線3に沿ってダイシングマシーン等の切断装
置により切断する際に、切断装置の切断刃とメタライズ
パッド8とを接触させることなく切断することが困難と
なる傾向にあり、他方、分割線3からの離間距離が400
μmを超えると、この離間部分が各配線基板領域2中に
無駄な領域を増大させ、配線基板領域2を有効に利用す
ることが困難となってしまう傾向にある。したがって、
メタライズパッド8の分割線3からの離間距離は、100
〜400μmの範囲が好ましく、特には125から200μmの
範囲が好ましい。
【0032】このようなメタライズパッド8は、セラミ
ック母基板1用のセラミックグリーンシートの表面にメ
タライズパッド8用の金属ペーストを従来周知のスクリ
ーン印刷法等を採用して所定のパターンに印刷塗布し、
これをセラミックグリーンシートの積層体とともに焼成
することによって各配線基板領域2の内部から端子形成
用穴4の天井面にかけて分割線3から100〜400μm程度
離間して形成される。なお、メタライズパッド8用の金
属ペーストは、メタライズ端子パッド8がタングステン
粉末メタライズから成る場合であれば、タングステン粉
末に適当なバインダ・溶剤等を添加混合して適当な粘度
に調整することによって製作される。
【0033】かくして、本発明の多数個取りセラミック
配線基板によれば、各配線基板領域2の上面に電子部品
を搭載するとともにこの電子部品の各電極を各々対応す
るメタライズ配線5に半田バンプ等の電気的接続手段を
介して接続した後、各配線基板領域2の上面に電子部品
を封止するようにしてポッティング樹脂や金属蓋体を取
着し、最後にセラミック母基板1を分割線3に沿ってダ
イシングマシーン等の切断装置で切断して分割すること
により、小型配線基板に電子部品が搭載された電子装置
が多数個、同時集約的に製作される。
【0034】なお、本発明は、上述の実施の形態の一例
に限定されるものではなく、本発明の要旨を逸脱しない
範囲であれば、種々の変更は可能であり、例えば上述の
実施の形態例では、各配線基板領域2の内部から端子形
成用穴4の天井面にかけて導出するメタライズパッド8
を設けたが、このようなメタライズパッド8は必ずしも
設ける必要はない。また、各配線基板領域2の下面にメ
タライズ端子7の下端に接続された外部接続用のメタラ
イズパッドを設けてもよい。
【0035】
【発明の効果】本発明の多数個取りセラミック配線基板
によれば、メタライズ配線とメタライズ端子とが分割線
から離間して設けられていることから、セラミック母基
板を分割線に沿ってダイシングマシーン等の切断装置で
切断して分割する際に、この離間した部位を切断するこ
とにより切断装置の切断刃とメタライズ配線およびメタ
ライズ端子とを接触させることなく切断分割することが
可能となり、その結果、メタライズ配線やメタライズ端
子に被着させためっき膜に切断装置の切断刃との摩擦に
よるバリを発生させるようなことはない。従って、得ら
れる電子装置を外部電気回路基板に正常に実装すること
ができるとともにメタライズ配線やメタライズ端子に電
気的な短絡が発生することを有効に防止することができ
る。また同時に、メタライズ配線やメタライズ端子がめ
っき膜で覆われずに露出するようなことがないので、メ
タライズ配線やメタライズ端子に腐食が発生しにくい。
さらに、メタライズ配線が、端子形成用穴の内壁の切り
欠き内に形成されたメタライズ端子の端部に接続されて
いることから、両者が広い面積で信頼性高く接続され
る。
【図面の簡単な説明】
【図1】本発明の多数個取りセラミック配線基板を分割
して製作される小型配線基板の断面図である。
【図2】図1に示す小型配線基板の下面側からの斜視図
である。
【図3】図1および図2に示す小型配線基板を製作する
ための本発明の多数個取りセラミック配線基板の実施形
態の一例を示す部分断面図である。
【図4】図3に示す多数個取りセラミック配線基板の透
視部分上面図である。
【図5】従来の多数個取りセラミック配線基板から製作
される小型配線基板の例を示す断面図である。
【図6】図5に示す小型配線基板の下面側からの斜視図
である。
【図7】図5および図6に示す小型配線基板を製作する
ための従来の多数個取りセラミック配線基板の部分断面
図である。
【図8】図7に示す多数個取りセラミック配線基板の透
視部分上面図である。
【符号の説明】
1・・・セラミック母基板 2・・・配線基板領域 3・・・分割線 4・・・端子形成用穴 5・・・メタライズ配線 6・・・切り欠き 7・・・メタライズ端子 8・・・メタライズパッド

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 略平板状のセラミック母基板に各々が分
    割線で区切られて配列形成された多数の配線基板領域
    と、前記分割線上に形成され、下面側に開口するととも
    に上面側に天井面を有する端子形成用穴と、該端子形成
    用穴の側壁の上端から下端にかけて前記分割線から離間
    して形成された切り欠きと、該切り欠き内に形成された
    メタライズ端子と、前記各配線基板領域の上面から内部
    を介して前記端子形成用穴の上端縁にかけて前記分割線
    から離間して形成され、前記メタライズ端子の端部に接
    続されたメタライズ配線導体とを具備することを特徴と
    する多数個取りセラミック配線基板。
  2. 【請求項2】 前記端子形成用穴の天井面に前記分割線
    から離間して形成され、前記メタライズ配線導体に接続
    されたメタライズパッドを具備することを特徴とする請
    求項1記載の多数個取りセラミック配線基板。
JP2000087163A 2000-03-27 2000-03-27 多数個取りセラミック配線基板 Expired - Fee Related JP4651152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000087163A JP4651152B2 (ja) 2000-03-27 2000-03-27 多数個取りセラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000087163A JP4651152B2 (ja) 2000-03-27 2000-03-27 多数個取りセラミック配線基板

Publications (2)

Publication Number Publication Date
JP2001274280A true JP2001274280A (ja) 2001-10-05
JP4651152B2 JP4651152B2 (ja) 2011-03-16

Family

ID=18603214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000087163A Expired - Fee Related JP4651152B2 (ja) 2000-03-27 2000-03-27 多数個取りセラミック配線基板

Country Status (1)

Country Link
JP (1) JP4651152B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332975A (ja) * 2004-05-20 2005-12-02 Matsushita Electric Ind Co Ltd 回路基板
JP2007116111A (ja) * 2006-09-15 2007-05-10 Toshiba Corp セラミックス回路基板の製造方法
JP2011228412A (ja) * 2010-04-19 2011-11-10 Panasonic Corp 樹脂封止型半導体パッケージおよびその製造方法
JP2012049371A (ja) * 2010-08-27 2012-03-08 Tdk Corp セラミック電子部品、及びその製造方法
JP2016201434A (ja) * 2015-04-09 2016-12-01 日本特殊陶業株式会社 セラミック配線基板およびその製造方法
JP2020065024A (ja) * 2018-10-19 2020-04-23 日本特殊陶業株式会社 セラミック配線基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785496B2 (ja) * 1986-05-29 1995-09-13 京セラ株式会社 セラミツク配線基板の製造法
JP3223708B2 (ja) * 1994-07-21 2001-10-29 株式会社村田製作所 積層電子部品およびその製造方法
JP3269025B2 (ja) * 1998-04-16 2002-03-25 三洋電機株式会社 半導体装置とその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332975A (ja) * 2004-05-20 2005-12-02 Matsushita Electric Ind Co Ltd 回路基板
JP2007116111A (ja) * 2006-09-15 2007-05-10 Toshiba Corp セラミックス回路基板の製造方法
JP2011228412A (ja) * 2010-04-19 2011-11-10 Panasonic Corp 樹脂封止型半導体パッケージおよびその製造方法
JP2012049371A (ja) * 2010-08-27 2012-03-08 Tdk Corp セラミック電子部品、及びその製造方法
JP2016201434A (ja) * 2015-04-09 2016-12-01 日本特殊陶業株式会社 セラミック配線基板およびその製造方法
JP2020065024A (ja) * 2018-10-19 2020-04-23 日本特殊陶業株式会社 セラミック配線基板

Also Published As

Publication number Publication date
JP4651152B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
JP4981696B2 (ja) パッケージ
CN110622300A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP2000307200A (ja) 多数個取りセラミック配線基板
JP4651152B2 (ja) 多数個取りセラミック配線基板
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP2007173629A (ja) 電子部品収納用パッケージおよび電子装置
JP4272550B2 (ja) 多数個取り配線基板
JP4272507B2 (ja) 多数個取り配線基板
JP2003007892A (ja) 配線基板
JP2002299520A (ja) 配線基板および多数個取り配線基板
JP2003017816A (ja) 多数個取り配線基板
JP4623852B2 (ja) 電子部品搭載用基板
JP4025655B2 (ja) 配線基板
JP3909285B2 (ja) 配線基板
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JP2004281470A (ja) 配線基板
JP2004179338A (ja) 半導体素子収納用パッケージ
JP3377986B2 (ja) セラミック配線基板
JP3441319B2 (ja) 表面実装型半導体装置
JP2003179175A (ja) 配線基板
JP2003198310A (ja) 圧電振動子収納用パッケージ
JP2003283067A (ja) 多数個取り配線基板
JP2004140111A (ja) 配線基板
JP2004047821A (ja) 多数個取り配線基板
JP2004023051A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101214

R150 Certificate of patent or registration of utility model

Ref document number: 4651152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees