JP4206184B2 - 電子部品搭載用基板およびその多数個取り配列基板 - Google Patents

電子部品搭載用基板およびその多数個取り配列基板 Download PDF

Info

Publication number
JP4206184B2
JP4206184B2 JP2000023295A JP2000023295A JP4206184B2 JP 4206184 B2 JP4206184 B2 JP 4206184B2 JP 2000023295 A JP2000023295 A JP 2000023295A JP 2000023295 A JP2000023295 A JP 2000023295A JP 4206184 B2 JP4206184 B2 JP 4206184B2
Authority
JP
Japan
Prior art keywords
electronic component
component mounting
substrate
external connection
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000023295A
Other languages
English (en)
Other versions
JP2001210742A (ja
Inventor
尚孝 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000023295A priority Critical patent/JP4206184B2/ja
Publication of JP2001210742A publication Critical patent/JP2001210742A/ja
Application granted granted Critical
Publication of JP4206184B2 publication Critical patent/JP4206184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や圧電振動子等の電子部品を搭載するための電子部品搭載用基板およびこの電子部品搭載用基板となる領域を広面積の母基板中に縦横に多数個一体的に配列形成して成る電子部品搭載用基板の多数個取り配列基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子や圧電振動子等の電子部品を搭載するための電子部品搭載用基板は、例えば図5に斜視図で示すように、略長方形平板状のセラミックから成る絶縁基板21の側面の各角部に上面視で円周の略4分の1の円弧状切欠き21aを形成して成るとともに、この切欠き21a内にメタライズ導体から成る外部接続端子22を充填して成る。
【0003】
そして、この従来の電子部品搭載用基板においては、絶縁基板21の上面に電子部品23を接着剤を介して搭載固定するとともに、電子部品23の各電極と外部接続端子22とを例えばボンディングワイヤ24を介して電気的に接続し、しかる後、絶縁基板21の上面に電子部品23およびボンディングワイヤ24を封止するようにして図示しない樹脂製封止材を固着させることによって電子装置となり、この電子装置における外部接続端子22を外部電気回路基板の配線導体に半田を介して接続することによって搭載する電子部品23が外部電気回路に電気的に接続されることとなる。
【0004】
ところで、このような従来の電子部品搭載用基板は、一般的には、図6に斜視図で示すように、略平板状の広面積の母基板31中に、上述の電子部品搭載用基板となる多数個の電子部品搭載用基板領域32を縦横に一体的に配列形成してなる多数個取り配列基板の形態で製作されている。この電子部品搭載用基板の多数個取り配列基板は、各電子部品搭載用基板領域32が仮想線である分割線33で区切られているとともに、分割線33の各交点上に切欠き21a用の円形の貫通孔34が形成されており、この貫通孔34内に外部接続端子22用のメタライズ導体35が充填されている。そして、図7に斜視図で示すように、各電子部品搭載用基板領域32の上面に電子部品23を搭載固定するとともに、電子部品23の電極とメタライズ導体35とを各電子部品搭載用基板領域32内でボンディングワイヤ24を介して電気的に接続した後、母基板31の上面に電子部品23およびボンディングワイヤ24を封止するようにして図示しない樹脂製封止材を固着させ、しかる後、母基板31をダイヤモンドカッタやレーザカッタ等の切断装置により分割線33に沿って各電子部品搭載用基板領域32毎に分割することによって図5に示すような電子部品搭載用基板が多数個同時集約的に製造される。
【0005】
なお、このような従来の電子部品搭載用基板の多数個取り配列基板を製造するには、母基板31用の広面積のセラミックグリーンシートを準備するとともに、このセラミックグリーンシートに貫通孔34となる円形の貫通孔を分割線33の各交点上に打ち抜き金型により打ち抜き、しかる後、この貫通孔内にメタライズ導体35用の金属ペーストを圧入法や吸引法等の充填法により充填するとともにこれを高温で焼成することによって製作される。
【0006】
【発明が解決しようとする課題】
しかしながら、このような電子部品搭載用基板は、近時その小型化が急激に進んでおり、例えば絶縁基板21の長辺が1mm程度、短辺が0.6mm程度の極めて小さなものとなってきている。このため、電子部品搭載用基板の多数個取り配列基板において各分割線33の交点に形成される貫通孔34の直径を例えば0.4mm以上とすると、貫通孔34間の間隔が各電子部品搭載用基板領域32の短辺側で0.2mm以下の狭いものとなり、そのため、この多数個取り配列基板を分割して得られる各電子部品搭載用基板の短辺側において、外部接続端子22間の電気的な絶縁信頼性が低下してしまうという問題点を有していた。そこで、このような問題点を解決するために、多数個取り配列基板における貫通孔34の直径を例えば0.4mm未満の小さいものとすることによって、貫通孔34間の距離を各電子部品搭載用基板領域32の短辺側で0.2mmを超える広いものとし、それによって、多数個取り配列基板を分割して得られる各電子部品搭載用基板の短辺側における外部接続端子22間の電気的絶縁信頼性を高いものとすることが考えられる。しかしながら、このように、多数個取り配列基板における貫通孔34の直径を例えば0.4mm未満の小さいものとした場合には、多数個取り配列基板を分割して得られる各電子部品搭載用基板における外部接続端子22の幅が絶縁基板21の短辺側および長辺側でそれぞれ0.2mm未満の狭いものとなってしまい、その結果、この外部接続端子22を外部電気回路基板の配線導体に半田を介して接続すると、外部接続端子22の側面と外部電気回路基板の配線導体との間に大きな半田の溜まりが形成されず、そのため、この電子部品搭載用基板を使用した電子装置を外部電気回路基板に強固に接続することができなくなってしまうという問題点を誘発する。
【0007】
本発明は、かかる従来の欠点に鑑み案出されたものであり、その目的は、隣接する外部接続端子間の電気的絶縁信頼性が高いとともに、外部接続端子を外部電気回路基板の配線導体に半田を介して強固に接続することが可能な電子部品搭載用基板およびそれを得るための多数個取り配列基板を提供することにある。
【0008】
【課題を解決するための手段】
本発明の電子部品搭載用基板は、略長方形平板状の絶縁基板の側面の各角部を上下方向に切り欠いて長辺方向の幅を短辺方向の幅より長くした切欠きを設け、切欠き内にメタライズ導体を充填して成る外部接続端子を具備することを特徴とするものである。
【0009】
また、本発明の電子部品搭載用基板の配列基板は、平板状の母基板に各々が分割線で区切られた略長方形の多数の電子部品搭載用基板領域を縦横に一体的に配列形成するとともに、分割線の交点上に外部接続端子用のメタライズ導体が充填された切欠き用の貫通孔を設けて成る電子部品搭載用基板の多数個取り配列基板であって、前記貫通孔は、電子部品搭載用基板領域の長辺方向の長さが短辺方向の長さより長いことを特徴とするものである。
【0010】
本発明の電子部品搭載用基板によれば、絶縁基板の側面の各角部に設けられた切欠きは、絶縁基板の長辺方向の幅が短辺方向の幅よりも長いことから、絶縁基板の短辺側における外部接続端子同士の間隔を広いものとすることができるとともに、絶縁基板の長辺側において外部接続端子の幅を広いものとすることができる。
【0011】
また、本発明の電子部品搭載用基板の多数個取り配列基板によれば、各電子部品搭載用基板領域を区切る分割線の交点上に形成された切欠き用の貫通孔は、電子部品搭載用基板領域の長辺方向の長さが短辺方向の長さより長いことから、この配列基板を分割線に沿って分割すると、長辺側において幅が広くかつ短辺側において隣接間隔が広い外部接続端子を有する電子部品搭載用基板を得ることができる。
【0012】
【発明の実施の形態】
次に、本発明を添付の図面を基に説明する。
【0013】
図1は、本発明の電子部品搭載用基板の実施の形態の一例を示す斜視図であり、1は絶縁基板、2は外部接続端子である。
【0014】
絶縁基板1は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・窒化珪素質焼結体・炭化珪素質焼結体・ガラス−セラミックス等のセラミックス材料から成る略長方形の平板であり、その上面中央部には半導体素子等の電子部品3が搭載される。
【0015】
また、絶縁基板1の側面の各角部には切欠き1aが形成されており、この切欠き1a内には例えばタングステンやモリブデン・銅・銀等のメタライズ導体から成る外部接続端子2が充填されている。
【0016】
外部接続端子2は、絶縁基板1に搭載される電子部品3を図示しない外部電気回路基板に電気的に接続する導体路として機能し、その上面部位には電子部品3の各電極がボンディングワイヤ4を介して電気的に接続され、その下面部位および側面部位は外部電気回路基板の配線導体に半田を介して電気的に接続される。
【0017】
そして、本発明の電子部品搭載用基板においては、切欠き1aは絶縁基板1の長辺に沿って細長い形状となっている。本発明の電子部品搭載用基板においては、切欠き1aが絶縁基体1の長辺に沿って細長い形状となっていることから、絶縁基板1の短辺側において隣接する外部接続端子2同士の間隔を広いものとすることができる。したがって、絶縁基体1の幅が狭い短辺側においても各外部接続端子2間の電気的絶縁の信頼性を高く保つことができる。また、切欠き1aが絶縁基体1の長辺に沿って細長い形状となっていることから、外部接続端子2の幅を絶縁基板1の長辺側で広いものとすることができる。したがって、この電子部品搭載用基板に電子部品3を搭載して電子装置となした後、外部接続端子2を外部電気回路基板の配線導体に半田を介して接続すると、外部接続端子2の長辺側面と外部電気回路基板の配線導体との間に大きな半田の溜まりが形成されて、この電子部品搭載用基板を使用した電子装置を外部電気回路基板に極めて強固に接続することができる。
【0018】
なお、切欠き1a同士の隣接間隔が0.2mm未満となると、隣接する外部接続端子2間の電気的絶縁信頼性が低いものとなる危険性が大きくなる傾向にある。したがって、切欠き1a同士の隣接間隔は、0.2mm以上であることが好ましい。また、切欠き1aの短辺側の幅が0.05mm未満であると、切欠き1a内に充填された外部接続端子2の上面にボンディングワイヤ4等を電気的に良好に接続することが困難となる傾向にある。したがって、切欠き1aの短辺側の幅は0.05mm以上であることが好ましい。更に、切欠き1aの長辺側の幅が0.2mm未満であると、切欠き1a内に充填された外部接続端子2を外部電気回路基板の配線導体に半田を介して強固に接続させることが困難となる傾向にある。したがって、切欠き1aの長辺側の幅は、0.2mm以上であることが好ましい。
【0019】
かくして、本発明の電子部品搭載用基板によれば、外部接続端子2間の電気的絶縁信頼性に優れ、かつ外部接続端子2を外部電気回路基板の配線導体に半田を介して強固に接続することが可能な電子部品搭載用基板を提供することができる。
【0020】
次に、本発明の多数個取り配列基板について説明する。図2は、図1に示した電子部品搭載用基板を製作するための本発明の多数個取り配列基板の実施の形態例を示す斜視図であり、11は母基板、12は電子部品搭載用基板領域である。
【0021】
母基板11は、主として酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・窒化珪素質焼結体・炭化珪素質焼結体・ガラス−セラミックス等のセラミックス材料から成る広面積の略平板であり、その中央部に上述の電子部品搭載用基板となる多数の長方形の電子部品搭載用基板領域12が仮想線である分割線13で区切られて縦横に一体的に配列形成されている。そして、この母基板11を各分割線13に沿って各電子部品搭載用基板領域12毎に分割することによって図1に示す電子部品搭載用基板が多数個同時集約的に製作される。
【0022】
このような母基板11は、母基板11用のセラミックグリーンシートに後述する貫通孔14用の貫通孔を打ち抜くとともに、この貫通孔内に後述するメタライズ導体15用の金属ペーストを充填し、これを高温で焼成することによって製作される。なお、母基板11用のセラミックグリーンシートは、絶縁基板1が酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダおよび溶剤を添加混合して泥漿状となすとともにこれを従来周知のドクタブレード法を採用してシート状に形成することによって得られる。
【0023】
また、母基板11には、各電子部品搭載用基板領域12を区切る分割線13の各交点に切欠き1a用の貫通孔14が形成されており、この貫通孔14内には外部接続端子2用のメタライズ導体15が充填されている。貫通孔14は、各電子部品搭載用基板領域12の長辺に沿って長い長円形状であり、分割線13に沿って分割されることにより絶縁基板1の切欠き1aを形成する。また、貫通孔14内に充填されたメタライズ導体15は、分割線13に沿って分割されることにより外部接続端子2を形成する。そしてこの場合、貫通孔14は、各基板領域12の長辺に沿って長いことから、貫通孔14同士の隣接間隔を各電子部品搭載用基板領域12の短辺側において広いものとすることができる。したがって、母基板11を分割線13に沿って分割することによって得られる各電子部品搭載用基板においても各外部接続端子2同士の隣接間隔を絶縁基板1の短辺側において広いものとすることができるとともに、各外部接続端子2の長辺側における幅を広いものとすることができる。したがって、本発明の多数個取り配列基板によれば、外部接続端子2間の電気的絶縁信頼性が優れ、かつ外部接続端子2を外部電気回路基板の配線導体に半田を介して強固に接続することが可能な電子部品搭載用基板を提供することができる。
【0024】
なお、貫通孔14同士の隣接間隔は0.2mm未満であると、得られる電子部品搭載用基板において、外部接続端子2同士の隣接間隔が絶縁基板1の短辺側で狭いものとなり、外部接続端子2同士の電気的絶縁信頼性が低下する危険性が大きくなる傾向にあるとともに、貫通孔14同士の間の母基板11にクラックが発生しやすくなる傾向にある。したがって、貫通孔14同士の隣接間隔は、0.2mm以上であることが好ましい。また、貫通孔14は、その短辺側の幅が0.1 mm未満であると、これに充填されたメタライズ導体15を分割して得られる外部接続端子2の短辺側の幅が0.05mm未満の狭いものとなって、外部接続端子2上面にボンディングワイヤ4等を電気的に良好に接続することが困難となる傾向にある。したがって、貫通孔14の短辺側の幅は0.1mm以上であることが好ましい。さらに、貫通孔14は、その長辺側の幅が0.4mm未満であると、これに充填されたメタライズ導体15を分割して得られる外部接続端子2の長辺側の幅が0.2mm未満の狭いものとなって、外部接続端子2を外部電気回路基板の配線導体に半田を介して強固に接続させることが困難となる傾向にある。したがって、貫通孔14の長辺側の幅は0.4mm以上であることが好ましい。なお、このような貫通孔14は、母基板11用のセラミックグリーンシートに従来周知の打ち抜き金型を用いて長円状の貫通孔を打ち抜くことによって形成され、また、メタライズ導体15は、母基板11用のセラミックグリーンシートに設けた前記貫通孔内に圧入法や吸引法等によりメタライズ導体15用の金属ペーストを充填しておくことによって形成される。メタライズ導体15用の金属ペーストは、メタライズ導体15がタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合して適当な粘度のペースト状となすことによって製作すればよい。
【0025】
そして、本発明の電子部品搭載用基板の多数個取り集合基板によれば、図3に斜視図で示すように、各電子部品搭載用基板領域12の上面に電子部品3を接着剤を介して搭載固定するとともに、各電子部品搭載用基板領域12において電子部品3の電極とメタライズ導体15とをボンディングワイヤ4を介して電気的に接続した後、母基板11の上面に各電子部品3およびボンディングワイヤ4を封止するようにして図示しない樹脂製封止材を固着させ、最後に母基板11を例えばダイヤモンドカッタやレーザカッタ等の切断装置を用いて分割線13に沿って各電子部品搭載用基板領域12毎に分割することによって図1に示すような電子部品搭載用基板が多数個集約的に製造される。
【0026】
なお、本発明は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態例では、外部接続端子2は、その上下面が露出していたが、外部接続端子2は、図4に斜視図で示すように、その上下面がメタライズ導体から成る接続用パッド5で覆われていてもよい。また、上述の実施の形態例においては、絶縁基板1および母基板11は単層構造であったが、絶縁基板1および母基板11は複数のセラミック層が積層された多層構造であっても構わない。さらに、上述の実施の形態例では、電子部品3の電極と外部接続端子2とはボンディングワイヤ4を介して接続されていたが、電子部品3の電極と外部接続端子2とは、半田や金等の金属バンプを介して接続されてもよい。
【0027】
【発明の効果】
本発明の電子部品搭載用基板によれば、絶縁基板の側面の各角部に設けられた切欠きは、絶縁基板の長辺方向の幅が短辺方向の幅よりも長いことから、絶縁基板の短辺側における外部接続端子同士の隣接間隔を広いものとすることができるとともに、絶縁基板の長辺側において外部接続端子の幅を広いものとすることができる。したがって、外部接続端子間の電気的絶縁信頼性を高いものとすることが可能であるとともに、外部接続端子と外部電気回路基板の配線導体との半田を介した接続を極めて強固なものとすることが可能である。
【0028】
また、本発明の電子部品搭載用基板の多数個取り配列基板によれば、各電子部品搭載用基板領域を区切る分割線の交点上に形成された切欠き用の貫通孔は、基板領域の長辺方向の長さが短辺方向の長さより長いことから、この配列基板を分割線に沿って分割することによって、長辺側において幅が広くかつ短辺側において隣接間隔が広い外部接続端子を有する本発明の電子部品搭載用基板を効率よく得ることができる。
【図面の簡単な説明】
【図1】本発明の電子部品搭載用基板の実施の形態の一例を示す斜視図である。
【図2】図1に示す電子部品搭載用基板の多数個取り配列基板の実施形態例を示す斜視図である。
【図3】図2に示す多数個取り配列基板から図1に示す電子部品搭載用基板を製作する方法を説明するための斜視図である。
【図4】本発明の電子部品搭載用基板の実施形態の他の例を示す斜視図である。
【図5】従来の電子部品搭載用基板を示す斜視図である。
【図6】図5に示す電子部品搭載用基板の多数個取り配列基板を示す斜視図である。
【図7】図6に示す電子部品搭載用基板の多数個取り配列基板から図5に示す電子部品搭載用基板を製作する方法を説明するための斜視図である。
【符号の説明】
1・・・・絶縁基板
1a・・・・切欠き
2・・・・外部接続端子
3・・・・電子部品
11・・・・母基板
12・・・・電子部品搭載用基板領域
13・・・・分割線
14・・・・切欠き用の貫通孔
15・・・・外部接続端子用のメタライズ導体

Claims (2)

  1. 略長方形平板状の絶縁基板の側面の各角部を上下方向に切り欠いて長辺方向の幅を短辺方向の幅より長くした切欠きを設け、該切欠き内にメタライズ導体を充填して成る外部接続端子を具備することを特徴とする電子部品搭載用基板。
  2. 平板状の母基板に各々が分割線で区切られた略長方形の多数の電子部品搭載用基板領域を縦横に一体的に配列形成するとともに、前記分割線の交点上に外部接続端子用のメタライズ導体が充填された切欠き用の貫通孔を設けて成る電子部品搭載用基板の多数個取り配列基板であって、前記貫通孔は、前記電子部品搭載用基板領域の長辺方向の長さが短辺方向の長さより長いことを特徴とする電子部品搭載用基板の多数個取り配列基板。
JP2000023295A 2000-01-27 2000-01-27 電子部品搭載用基板およびその多数個取り配列基板 Expired - Fee Related JP4206184B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000023295A JP4206184B2 (ja) 2000-01-27 2000-01-27 電子部品搭載用基板およびその多数個取り配列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000023295A JP4206184B2 (ja) 2000-01-27 2000-01-27 電子部品搭載用基板およびその多数個取り配列基板

Publications (2)

Publication Number Publication Date
JP2001210742A JP2001210742A (ja) 2001-08-03
JP4206184B2 true JP4206184B2 (ja) 2009-01-07

Family

ID=18549469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000023295A Expired - Fee Related JP4206184B2 (ja) 2000-01-27 2000-01-27 電子部品搭載用基板およびその多数個取り配列基板

Country Status (1)

Country Link
JP (1) JP4206184B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294976A (ja) * 2005-04-13 2006-10-26 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2001210742A (ja) 2001-08-03

Similar Documents

Publication Publication Date Title
CN109392245B (zh) 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
EP3370254A1 (en) Wiring substrate, electronic device and electronic module
EP3678196B1 (en) Substrate for mounting electronic components, electronic device, and electronic module
JP3838935B2 (ja) 多数個取り配線基板
JP2000307200A (ja) 多数個取りセラミック配線基板
JP5855822B2 (ja) 多数個取り配線基板
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP4651152B2 (ja) 多数個取りセラミック配線基板
JP2004288660A (ja) 配線基板
CN110326101B (zh) 布线基板、电子装置及电子模块
JP4812516B2 (ja) 複数個取り配線基板
JP3842683B2 (ja) 多数個取り配線基板
EP3547357A1 (en) Wiring board, electronic device, and electronic module
JP2004281470A (ja) 配線基板
JP2004055985A (ja) セラミックパッケージ及び電子装置
JP2004288661A (ja) 配線基板
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP3847219B2 (ja) 配線基板
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2002198460A (ja) 多数個取り配線基板
JP3872399B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees