JP2002198460A - 多数個取り配線基板 - Google Patents
多数個取り配線基板Info
- Publication number
- JP2002198460A JP2002198460A JP2000397442A JP2000397442A JP2002198460A JP 2002198460 A JP2002198460 A JP 2002198460A JP 2000397442 A JP2000397442 A JP 2000397442A JP 2000397442 A JP2000397442 A JP 2000397442A JP 2002198460 A JP2002198460 A JP 2002198460A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductor
- hole
- metallized conductor
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【課題】多数個取り配線基板から配線基板領域毎に切断
分割する際に、真っ直ぐに切断でき貫通孔のメタライズ
導体間の電気的な絶縁信頼性を高め、外部電気回路基板
の配線導体へ電子部品を高い信頼性でもって接続できる
ようにすること。 【解決手段】誘電体から成る母基板１に各々が分割線３
で区切られた略長方形の複数の配線基板領域２が縦横に
一体的に配列形成されているとともに、分割線３上に貫
通孔が形成され、その貫通孔に金属粉末に対してセラミ
ック粉末を５０〜６５重量部含むメタライズ導体５が充
填されている。
分割する際に、真っ直ぐに切断でき貫通孔のメタライズ
導体間の電気的な絶縁信頼性を高め、外部電気回路基板
の配線導体へ電子部品を高い信頼性でもって接続できる
ようにすること。 【解決手段】誘電体から成る母基板１に各々が分割線３
で区切られた略長方形の複数の配線基板領域２が縦横に
一体的に配列形成されているとともに、分割線３上に貫
通孔が形成され、その貫通孔に金属粉末に対してセラミ
ック粉末を５０〜６５重量部含むメタライズ導体５が充
填されている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば半導体素子
や圧電振動子等の電子部品等を搭載するための配線基板
となる領域を広面積の母基板に縦横に複数個一体的に配
列形成して成る多数個取り配線基板に関する。
や圧電振動子等の電子部品等を搭載するための配線基板
となる領域を広面積の母基板に縦横に複数個一体的に配
列形成して成る多数個取り配線基板に関する。
【０００２】
【従来の技術】従来、例えば半導体素子や圧電振動子等
の電子部品を搭載するための配線基板は、図５に斜視図
で示すように、略長方形のセラミックスから成る絶縁基
板２０の側面や隅部に平面視で円周の略４分の１の円弧
状切り欠き２０ａを形成し、切り欠き２０ａ内にタング
ステン（Ｗ）、モリブデン（Ｍo）、銅（Ｃu）、銀（Ａ
ｇ）等のメタライズ導体を充填して外部接続端子１８が
設けられている。
の電子部品を搭載するための配線基板は、図５に斜視図
で示すように、略長方形のセラミックスから成る絶縁基
板２０の側面や隅部に平面視で円周の略４分の１の円弧
状切り欠き２０ａを形成し、切り欠き２０ａ内にタング
ステン（Ｗ）、モリブデン（Ｍo）、銅（Ｃu）、銀（Ａ
ｇ）等のメタライズ導体を充填して外部接続端子１８が
設けられている。
【０００３】そして、この従来の配線基板においては、
絶縁基板２０の上面に電子部品１６を接着剤を介して搭
載固定するとともに、電子部品１６の各電極と外部接続
端子１８を例えばボンディングワイヤ１７を介して電気
的に接続し、しかる後、絶縁基板２０の上面に電子部品
１６およびボンディングワイヤ１７を覆って封止するよ
うに樹脂封止材（ポッティング樹脂）を固着させること
によって電子部品装置となる。そして、外部接続端子１
８を外部電気回路基板の配線導体に半田を介して接続す
ることによって、搭載する電子部品１６が外部電気回路
に電気的に接続されることとなる。
絶縁基板２０の上面に電子部品１６を接着剤を介して搭
載固定するとともに、電子部品１６の各電極と外部接続
端子１８を例えばボンディングワイヤ１７を介して電気
的に接続し、しかる後、絶縁基板２０の上面に電子部品
１６およびボンディングワイヤ１７を覆って封止するよ
うに樹脂封止材（ポッティング樹脂）を固着させること
によって電子部品装置となる。そして、外部接続端子１
８を外部電気回路基板の配線導体に半田を介して接続す
ることによって、搭載する電子部品１６が外部電気回路
に電気的に接続されることとなる。
【０００４】このような従来の配線基板は、一般的に
は、図６に斜視図で示すように、略平板状の広面積の母
基板１１に、上述の配線基板となる多数個の配線基板領
域１２を縦横に一体的に配列形成して成る多数個取りの
形態で製作される。この多数個取り配線基板１１は、各
配線基板領域１２が分割線１３で区切られているととも
に、分割線１３の交点上に切り欠き２０ａ用の円形の貫
通孔１４が形成されており、貫通孔１４には外部接続端
子１８用のＷ，Ｍｏ，Ｃu，Ａｇ等のメタライズ導体１
５が充填される。
は、図６に斜視図で示すように、略平板状の広面積の母
基板１１に、上述の配線基板となる多数個の配線基板領
域１２を縦横に一体的に配列形成して成る多数個取りの
形態で製作される。この多数個取り配線基板１１は、各
配線基板領域１２が分割線１３で区切られているととも
に、分割線１３の交点上に切り欠き２０ａ用の円形の貫
通孔１４が形成されており、貫通孔１４には外部接続端
子１８用のＷ，Ｍｏ，Ｃu，Ａｇ等のメタライズ導体１
５が充填される。
【０００５】そして、図７に斜視図で示すように、各配
線基板領域１２の上面に電子部品１６を搭載固定すると
ともに、電子部品１６の電極とメタライズ導体１５とを
各配線基板領域１２内でボンディングワイヤ１７を介し
て電気的に接続した後、母基板１１の上面に電子部品１
６およびボンディングワイヤ１７を覆って封止するよう
に樹脂封止材（ポッティング樹脂）を固着させ、しかる
後、母基板１１をダイヤモンドカッタやレーザカッタ等
の切断装置により分割線１３に沿って各配線基板領域１
２毎に分割することにより、図５に示すような配線基板
が多数個同時集約的に製造される。
線基板領域１２の上面に電子部品１６を搭載固定すると
ともに、電子部品１６の電極とメタライズ導体１５とを
各配線基板領域１２内でボンディングワイヤ１７を介し
て電気的に接続した後、母基板１１の上面に電子部品１
６およびボンディングワイヤ１７を覆って封止するよう
に樹脂封止材（ポッティング樹脂）を固着させ、しかる
後、母基板１１をダイヤモンドカッタやレーザカッタ等
の切断装置により分割線１３に沿って各配線基板領域１
２毎に分割することにより、図５に示すような配線基板
が多数個同時集約的に製造される。
【０００６】なお、このような多数個取り配線基板は、
母基板１１用の広面積のセラミックグリーンシートを準
備し、このセラミックグリーンシートに貫通孔１４とな
る円形の貫通穴を分割線１３の各交点上に打ち抜き金型
により形成し、しかる後、貫通孔１４に例えばＷ，Ｍ
o，Ｃu，Ａｇ等のメタライズ導体１５を圧入法や吸引法
等の充填法により充填して高温で焼成することによって
製作される。
母基板１１用の広面積のセラミックグリーンシートを準
備し、このセラミックグリーンシートに貫通孔１４とな
る円形の貫通穴を分割線１３の各交点上に打ち抜き金型
により形成し、しかる後、貫通孔１４に例えばＷ，Ｍ
o，Ｃu，Ａｇ等のメタライズ導体１５を圧入法や吸引法
等の充填法により充填して高温で焼成することによって
製作される。
【０００７】そして、メタライズ導体１５がＷメタライ
ズから成る場合であれば、Ｗ粉末に適当な有機バインダ
ー、溶剤を添加混合して適当な粘度のペースト状となす
ことによって、メタライズ導体１５の金属ペーストが製
作されている。
ズから成る場合であれば、Ｗ粉末に適当な有機バインダ
ー、溶剤を添加混合して適当な粘度のペースト状となす
ことによって、メタライズ導体１５の金属ペーストが製
作されている。
【０００８】また、他の従来例として、前述の外部接続
端子１８のメタライズ導体１５に相応するキャスタレー
ション部の導体に関し、金属粉末にガラスを３０重量％
以下含有させることで、切断分割時に破壊強度が低いガ
ラスの界面に沿って切断分割することとなり、キャスタ
レーション部の導体金属面を真っ直ぐ切断することがで
きるため切断によるバリ、欠けも少ない電子部品用セラ
ミックパッケージが提案されている（特開平１１−３０
７６９１号公報参照）。
端子１８のメタライズ導体１５に相応するキャスタレー
ション部の導体に関し、金属粉末にガラスを３０重量％
以下含有させることで、切断分割時に破壊強度が低いガ
ラスの界面に沿って切断分割することとなり、キャスタ
レーション部の導体金属面を真っ直ぐ切断することがで
きるため切断によるバリ、欠けも少ない電子部品用セラ
ミックパッケージが提案されている（特開平１１−３０
７６９１号公報参照）。
【０００９】また、前述のメタライズ導体１５に関し、
ビアホール内に形成されたビア導体の内部に直径約１μ
ｍ〜５μｍの多数の空隙部、または直径約０．１μｍ〜
０．５μｍの無機材料の微粉末および直径約１μｍ〜５
μｍの多数の空隙部を散在させることで、ビア導体の体
積がビアホール内の容積とほぼ等しくなり、基板焼結時
にビア導体の収縮が抑えられ、ビア導体とビアホールの
内壁との間に隙間を発生させずに両者が密着するため、
基板表面に薄膜多層配線を形成する場合に、このような
隙間を埋める工程は不要となり薄膜層に穴明き等の不良
が発生することもなく良好な薄膜多層配線とすることが
できる多層配線基板が提案されている（特開平８−２７
４４７０号公報参照）。
ビアホール内に形成されたビア導体の内部に直径約１μ
ｍ〜５μｍの多数の空隙部、または直径約０．１μｍ〜
０．５μｍの無機材料の微粉末および直径約１μｍ〜５
μｍの多数の空隙部を散在させることで、ビア導体の体
積がビアホール内の容積とほぼ等しくなり、基板焼結時
にビア導体の収縮が抑えられ、ビア導体とビアホールの
内壁との間に隙間を発生させずに両者が密着するため、
基板表面に薄膜多層配線を形成する場合に、このような
隙間を埋める工程は不要となり薄膜層に穴明き等の不良
が発生することもなく良好な薄膜多層配線とすることが
できる多層配線基板が提案されている（特開平８−２７
４４７０号公報参照）。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
ような配線基板は、近時その小型化が急速に進んでお
り、例えば絶縁基板２０の長辺が１ｍｍ程度、短辺が
０．６ｍｍ程度の極めて小さなものとなってきている。
このため、多数個取り配線基板用の母基板１１におい
て、各分割線１３上の交点に形成される貫通孔１４の直
径を例えば０．４ｍｍ以上とすると、貫通孔１４間の間
隔が各配線基板領域１２の短辺側で０．２ｍｍ以下の狭
いものとなる。そのため、貫通孔１４のメタライズ導体
１５をダイヤモンドカッタやレーザカッタ等の切断装置
にて分割線１３に沿って切断分割する際に、メタライズ
導体１５の破壊強度が高いと真っ直ぐに切断できずバリ
や欠けが発生し、メタライズ導体１５間の絶縁信頼性が
低下するという問題点を有していた。
ような配線基板は、近時その小型化が急速に進んでお
り、例えば絶縁基板２０の長辺が１ｍｍ程度、短辺が
０．６ｍｍ程度の極めて小さなものとなってきている。
このため、多数個取り配線基板用の母基板１１におい
て、各分割線１３上の交点に形成される貫通孔１４の直
径を例えば０．４ｍｍ以上とすると、貫通孔１４間の間
隔が各配線基板領域１２の短辺側で０．２ｍｍ以下の狭
いものとなる。そのため、貫通孔１４のメタライズ導体
１５をダイヤモンドカッタやレーザカッタ等の切断装置
にて分割線１３に沿って切断分割する際に、メタライズ
導体１５の破壊強度が高いと真っ直ぐに切断できずバリ
や欠けが発生し、メタライズ導体１５間の絶縁信頼性が
低下するという問題点を有していた。
【００１１】そこで、このような問題点を解決するため
の特開平１１−３０７６９１号公報に記載の如く、キャ
スタレーション部の導体の金属粉末にガラスを３０重量
％以下含ませることで、キャスタレーション部の導体の
破壊強度を低くして切断分割のときのバリ、欠けの少な
い電子部品用セラミックパッケージが提案されている
が、キャスタレーション部と導体との間に熱膨張差に起
因した熱応力が集中して大きな残留応力となる。その結
果、外部電気回路基板の配線導体に半田を介して接続す
る際や切断分割のときのダイヤモンドカッタやレーザカ
ッタ等の外力、その他熱衝撃が加わると、残留応力と相
まって極めて大きな力となり、キャスタレーション部に
クラックを発生させ、導体の剥がれや欠けにより断線が
発生するという問題点を有していた。
の特開平１１−３０７６９１号公報に記載の如く、キャ
スタレーション部の導体の金属粉末にガラスを３０重量
％以下含ませることで、キャスタレーション部の導体の
破壊強度を低くして切断分割のときのバリ、欠けの少な
い電子部品用セラミックパッケージが提案されている
が、キャスタレーション部と導体との間に熱膨張差に起
因した熱応力が集中して大きな残留応力となる。その結
果、外部電気回路基板の配線導体に半田を介して接続す
る際や切断分割のときのダイヤモンドカッタやレーザカ
ッタ等の外力、その他熱衝撃が加わると、残留応力と相
まって極めて大きな力となり、キャスタレーション部に
クラックを発生させ、導体の剥がれや欠けにより断線が
発生するという問題点を有していた。
【００１２】また、特開平８−２７４４７０号公報に記
載の如く、ビア導体の内部に直径約１〜５μｍの多数の
空隙部、または直径０．１〜０．５μｍの無機物の微粉
末および直径約１〜５μｍの多数の空隙部を散在させる
ことで、ビア導体とビアホールとの間に隙間を発生させ
ずに両者が密着する多層配線基板が提案されているが、
メタライズ導体に多数の空隙部を有することからメタラ
イズ導体が脆弱になってしまい、外力や熱衝撃等が加わ
るとメタライズ導体の剥がれや欠けが発生するという問
題点を有していた。
載の如く、ビア導体の内部に直径約１〜５μｍの多数の
空隙部、または直径０．１〜０．５μｍの無機物の微粉
末および直径約１〜５μｍの多数の空隙部を散在させる
ことで、ビア導体とビアホールとの間に隙間を発生させ
ずに両者が密着する多層配線基板が提案されているが、
メタライズ導体に多数の空隙部を有することからメタラ
イズ導体が脆弱になってしまい、外力や熱衝撃等が加わ
るとメタライズ導体の剥がれや欠けが発生するという問
題点を有していた。
【００１３】本発明は、上記従来の問題点に鑑み完成さ
れたものであり、その目的は、外部電気回路基板の配線
導体へ電子部品を高い信頼性でもって接続できる配線基
板を作製できる多数個取り配線基板を提供することにあ
る。
れたものであり、その目的は、外部電気回路基板の配線
導体へ電子部品を高い信頼性でもって接続できる配線基
板を作製できる多数個取り配線基板を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明の多数個取り配線
基板は、誘電体から成る母基板に各々が分割線で区切ら
れた略長方形の複数の配線基板領域が縦横に一体的に配
列形成されているとともに、前記分割線上に貫通孔が形
成され、該貫通孔に金属粉末に対してセラミック粉末を
５０〜６５重量部含むメタライズ導体が充填されている
ことを特徴とする。
基板は、誘電体から成る母基板に各々が分割線で区切ら
れた略長方形の複数の配線基板領域が縦横に一体的に配
列形成されているとともに、前記分割線上に貫通孔が形
成され、該貫通孔に金属粉末に対してセラミック粉末を
５０〜６５重量部含むメタライズ導体が充填されている
ことを特徴とする。
【００１５】本発明は、上記の構成により、母基板と貫
通孔のメタライズ導体との熱膨張差による熱応力を小さ
くできる。そのため、各配線基板領域毎に切断分割する
際にダイヤモンドカッタやレーザカッタからの切断に伴
う外力やその他の熱衝撃などが加わっても、熱応力が集
中する貫通孔にクラックを発生させたり貫通孔からメタ
ライズ導体が剥がれて断線するということも大幅に抑制
される。また、メタライズ導体の金属化が抑えられるた
め、メタライズ導体の破壊強度が小さくなっており、各
配線基板領域毎に切断分割する際にダイヤモンドカッタ
やレーザカッタが貫通孔のメタライズ導体を真っ直ぐに
切断でき、バリや欠けの発生も無いため、母基板を各配
線基板領域毎に正確に切断分割することができる。
通孔のメタライズ導体との熱膨張差による熱応力を小さ
くできる。そのため、各配線基板領域毎に切断分割する
際にダイヤモンドカッタやレーザカッタからの切断に伴
う外力やその他の熱衝撃などが加わっても、熱応力が集
中する貫通孔にクラックを発生させたり貫通孔からメタ
ライズ導体が剥がれて断線するということも大幅に抑制
される。また、メタライズ導体の金属化が抑えられるた
め、メタライズ導体の破壊強度が小さくなっており、各
配線基板領域毎に切断分割する際にダイヤモンドカッタ
やレーザカッタが貫通孔のメタライズ導体を真っ直ぐに
切断でき、バリや欠けの発生も無いため、母基板を各配
線基板領域毎に正確に切断分割することができる。
【００１６】また本発明において、好ましくは、前記メ
タライズ導体の空孔率が１〜３体積％であることを特徴
とする。
タライズ導体の空孔率が１〜３体積％であることを特徴
とする。
【００１７】本発明は、このような構成により、メタラ
イズ導体に空孔を形成させることで、絶縁基板とメタラ
イズ導体との熱膨張差による熱応力やメタライズ導体の
金属化を抑制するように有効に作用し、母基板を各配線
基板領域毎に正確に切断分割することができる。
イズ導体に空孔を形成させることで、絶縁基板とメタラ
イズ導体との熱膨張差による熱応力やメタライズ導体の
金属化を抑制するように有効に作用し、母基板を各配線
基板領域毎に正確に切断分割することができる。
【００１８】さらに本発明において、好ましくは、前記
メタライズ導体中の空孔のうち８０体積％以上が独立し
ていることを特徴とする。
メタライズ導体中の空孔のうち８０体積％以上が独立し
ていることを特徴とする。
【００１９】本発明は、このような構成により、連続し
た空孔の形成を抑制しメタライズ導体の脆弱化を防止で
きるため、切断分割時のメタライズ導体の貫通孔からの
剥がれやメタライズ導体の欠けを無くすことができる。
た空孔の形成を抑制しメタライズ導体の脆弱化を防止で
きるため、切断分割時のメタライズ導体の貫通孔からの
剥がれやメタライズ導体の欠けを無くすことができる。
【００２０】
【発明の実施の形態】本発明の多数個取り配線基板につ
いて以下に詳細に説明する。図１は、本発明の多数個取
り配線基板について実施の形態の一例を示す斜視図であ
り、１は母基板、２は配線基板領域である。
いて以下に詳細に説明する。図１は、本発明の多数個取
り配線基板について実施の形態の一例を示す斜視図であ
り、１は母基板、２は配線基板領域である。
【００２１】母基板１は、主として酸化アルミニウム
（Ａｌ2Ｏ3）質焼結体や窒化アルミニウム（ＡｌＮ）質
焼結体、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）質焼結
体、窒化珪素（Ｓｉ3Ｎ4）質焼結体、炭化珪素（Ｓｉ
Ｃ）質焼結体、ガラスセラミックス等のセラミックス等
のセラミックス材料から成る広面積の略平板であり、そ
の主面に電子部品を搭載するための複数の略長方形の配
線基板領域２が分割線３で区切られて縦横に一体的に配
列形成されている。そして、母基板１に電子部品が搭載
された後、各分割線３に沿って切断分割することによっ
て電子部品装置が多数個同時集約的に製作される。
（Ａｌ2Ｏ3）質焼結体や窒化アルミニウム（ＡｌＮ）質
焼結体、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）質焼結
体、窒化珪素（Ｓｉ3Ｎ4）質焼結体、炭化珪素（Ｓｉ
Ｃ）質焼結体、ガラスセラミックス等のセラミックス等
のセラミックス材料から成る広面積の略平板であり、そ
の主面に電子部品を搭載するための複数の略長方形の配
線基板領域２が分割線３で区切られて縦横に一体的に配
列形成されている。そして、母基板１に電子部品が搭載
された後、各分割線３に沿って切断分割することによっ
て電子部品装置が多数個同時集約的に製作される。
【００２２】本発明の母基板１は、母基板１用のセラミ
ックグリーンシートに貫通孔４を打ち抜き、この貫通孔
４にメタライズ導体５を充填し、これを高温で焼成する
ことによって製作される。なお、母基板１用のセラミッ
クグリーンシートは、母基板１が酸化アルミニウム（Ａ
ｌ2Ｏ3）質焼結体から成る場合、酸化アルミニウム、酸
化珪素（ＳｉＯ2）、酸化カルシウム（ＣａＯ）、酸化
マグネシウム（ＭｇＯ）等の原材料粉末に適当な有機バ
インダーおよび溶剤を添加混合して泥漿状となし、これ
を従来周知のドクターブレード法を採用してシート状に
形成することによって得られる。
ックグリーンシートに貫通孔４を打ち抜き、この貫通孔
４にメタライズ導体５を充填し、これを高温で焼成する
ことによって製作される。なお、母基板１用のセラミッ
クグリーンシートは、母基板１が酸化アルミニウム（Ａ
ｌ2Ｏ3）質焼結体から成る場合、酸化アルミニウム、酸
化珪素（ＳｉＯ2）、酸化カルシウム（ＣａＯ）、酸化
マグネシウム（ＭｇＯ）等の原材料粉末に適当な有機バ
インダーおよび溶剤を添加混合して泥漿状となし、これ
を従来周知のドクターブレード法を採用してシート状に
形成することによって得られる。
【００２３】また、母基板１には、各配線基板領域２を
区切る分割線３上の各交点に貫通孔４が形成されてお
り、この貫通孔４には図３に示すような外部接続端子８
用のメタライズ導体５が充填されている。貫通孔４を分
割線３に沿って分割することにより外部接続端子８を形
成する。
区切る分割線３上の各交点に貫通孔４が形成されてお
り、この貫通孔４には図３に示すような外部接続端子８
用のメタライズ導体５が充填されている。貫通孔４を分
割線３に沿って分割することにより外部接続端子８を形
成する。
【００２４】なお、貫通孔４は母基板１用のセラミック
グリーンシートに従来周知の打ち抜き金型を用いて打ち
抜くことによって形成され、各配線基板領域２の長辺側
に沿って細長い形状となるように形成することで、短辺
側の外部接続端子８間を広くでき、電気的な絶縁信頼性
が高くなる。長辺側ではメタライズ導体５の幅が大きく
取れるため、外部電気回路基板の配線導体との間に大き
な半田の溜まりが形成されて、この配線基板を使用した
電子部品装置を外部電気回路基板の配線導体に極めて強
固に接続することができる。
グリーンシートに従来周知の打ち抜き金型を用いて打ち
抜くことによって形成され、各配線基板領域２の長辺側
に沿って細長い形状となるように形成することで、短辺
側の外部接続端子８間を広くでき、電気的な絶縁信頼性
が高くなる。長辺側ではメタライズ導体５の幅が大きく
取れるため、外部電気回路基板の配線導体との間に大き
な半田の溜まりが形成されて、この配線基板を使用した
電子部品装置を外部電気回路基板の配線導体に極めて強
固に接続することができる。
【００２５】また、メタライズ導体５は、母基板１用の
セラミックグリーンシートに設けた貫通孔４内に圧入法
や吸引法等により充填される。
セラミックグリーンシートに設けた貫通孔４内に圧入法
や吸引法等により充填される。
【００２６】このメタライズ導体５は、例えばＷ，Ｍ
ｏ，Ｃu，Ａｇ等の金属粉末に対してセラミック粉末を
５０〜６５重量部含むものである。即ち、金属粉末を１
００重量部とした場合にセラミック粉末を５０〜６５重
量部含むものであり、勿論これらを合計すると１５０〜
１６５重量部となる。セラミック粉末を５０重量部未満
とすると、母基板１と貫通孔４のメタライズ導体５との
熱膨張差による熱応力が大きくなるため、各配線基板領
域２毎に切断分割する際にダイヤモンドカッタやレーザ
カッタからの切断に伴う外力やその他の熱衝撃等が加わ
ると、熱応力が集中する貫通孔４にクラックを発生させ
たり貫通孔４からメタライズ導体５が剥がれて断線し易
くなる。また、メタライズ導体５が金属化するためメタ
ライズ導体５の破壊強度が大きくなり、各配線基板領域
２毎に切断分割する際にダイヤモンドカッタやレーザカ
ッタが貫通孔４のメタライズ導体５を真っ直ぐに切断で
きず、バリや欠けが発生するため、母基板１を各配線基
板領域２毎に正確に切断分割することができず、またダ
イヤモンドカッタやレーザカッタが破損するといった問
題が発生する。
ｏ，Ｃu，Ａｇ等の金属粉末に対してセラミック粉末を
５０〜６５重量部含むものである。即ち、金属粉末を１
００重量部とした場合にセラミック粉末を５０〜６５重
量部含むものであり、勿論これらを合計すると１５０〜
１６５重量部となる。セラミック粉末を５０重量部未満
とすると、母基板１と貫通孔４のメタライズ導体５との
熱膨張差による熱応力が大きくなるため、各配線基板領
域２毎に切断分割する際にダイヤモンドカッタやレーザ
カッタからの切断に伴う外力やその他の熱衝撃等が加わ
ると、熱応力が集中する貫通孔４にクラックを発生させ
たり貫通孔４からメタライズ導体５が剥がれて断線し易
くなる。また、メタライズ導体５が金属化するためメタ
ライズ導体５の破壊強度が大きくなり、各配線基板領域
２毎に切断分割する際にダイヤモンドカッタやレーザカ
ッタが貫通孔４のメタライズ導体５を真っ直ぐに切断で
きず、バリや欠けが発生するため、母基板１を各配線基
板領域２毎に正確に切断分割することができず、またダ
イヤモンドカッタやレーザカッタが破損するといった問
題が発生する。
【００２７】他方６５重量部を超えると、メタライズ導
体５の破壊強度が小さくなりメタライズ導体５が脆弱に
なるため、外力や熱衝撃等が加わると切断分割時のメタ
ライズ導体５の貫通孔４からの剥がれやメタライズ導体
５の欠けが発生し易くなる。
体５の破壊強度が小さくなりメタライズ導体５が脆弱に
なるため、外力や熱衝撃等が加わると切断分割時のメタ
ライズ導体５の貫通孔４からの剥がれやメタライズ導体
５の欠けが発生し易くなる。
【００２８】本発明のセラミック粉末としては、Ａｌ2
Ｏ3、ＡｌＮ、３Ａｌ2Ｏ3・２ＳｉＯ 2、Ｓｉ3Ｎ4、Ｓｉ
Ｃ、ガラスセラミックス等のセラミック粉末がよく、こ
れらは融点が高く、硬質ではあるが適度な脆性を有して
おり、母基板１同じ材質または母基板１と略同じ熱膨張
係数を有する点で好ましい。その他、これらと同様の特
性を有するものであれば、他の材質のセラミック粉末を
用いてもよい。
Ｏ3、ＡｌＮ、３Ａｌ2Ｏ3・２ＳｉＯ 2、Ｓｉ3Ｎ4、Ｓｉ
Ｃ、ガラスセラミックス等のセラミック粉末がよく、こ
れらは融点が高く、硬質ではあるが適度な脆性を有して
おり、母基板１同じ材質または母基板１と略同じ熱膨張
係数を有する点で好ましい。その他、これらと同様の特
性を有するものであれば、他の材質のセラミック粉末を
用いてもよい。
【００２９】また、図４に貫通孔４のメタライズ導体５
の要部拡大断面図を示す。このメタライズ導体５に空孔
１９を形成させることで、絶縁基板１０とメタライズ導
体５との熱膨張差による熱応力やメタライズ導体５の金
属化を抑制し、母基板１を各配線基板領域２毎に正確に
切断分割するするように有効に作用させることができ
る。しかしながら、その空孔１９がメタライズ導体５の
１体積％未満の場合には上記の作用の有効性が殆ど見う
けられず、３体積％を超えるとメタライズ導体５を脆弱
化させる。よって、空孔１９のメタライズ導体５におけ
る空孔率は１〜３体積％が好ましい。
の要部拡大断面図を示す。このメタライズ導体５に空孔
１９を形成させることで、絶縁基板１０とメタライズ導
体５との熱膨張差による熱応力やメタライズ導体５の金
属化を抑制し、母基板１を各配線基板領域２毎に正確に
切断分割するするように有効に作用させることができ
る。しかしながら、その空孔１９がメタライズ導体５の
１体積％未満の場合には上記の作用の有効性が殆ど見う
けられず、３体積％を超えるとメタライズ導体５を脆弱
化させる。よって、空孔１９のメタライズ導体５におけ
る空孔率は１〜３体積％が好ましい。
【００３０】この空孔１９の空孔率は、透過型Ｘ線装置
にて貫通孔４のメタライズ導体５へＸ線を透過して得ら
れた空孔１９の表面積を体積へ換算することにより、メ
タライズ導体５中の空孔率を算出する方法で特定でき
る。
にて貫通孔４のメタライズ導体５へＸ線を透過して得ら
れた空孔１９の表面積を体積へ換算することにより、メ
タライズ導体５中の空孔率を算出する方法で特定でき
る。
【００３１】また本発明において、メタライズ導体５中
の空孔１９のうち８０体積％以上が独立していることが
好ましい。これにより、連続した空孔１９の形成を抑制
してメタライズ導体５の脆弱化を防止できるため、切断
分割時のメタライズ導体５の貫通孔４からの剥がれやメ
タライズ導体５の欠けを無くすことができる。
の空孔１９のうち８０体積％以上が独立していることが
好ましい。これにより、連続した空孔１９の形成を抑制
してメタライズ導体５の脆弱化を防止できるため、切断
分割時のメタライズ導体５の貫通孔４からの剥がれやメ
タライズ導体５の欠けを無くすことができる。
【００３２】メタライズ導体５中の独立した空孔１９は
直径が５〜３０μｍであり、それ以上の直径の空孔１９
は空孔１９同士がつながった連続した空孔１９を形成し
ている。そして、メタライズ導体５中の独立した空孔１
９の体積率は、透過型Ｘ線装置にて貫通孔４のメタライ
ズ導体５へＸ線を透過して得られた空孔１９の表面積を
体積に換算し、各々の体積の直径から独立した空孔１９
の体積率を算出する方法で特定できる。
直径が５〜３０μｍであり、それ以上の直径の空孔１９
は空孔１９同士がつながった連続した空孔１９を形成し
ている。そして、メタライズ導体５中の独立した空孔１
９の体積率は、透過型Ｘ線装置にて貫通孔４のメタライ
ズ導体５へＸ線を透過して得られた空孔１９の表面積を
体積に換算し、各々の体積の直径から独立した空孔１９
の体積率を算出する方法で特定できる。
【００３３】そして、本発明の多数個取り配線基板によ
れば、図２に示すように、各配線基板領域２の上面に電
子部品６を接着剤を介して搭載固定するとともに、各配
線基板領域２において電子部品６の電極とメタライズ導
体５とをボンディングワイヤ７を介して電気的に接続し
た後、母基板１の上面に各電子部品６およびボンディン
グワイヤ７を覆って封止するように樹脂封止材（ポッテ
ィング樹脂）を固着させ、最後に母基板１をダイヤモン
ドカッタやレーザカッタ等の切断装置を用いて分割線３
に沿って各配線基板領域２毎に分割することにより、配
線基板が多数個集約的に製造される。
れば、図２に示すように、各配線基板領域２の上面に電
子部品６を接着剤を介して搭載固定するとともに、各配
線基板領域２において電子部品６の電極とメタライズ導
体５とをボンディングワイヤ７を介して電気的に接続し
た後、母基板１の上面に各電子部品６およびボンディン
グワイヤ７を覆って封止するように樹脂封止材（ポッテ
ィング樹脂）を固着させ、最後に母基板１をダイヤモン
ドカッタやレーザカッタ等の切断装置を用いて分割線３
に沿って各配線基板領域２毎に分割することにより、配
線基板が多数個集約的に製造される。
【００３４】なお、本発明は上述の実施の形態に限定さ
れるものでなく、本発明の要旨を逸脱しない範囲であれ
ば種々の変更は可能である。例えば、外部接続端子８
は、図３に示すように、その上下面がメタライズ導体５
からなる接続パッド９で覆われていてもよい。また、上
述の実施の形態においては、絶縁基板１０および母基板
１は単層構造であったが、絶縁基板１０および母基板１
は複数のセラミック層が積層された多層構造であっても
よい。さらに、上述の実施の形態においては、電子部品
６の電極と外部接続端子８とは、半田や金属バンプを介
して接続されてもよい。また、外部接続端子８は絶縁基
板１０の各４隅の角部に形成したが、絶縁基板１０の側
面に設けてもよい。
れるものでなく、本発明の要旨を逸脱しない範囲であれ
ば種々の変更は可能である。例えば、外部接続端子８
は、図３に示すように、その上下面がメタライズ導体５
からなる接続パッド９で覆われていてもよい。また、上
述の実施の形態においては、絶縁基板１０および母基板
１は単層構造であったが、絶縁基板１０および母基板１
は複数のセラミック層が積層された多層構造であっても
よい。さらに、上述の実施の形態においては、電子部品
６の電極と外部接続端子８とは、半田や金属バンプを介
して接続されてもよい。また、外部接続端子８は絶縁基
板１０の各４隅の角部に形成したが、絶縁基板１０の側
面に設けてもよい。
【００３５】
【発明の効果】本発明は、誘電体から成る母基板に各々
が分割線で区切られた略長方形の複数の配線基板領域が
縦横に一体的に配列形成されているとともに、分割線上
に貫通孔が形成され、その貫通孔に金属粉末に対してセ
ラミック粉末を５０〜６５重量部含むメタライズ導体が
充填された貫通孔が形成されていることにより、母基板
と貫通孔のメタライズ導体との熱膨張差による熱応力を
小さくできる。そのため、各配線基板領域毎に切断分割
する際にダイヤモンドカッタやレーザカッタからの切断
に伴う外力やその他の熱衝撃などが加わっても熱応力が
集中する貫通孔にクラックを発生させたり貫通孔からメ
タライズ導体が剥がれて断線するということが抑制され
る。また、メタライズ導体の金属化が抑えられるため、
メタライズ導体の破壊強度が小さくなり、各配線基板領
域毎に切断分割する際にダイヤモンドカッタやレーザカ
ッタが貫通孔のメタライズ導体を真っ直ぐに切断でき、
バリや欠けの発生も無いため、母基板を各配線基板領域
毎に正確に切断分割することができる。
が分割線で区切られた略長方形の複数の配線基板領域が
縦横に一体的に配列形成されているとともに、分割線上
に貫通孔が形成され、その貫通孔に金属粉末に対してセ
ラミック粉末を５０〜６５重量部含むメタライズ導体が
充填された貫通孔が形成されていることにより、母基板
と貫通孔のメタライズ導体との熱膨張差による熱応力を
小さくできる。そのため、各配線基板領域毎に切断分割
する際にダイヤモンドカッタやレーザカッタからの切断
に伴う外力やその他の熱衝撃などが加わっても熱応力が
集中する貫通孔にクラックを発生させたり貫通孔からメ
タライズ導体が剥がれて断線するということが抑制され
る。また、メタライズ導体の金属化が抑えられるため、
メタライズ導体の破壊強度が小さくなり、各配線基板領
域毎に切断分割する際にダイヤモンドカッタやレーザカ
ッタが貫通孔のメタライズ導体を真っ直ぐに切断でき、
バリや欠けの発生も無いため、母基板を各配線基板領域
毎に正確に切断分割することができる。
【００３６】また本発明は、好ましくはメタライズ導体
の空孔率が１〜３体積％であることにより、メタライズ
導体に空孔を形成させることで、絶縁基板とメタライズ
導体との熱膨張差による熱応力やメタライズ導体の金属
化を抑制するように有効に作用し、母基板を各配線基板
領域毎に正確に切断分割することができる。
の空孔率が１〜３体積％であることにより、メタライズ
導体に空孔を形成させることで、絶縁基板とメタライズ
導体との熱膨張差による熱応力やメタライズ導体の金属
化を抑制するように有効に作用し、母基板を各配線基板
領域毎に正確に切断分割することができる。
【００３７】さらに本発明は、好ましくはメタライズ導
体中の空孔のうち８０体積％以上が独立していることに
より、連続した空孔の形成を抑制しメタライズ導体の脆
弱化を防止できるため、切断分割時のメタライズ導体の
貫通孔からの剥がれやメタライズ導体の欠けを無くすこ
とができる。
体中の空孔のうち８０体積％以上が独立していることに
より、連続した空孔の形成を抑制しメタライズ導体の脆
弱化を防止できるため、切断分割時のメタライズ導体の
貫通孔からの剥がれやメタライズ導体の欠けを無くすこ
とができる。
【００３８】したがって、外部電気回路基板の配線導体
へ電子部品を正確に高い信頼性でもって接続できる。
へ電子部品を正確に高い信頼性でもって接続できる。
【図１】本発明の多数個取り配線基板について実施の形
態の一例を示す斜視図である。
態の一例を示す斜視図である。
【図２】本発明の多数個取り配線基板から配線基板を製
作する方法を説明するための多数個取り配線基板の斜視
図である。
作する方法を説明するための多数個取り配線基板の斜視
図である。
【図３】本発明の配線基板について実施の形態の一例を
示す斜視図である。
示す斜視図である。
【図４】本発明の多数個取り配線基板に形成された貫通
孔のメタライズ導体を示す要部拡大断面図である。
孔のメタライズ導体を示す要部拡大断面図である。
【図５】従来の配線基板の斜視図である。
【図６】従来の多数個取り配線基板の斜視図である。
【図７】従来の多数個取り配線基板から配線基板を製作
する方法を説明するための多数個取り配線基板の斜視図
である。
する方法を説明するための多数個取り配線基板の斜視図
である。
１：母基板 ２：配線基板領域 ３：分割線 ４：貫通孔 ５：メタライズ導体
Claims (3)
- 【請求項１】 誘電体から成る母基板に各々が分割線で
区切られた略長方形の複数の配線基板領域が縦横に一体
的に配列形成されているとともに、前記分割線上に貫通
孔が形成され、該貫通孔に金属粉末に対してセラミック
粉末を５０〜６５重量部含むメタライズ導体が充填され
ていることを特徴とする多数個取り配線基板。 - 【請求項２】 前記メタライズ導体の空孔率が１〜３体
積％であることを特徴とする請求項１記載の多数個取り
配線基板。 - 【請求項３】 前記メタライズ導体中の空孔のうち８０
体積％以上が独立していることを特徴とする請求項２記
載の多数個取り配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397442A JP2002198460A (ja) | 2000-12-27 | 2000-12-27 | 多数個取り配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397442A JP2002198460A (ja) | 2000-12-27 | 2000-12-27 | 多数個取り配線基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006077301A Division JP2006245592A (ja) | 2006-03-20 | 2006-03-20 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198460A true JP2002198460A (ja) | 2002-07-12 |
Family
ID=18862563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000397442A Pending JP2002198460A (ja) | 2000-12-27 | 2000-12-27 | 多数個取り配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141082A (ja) * | 2006-12-05 | 2008-06-19 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法 |
| WO2010125858A1 (ja) * | 2009-04-29 | 2010-11-04 | 株式会社 村田製作所 | 樹脂多層回路基板及び樹脂多層回路基板の製造方法 |
| CN111954372A (zh) * | 2019-05-17 | 2020-11-17 | 株式会社电装 | 电子设备 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239586A (ja) * | 1988-07-29 | 1990-02-08 | Toshiba Corp | セラミックス回路基板 |
| JPH05116985A (ja) * | 1991-05-22 | 1993-05-14 | Ngk Spark Plug Co Ltd | セラミツク基板 |
| JPH06223621A (ja) * | 1993-01-29 | 1994-08-12 | Matsushita Electric Ind Co Ltd | 導体ペースト組成物 |
| JPH0714421A (ja) * | 1993-06-23 | 1995-01-17 | Murata Mfg Co Ltd | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 |
| JPH07335995A (ja) * | 1994-06-13 | 1995-12-22 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JPH08274470A (ja) * | 1995-03-29 | 1996-10-18 | Hitachi Ltd | 多層配線基板 |
| JPH09130145A (ja) * | 1995-10-31 | 1997-05-16 | Kinseki Ltd | 圧電発振器 |
| JPH09186458A (ja) * | 1995-12-28 | 1997-07-15 | Kyocera Corp | セラミック基板及びその製造方法並びに分割回路基板 |
| JPH10284935A (ja) * | 1997-04-09 | 1998-10-23 | Murata Mfg Co Ltd | 電圧制御発振器およびその製造方法 |
| JPH1116418A (ja) * | 1997-06-25 | 1999-01-22 | Kyocera Corp | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 |
-
2000
- 2000-12-27 JP JP2000397442A patent/JP2002198460A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239586A (ja) * | 1988-07-29 | 1990-02-08 | Toshiba Corp | セラミックス回路基板 |
| JPH05116985A (ja) * | 1991-05-22 | 1993-05-14 | Ngk Spark Plug Co Ltd | セラミツク基板 |
| JPH06223621A (ja) * | 1993-01-29 | 1994-08-12 | Matsushita Electric Ind Co Ltd | 導体ペースト組成物 |
| JPH0714421A (ja) * | 1993-06-23 | 1995-01-17 | Murata Mfg Co Ltd | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 |
| JPH07335995A (ja) * | 1994-06-13 | 1995-12-22 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JPH08274470A (ja) * | 1995-03-29 | 1996-10-18 | Hitachi Ltd | 多層配線基板 |
| JPH09130145A (ja) * | 1995-10-31 | 1997-05-16 | Kinseki Ltd | 圧電発振器 |
| JPH09186458A (ja) * | 1995-12-28 | 1997-07-15 | Kyocera Corp | セラミック基板及びその製造方法並びに分割回路基板 |
| JPH10284935A (ja) * | 1997-04-09 | 1998-10-23 | Murata Mfg Co Ltd | 電圧制御発振器およびその製造方法 |
| JPH1116418A (ja) * | 1997-06-25 | 1999-01-22 | Kyocera Corp | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141082A (ja) * | 2006-12-05 | 2008-06-19 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法 |
| WO2010125858A1 (ja) * | 2009-04-29 | 2010-11-04 | 株式会社 村田製作所 | 樹脂多層回路基板及び樹脂多層回路基板の製造方法 |
| CN111954372A (zh) * | 2019-05-17 | 2020-11-17 | 株式会社电装 | 电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6140834B2 (ja) | 配線基板および電子装置 | |
| JP2006245592A (ja) | 配線基板 | |
| JP2000040774A (ja) | 半導体装置 | |
| JP2000307200A (ja) | 多数個取りセラミック配線基板 | |
| JP2002198460A (ja) | 多数個取り配線基板 | |
| JP2004288660A (ja) | 配線基板 | |
| JP4369582B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001274280A (ja) | 多数個取りセラミック配線基板 | |
| JP2000340716A (ja) | 配線基板 | |
| JP2004281470A (ja) | 配線基板 | |
| JP4206184B2 (ja) | 電子部品搭載用基板およびその多数個取り配列基板 | |
| JP2005317590A (ja) | 多数個取り配線基板 | |
| JP2003179175A (ja) | 配線基板 | |
| JP2004200614A (ja) | 配線基板 | |
| JP2004288661A (ja) | 配線基板 | |
| JPH07297322A (ja) | 複合セラミック基板及びその製造方法 | |
| JP2004063501A (ja) | 多数個取りセラミック基板およびその製造方法 | |
| JP2003218489A (ja) | 配線基板 | |
| JP2004356353A (ja) | 多数個取り配線基板 | |
| JP2004288662A (ja) | 配線基板 | |
| JP6258679B2 (ja) | 配線基板および電子装置 | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003338573A (ja) | 配線基板 | |
| JP2004119586A (ja) | 多数個取り配線基板 | |
| JP2003243553A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |