JP2003338573A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003338573A
JP2003338573A JP2002145216A JP2002145216A JP2003338573A JP 2003338573 A JP2003338573 A JP 2003338573A JP 2002145216 A JP2002145216 A JP 2002145216A JP 2002145216 A JP2002145216 A JP 2002145216A JP 2003338573 A JP2003338573 A JP 2003338573A
Authority
JP
Japan
Prior art keywords
auxiliary pad
pad
brazing material
insulating base
electric circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002145216A
Other languages
English (en)
Other versions
JP3784345B2 (ja
Inventor
Koichi Hirayama
浩一 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002145216A priority Critical patent/JP3784345B2/ja
Publication of JP2003338573A publication Critical patent/JP2003338573A/ja
Application granted granted Critical
Publication of JP3784345B2 publication Critical patent/JP3784345B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】 【課題】配線基板の接続パッドと外部電気回路とを接続
する低融点ロウ材に破断が発生し、半導体素子の外部電
気回路への接続信頼性が低下する。 【解決手段】電気絶縁材料から成り、表面に半導体素子
搭載部を有する四角形状の絶縁基体１と、該絶縁基体１
の下面に形成された多数の接続パッド６と、前記絶縁基
体１の前記搭載部から前記接続パッド６にかけて導出さ
れる複数個の配線導体２とから成る配線基板４であっ
て、前記絶縁基体１下面のコーナー部に補助パッド９を
形成するとともに、該補助パッド９の外縁部の高さを中
央部の高さよりも低くし、かつ前記補助パッド９の外縁
部の表面粗さを、算術平均粗さ（Ｒａ）で１．５μｍ以
上とした。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージ等に用いられる配線基板に関し、詳しくは実装
した半導体素子の各電極を所定の外部電気回路に長期間
にわたり安定して電気的に接続させることができる配線
基板に関するものである。 【０００２】 【従来の技術】従来、半導体素子が搭載される配線基板
は、酸化アルミニウム質焼結体やガラスセラミック焼結
体、窒化アルミニウム質焼結体、ムライト質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その表面に
半導体素子が搭載される搭載部を有する絶縁基体と、絶
縁基体の半導体素子搭載部またはその周辺から下面にか
けて導出される、例えばタングステンやモリブデン等の
金属粉末から成る複数個の配線導体と、絶縁基体の下面
に形成され、前記配線導体と電気的に接続された複数個
の平面四角形状をなす接続パッドとから構成されてお
り、絶縁基体の搭載部に半導体素子をガラス、樹脂、ロ
ウ材等から成る接着剤を介して接着固定させるとともに
半導体素子の各電極と配線導体とをボンディングワイヤ
等の電気的接続手段を介して電気的に接続し、しかる
後、必要に応じて前記半導体素子を蓋体や封止樹脂で気
密封止させることによって半導体装置となる。 【０００３】かかる半導体装置は、外部電気回路基板上
に、該外部電気回路基板の回路配線と絶縁基体下面の接
続パッドとが、間に錫−鉛半田等の低融点ロウ材を挟ん
で対向するよう載置させ、しかる後、前記低融点ロウ材
を約２００℃〜３００℃の温度で加熱溶融させ、外部電
気回路基板の回路配線と絶縁基体下面の接続パッドとを
接合させることにより外部電気回路基板に実装され、同
時に配線基板に搭載されている半導体素子の各電極が配
線導体および低融点ロウ材を介して外部電気回路基板に
電気的に接続されることとなる。 【０００４】なお、前記配線基板の絶縁基体は、例えば
酸化アルミニウム質焼結体から成る場合、酸化アルミニ
ウム、酸化珪素、酸化カルシウム、酸化マグネシウム等
の原料粉末に適当な有機バインダー、溶剤を添加混合し
て泥漿状のセラミックスラリーとなし、次に前記セラミ
ックスラリーを従来周知のドクターブレード法やカレン
ダーロール法等のシート成型技術によりシート状となし
て所定形状のセラミックグリーンシート（セラミック生
シート）を得、最後に前記セラミックグリーンシートを
複数枚積層するとともに還元雰囲気中、約１６００℃の
温度で焼成することによって製作される。 【０００５】また前記配線導体や接続パッドはタングス
テン、モリブデン、マンガン等の金属粉末から成り、タ
ングステン等の金属粉末に適当な有機バインダーや溶剤
を添加混合して得た金属ペーストを絶縁基体となるセラ
ミックグリーンシートに予め従来周知のスクリーン印刷
法により所定パターンに印刷塗布しておくことによって
形成される。この場合、タングステンやモリブデン等の
金属粉末は金属ペースト中の金属粉末の充填率を高くし
て配線導体や接続パッド等の電気伝導性を確保するため
に通常、平均粒径が約１μｍ以下の小さいものが使用さ
れており、平均粒径が約１μｍ以下の小さいタングステ
ンやモリブデン等の金属粉末を使用して形成される配線
導体や接続パッド等はその表面粗さが、算術平均粗さ
（Ｒａ）で約１μｍ以下と、比較的滑らかなものになっ
ている。 【０００６】 【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子が搭載される配線基板は絶縁基体が酸化
アルミニウム質焼結体やガラスセラミック焼結体等のセ
ラミックス材料で形成されており、その熱膨張係数が約
３×１０-6／℃〜１０×１０-6／℃であるのに対し、外
部電気回路基板は一般にガラスエポキシ樹脂等の樹脂材
で形成されており、その熱膨張係数が３０×１０-6／℃
〜５０×１０-6／℃であり、両者、大きく相違するこ
と、接続パッドの表面粗さが算術平均粗さ（Ｒａ）で約
１μｍ以下と比較的滑らかであり、接続パッドに対する
低融点ロウ材の接合強度が若干弱いこと等から配線基板
の接続パッドと外部電気回路基板の回路配線とを低融点
ロウ材を介し接合させて外部電気回路基板上に半導体装
置を実装した後、半導体素子の作動時に発する熱が配線
基板の絶縁基体と外部電気回路基板に繰り返し作用した
場合、配線基板の絶縁基体と外部電気回路基板との間に
大きな熱応力が繰り返し発生し、これが配線基板の接続
パッドと低融点ロウ材との接合界面に作用して低融点ロ
ウ材が接続パッドより剥離してしまい、その結果、半導
体素子と外部電気回路との電気的接続が短期間で破れて
しまうという問題があった。 【０００７】そこで、上記欠点を解消するために絶縁基
体のコーナー部に前記接続パッドと同じ材料、同じ方法
によって補助パッドを設けておき、この補助パッドを外
部電気回路基板に設けたダミーのパッド等に低融点ロウ
材を介し接合することによって接続パッドと低融点ロウ
材との間に熱応力が作用するのを防止し、接続パッドと
低融点ロウ材との接合を強固として半導体素子と外部電
気回路との電気的接続の信頼性を向上させるという手段
が考えられる。 【０００８】しかしながら、配線基板の絶縁基体のコー
ナー部に補助パッドを設けた場合、外部電気回路基板上
に配線基板を実装した直後は、補助パッドと外部電気回
路基板に設けたダミーのパッド等との接合が接続パッド
と低融点ロウ材との間に作用する熱応力を除去し、接続
パッドと低融点ロウ材との接合界面に剥離が生じるのを
有効に防止することができるものの続けて使用し、配線
基板の絶縁基体と外部電気回路基板との間に発生する熱
応力が補助パッドと低融点ロウ材に繰り返し作用した場
合、補助パッドと低融点ロウ材との接合界面に剥離が発
生して接続パッドと低融点ロウ材との間に熱応力が作用
するのを有効に防止することができなくなり、その結
果、配線基板の絶縁基体と外部電気回路基板との間に発
生する熱応力によって接続パッドと低融点ロウ材との接
合界面に剥離が発生し、半導体素子と外部電気回路との
電気的接続の信頼性を長期間にわたり維持することがで
きないという欠点を有する。 【０００９】特に、近時、配線基板の小型化が著しく、
また、半導体素子等の電極数の増加に対応して接続パッ
ドの数も多くなり、絶縁基体の下面に高密度で形成され
るようになりつつあるため、補助パッドの面積をあまり
大きくすることができず、配線基板と外部電気回路基板
との接続信頼性の向上は、さらに難しくなってきてい
る。 【００１０】 【課題を解決するための手段】本発明の配線基板は、電
気絶縁材料から成り、表面に半導体素子搭載部を有する
四角形状の絶縁基体と、該絶縁基体の下面に形成された
多数の接続パッドと、前記絶縁基体の前記搭載部から前
記接続パッドにかけて導出される複数個の配線導体とか
ら成る配線基板であって、前記絶縁基体下面のコーナー
部に補助パッドを形成するとともに、該補助パッドの外
縁部の高さを中央部の高さよりも低くし、かつ前記補助
パッド外縁部の表面粗さを、算術平均粗さ（Ｒａ）で
１．５μｍ以上としたことを特徴とするものである。 【００１１】本発明の配線基板によれば、絶縁基体下面
のコーナー部に補助パッドを形成したことから補助パッ
ドを外部電気回路基板に設けたダミーのパッド等に低融
点ロウ材を介し接合することによって接続パッドと低融
点ロウ材との間に熱応力が作用するのを有効に防止し、
接続パッドと低融点ロウ材との接合を強固として半導体
素子と外部電気回路との電気的接続の信頼性を向上させ
ることができる。 【００１２】また補助パッドの外縁部の高さを中央部の
高さよりも低くしたことから補助パッドと外部電気回路
基板に設けたダミーのパッド等とを低融点ロウ材を介し
て接合した場合、補助パッドの外縁部に低融点ロウ材の
適度な溜りができて補助パッドに対する低融点ロウ材の
接合強度が強いものとなり、その結果、配線基板の絶縁
基体と外部電気回路基板との間に発生する熱応力が補助
パッドと低融点ロウ材に繰り返し作用したとしても補助
パッドと低融点ロウ材との接合界面に剥離が容易に発生
することはなく、これによって接続パッドと低融点ロウ
材との間に熱応力が作用するのを長期間にわたり有効に
防止することが可能となって半導体素子と外部電気回路
との電気的接続の信頼性を長期間にわたり維持すること
ができる。 【００１３】同時に補助パッドの外縁部の表面粗さを、
算術平均粗さ（Ｒａ）で１．５μｍ以上に粗くしたこと
から、補助パッドと外部電気回路基板に設けたダミーの
パッド等とを低融点ロウ材を介して接合した場合、補助
パッドの外縁部と低融点ロウ材との間の接合面積が増大
するとともに補助パッドと低融点ロウ材との間に効果的
なアンカー効果が発揮されて接合強度が強くなり、その
結果、配線基板の絶縁基体と外部電気回路基板との間に
発生する熱応力が補助パッドと低融点ロウ材に繰り返し
作用したとしても補助パッドと低融点ロウ材との接合界
面に剥離が発生することはほとんどなく、これによって
接続パッドと低融点ロウ材との間に熱応力が作用するの
を長期間にわたり有効に防止することが可能となって半
導体素子と外部電気回路との電気的接続の信頼性をより
一層、長期間にわたり維持することができる。 【００１４】 【発明の実施の形態】次に本発明を添付の図面を基にし
て詳細に説明する。図１は、本発明の配線基板を使用し
た半導体素子収納用パッケージの一実施例を示す断面
図、図２はその底面図であり、１は絶縁基体、２は配線
導体である。この絶縁基体１と配線導体２とで半導体素
子３を搭載する配線基板４が構成される。 【００１５】前記絶縁基体１は、酸化アルミニウム質焼
結体、ガラスセラミック焼結体、窒化アルミニウム質焼
結体、ムライト質焼結体、炭化珪素質焼結体等の電気絶
縁材料から成り、その上面に半導体素子３が搭載収容さ
れる凹部１ａを有し、該凹部１ａ底面には半導体素子３
がガラスや樹脂、ロウ材等の接着材を介して接着固定さ
れる。 【００１６】前記絶縁基体１は、例えば、酸化アルミニ
ウム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化カルシウム、酸化マグネシウム等の原料粉末に
適当な有機バインダー、溶剤を添加混合して泥漿状のセ
ラミックスラリーとなすとともに該セラミックスラリー
を従来周知のドクターブレード法やカレンダーロール法
等のシート成型技術を採用してシート状のセラミックグ
リーンシート（セラミック生シート）を得、しかる後、
前記セラミックグリーンシートを切断加工や打ち抜き加
工により適当な形状とするとともにこれを複数枚積層
し、最後に前記積層されたセラミックグリーンシートを
還元雰囲気中、約１６００℃の温度で焼成することによ
って製作される。 【００１７】また前記絶縁基体１は、その凹部１ａ周辺
から側面を介し下面にかけて多数の配線導体２が被着形
成されており、該配線導体２の凹部１ａ周辺部位には半
導体素子３の各電極がボンディングワイヤ５を介して電
気的に接続され、また絶縁基体１下面に導出された部位
には配線導体２と電気的に接続する複数の平面四角形状
をなす接続パッド６が形成されている。 【００１８】前記配線導体２および接続パッド６は、半
導体素子３の電極を外部電気回路に接続する作用をな
し、例えば、タングステン、モリブデン、マンガン等の
高融点金属からなり、平均粒径が約１μｍ以下の小さい
タングステン等の高融点金属粉末に有機溶剤、溶媒を添
加混合して得た金属ペーストを絶縁基体１となるセラミ
ックグリーンシートに予め従来周知のスクリーン印刷法
により所定パターンに印刷塗布しておくことによって、
絶縁基体１の凹部１ａ周辺から下面にかけて被着形成さ
れる。 【００１９】また前記接続パッド６は、配線基板４を外
部電気回路基板に実装する外部端子として作用し、低融
点ロウ材７を介して外部電気回路基板８の回路配線８ａ
に接合され、これにより半導体素子３の電極が外部電気
回路基板８の回路配線８ａと電気的に接続される。 【００２０】更に前記絶縁基体１は、図２及び図３に示
すように、下面の各コーナー部に平面四角形状をなす補
助パッド９が形成されており、該補助パッド９は、外部
電気回路基板８に設けたダミーのパッド等に低融点ロウ
材７を介して接合され、絶縁基体１と外部電気回路基板
８との間に生じる熱応力が接続パッド６と低融点ロウ材
７との界面に作用するのを有効に防止する。 【００２１】本発明においては、図３（ａ）および
（ｂ）に示すように、補助パッド９の外縁部の高さを中
央部の高さよりも低くしておくことが重要である。 【００２２】前記補助パッド９の外縁部の高さを中央部
の高さよりも例えば、１０μｍ以上低くしておくと補助
パッド９と外部電気回路基板８に設けたダミーのパッド
等とを低融点ロウ材７を介して接合した場合、補助パッ
ド９の外縁部に低融点ロウ材７の適度な溜りができて補
助パッド９に対する低融点ロウ材７の接合強度が強いも
のとなり、その結果、配線基板４の絶縁基体１と外部電
気回路基板８との間に発生する熱応力が補助パッド９と
低融点ロウ材７に繰り返し作用したとしても補助パッド
９と低融点ロウ材７との接合界面に剥離が容易に発生す
ることはなく、これによって接続パッド６と低融点ロウ
材７との間に熱応力が作用するのを長期間にわたり有効
に防止することが可能となって半導体素子３と外部電気
回路との電気的接続の信頼性を長期間にわたり維持する
ことができる。 【００２３】なお、前記補助パッド９の外縁部は、中央
部分に対して１０μｍ以上低くなるようにしておくと、
この外縁部で十分な量の低融点ロウ材７の溜りが形成さ
れて補助パッド９を外部電気回路基板８のダミーパッド
等に対してより一層確実に強固に接合させることがで
き、これによって接続パッド６と外部電気回路基板８の
回路配線８ａとの電気的接続の信頼性をより一層優れた
ものとなすことができる。従って、前記補助パッド９の
外縁部は、補助パッド９の中央部分に対して１０μｍ以
上低くなるようにしておくことが好ましい。 【００２４】また、前記補助パッド９は、外周の各縁辺
から１００μｍ以上の幅で、その高さが中央部の高さよ
りも低くなるようにしておくと、補助パッド９の全周に
わたって十分な低融点ロウ材７の溜まりをより確実に形
成させることができ、接続パッド６と外部電気回路基板
８の回路配線８ａとの電気的接続の信頼性をより一層確
実に極めて優れたものとなすことができる。従って、前
記補助パッド９は、外周の各縁辺から１００μｍ以上の
幅で、その高さが中央部の高さよりも低くなるようにし
ておくことが好ましい。 【００２５】更に、前記補助パッド９の中央部の高さ
は、接続パッド６の高さ（通常、約１５μｍ〜３０μ
ｍ）と同程度の高さとしておくと配線基板４を外部電気
回路基板に対して水平に安定して搭載させることが容易
にできる。従って、前記補助パッド９はその中央部の高
さを接続パッド６の高さ（通常、約１５μｍ〜３０μ
ｍ）と同程度にしておくことが好ましい。 【００２６】また更に、本発明においては、図３（ａ）
および（ｂ）に示すように、補助パッド９の外縁部の表
面粗さを算術平均粗さ（Ｒａ）で１．５μｍ以上と粗く
しておくことが重要である。 【００２７】前記補助パッド９の外縁部の表面粗さを、
算術平均粗さ（Ｒａ）で１．５μｍ以上に粗くすると、
補助パッド９と外部電気回路基板８に設けたダミーのパ
ッド等とを低融点ロウ材７を介して接合した場合、補助
パッド９の外縁部と低融点ロウ材７との間の接合面積が
増大するとともに補助パッド９と低融点ロウ材７との間
に効果的なアンカー効果が発揮されて接合強度が強くな
り、その結果、配線基板４の絶縁基体１と外部電気回路
基板８との間に発生する熱応力が補助パッド９と低融点
ロウ材７に繰り返し作用したとしても補助パッド９と低
融点ロウ材７との接合界面に剥離が発生することはほと
んどなく、これによって接続パッド６と低融点ロウ材７
との間に熱応力が作用するのを長期間にわたり有効に防
止することが可能となって半導体素子３と外部電気回路
との電気的接続の信頼性をより一層、長期間にわたり維
持することができる。 【００２８】なお、前記補助パッド９の外縁部の表面粗
さは、算術平均粗さ（Ｒａ）で１．５μｍ未満となると
補助パッド９の外縁部と低融点ロウ材７との間でアンカ
ー効果が十分に発揮されなくなり、補助パッド９と低融
点ロウ材７と接合強度を強くすることができず、接続パ
ッド６と外部電気回路基板８の回路配線８ａとの電気的
接続の信頼性を大きく向上させることが困難となってし
まう。従って、前記補助パッド９の外縁部の表面粗さ
は、算術平均粗さ（Ｒａ）で１．５μｍ以上のものに特
定される。 【００２９】更に、前記補助パッド９の外縁部の表面粗
さは、算術平均粗さ（Ｒａ）で３μｍを超えると、表面
の凹凸が大きくなりすぎて低融点ロウ材７の濡れ性が低
下し、逆に補助パッド９と低融点ロウ材７の接合強度が
低下してしまう危険性がある。従って、前記補助パッド
９の外縁部の表面粗さは、算術平均粗さ（Ｒａ）で１．
５μｍ〜３μｍの範囲としておくことが好ましい。 【００３０】前記外縁部の高さが低く、外縁部における
表面粗さが算術平均粗さ（Ｒａ）で１．５μｍ以上の補
助パッド９は、例えば、まず平均粒径が約１．５μｍ以
上と粗い高融点金属粉末を用いて作製した金属ペースト
を補助パッド９のパターン形状に印刷した後、この印刷
した補助パッド９のパターンの中央部分に、平均粒径が
約１μｍ以下の高融点金属粉末を用いて作製した金属ペ
ーストを印刷すること等により形成される。 【００３１】かくして本発明の配線基板によれば、絶縁
基体１の凹部１ａ底面に半導体素子３をガラスや樹脂、
ロウ材等の接着材を介して接着固定するとともにこの半
導体素子３の各電極を配線導体２にボンディングワイヤ
５を介して電気的に接続し、しかる後、絶縁基体１の上
面に金属やセラミックスから成る蓋体１０をガラスや樹
脂、ロウ材等の封止材を介して接合させ、絶縁基体１と
蓋体１０とから成る容器内部に半導体素子３を気密に封
止することによって製品としての半導体装置が完成す
る。 【００３２】なお、本発明の配線基板は上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば種々の変更は可能であり、例えば、前記
配線導体２、接続パッド６および補助パッド９の露出す
る領域にニッケルまたは銅を１μｍ〜１０μｍ、金を
０．０５μｍ〜５μｍの厚さで順次、被着させておく
と、配線導体２、接続パッド６および補助パッド９の酸
化腐食を効果的に防ぐことができるとともに、接続パッ
ド６および補助パッド９に対し低融点ロウ材７を、配線
導体２に対しボンディングワイヤ５を強固に接合、接続
させることができる。 【００３３】また上述の実施例において、前記補助パッ
ド９を、図４に示すように、各角部、特に、熱応力が大
きくなる絶縁基体１の対角線方向に沿った角部を円弧状
等に面取りしておくと、角部に熱応力が集中して角部か
ら低融点ロウ材に破断が生じることを防止することがで
き、接続パッド６と外部電気回路基板の回路配線８ａと
の電気的接続の信頼性をより一層優れたものとすること
ができる。従って、前記補助パッド９は、図４に示すよ
うに、各角部、特に、熱応力が大きくなる絶縁基体１の
対角線方向に沿った角部を円弧状等に面取りしておくこ
とが好ましい。 【００３４】 【発明の効果】本発明の配線基板によれば、絶縁基体下
面のコーナー部に補助パッドを形成したことから補助パ
ッドを外部電気回路基板に設けたダミーのパッド等に低
融点ロウ材を介し接合することによって接続パッドと低
融点ロウ材との間に熱応力が作用するのを有効に防止
し、接続パッドと低融点ロウ材との接合を強固として半
導体素子と外部電気回路との電気的接続の信頼性を向上
させることができる。 【００３５】また補助パッドの外縁部の高さを中央部の
高さよりも低くしたことから補助パッドと外部電気回路
基板に設けたダミーのパッド等とを低融点ロウ材を介し
て接合した場合、補助パッドの外縁部に低融点ロウ材の
適度な溜りができて補助パッドに対する低融点ロウ材の
接合強度が強いものとなり、その結果、配線基板の絶縁
基体と外部電気回路基板との間に発生する熱応力が補助
パッドと低融点ロウ材に繰り返し作用したとしても補助
パッドと低融点ロウ材との接合界面に剥離が容易に発生
することはなく、これによって接続パッドと低融点ロウ
材との間に熱応力が作用するのを長期間にわたり有効に
防止することが可能となって半導体素子と外部電気回路
との電気的接続の信頼性を長期間にわたり維持すること
ができる。 【００３６】同時に補助パッドの外縁部の表面粗さを、
算術平均粗さ（Ｒａ）で１．５μｍ以上に粗くしたこと
から、補助パッドと外部電気回路基板に設けたダミーの
パッド等とを低融点ロウ材を介して接合した場合、補助
パッドの外縁部と低融点ロウ材との間の接合面積が増大
するとともに補助パッドと低融点ロウ材との間に効果的
なアンカー効果が発揮されて接合強度が強くなり、その
結果、配線基板の絶縁基体と外部電気回路基板との間に
発生する熱応力が補助パッドと低融点ロウ材に繰り返し
作用したとしても補助パッドと低融点ロウ材との接合界
面に剥離が発生することはほとんどなく、これによって
接続パッドと低融点ロウ材との間に熱応力が作用するの
を長期間にわたり有効に防止することが可能となって半
導体素子と外部電気回路との電気的接続の信頼性をより
一層、長期間にわたり維持することができる。
【図面の簡単な説明】 【図１】本発明の配線基板の一実施例を示す断面図であ
る。 【図２】図１に示す配線基板の下面図である。 【図３】（ａ）（ｂ）は図１に示す配線基板の要部拡大
下面図および要部拡大断面図である。 【図４】本発明の配線基板の他の実施例を示す要部拡大
底面面図である。 【符号の説明】 １・・・・絶縁基体 １ａ・・・凹部 ２・・・・配線導体 ３・・・・半導体素子 ４・・・・配線基板 ５・・・・ボンディングワイヤ ６・・・・接続パッド ７・・・・低融点ロウ材 ８・・・・外部電気回路基板 ８ａ・・・回路配線 ９・・・・補助パッド １０・・・蓋体

Claims (1)

  1. 【特許請求の範囲】 【請求項１】電気絶縁材料から成り、表面に半導体素子
    搭載部を有する四角形状の絶縁基体と、該絶縁基体の下
    面に形成された多数の接続パッドと、前記絶縁基体の前
    記搭載部から前記接続パッドにかけて導出される複数個
    の配線導体とから成る配線基板であって、 前記絶縁基体下面のコーナー部に補助パッドを形成する
    とともに該補助パッドの外縁部の高さを中央部の高さよ
    りも低くし、かつ前記補助パッドの外縁部の表面粗さ
    を、算術平均粗さ（Ｒａ）で１．５μｍ以上としたこと
    を特徴とする配線基板。
JP2002145216A 2002-05-20 2002-05-20 配線基板 Expired - Fee Related JP3784345B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002145216A JP3784345B2 (ja) 2002-05-20 2002-05-20 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002145216A JP3784345B2 (ja) 2002-05-20 2002-05-20 配線基板

Publications (2)

Publication Number Publication Date
JP2003338573A true JP2003338573A (ja) 2003-11-28
JP3784345B2 JP3784345B2 (ja) 2006-06-07

Family

ID=29704636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002145216A Expired - Fee Related JP3784345B2 (ja) 2002-05-20 2002-05-20 配線基板

Country Status (1)

Country Link
JP (1) JP3784345B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078739A (ja) * 2007-08-23 2014-05-01 Daishinku Corp 電子部品用パッケージのベース、及び電子部品用パッケージ
US10707388B2 (en) 2017-09-27 2020-07-07 Nichia Corporation Semiconductor device, and method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078739A (ja) * 2007-08-23 2014-05-01 Daishinku Corp 電子部品用パッケージのベース、及び電子部品用パッケージ
US10707388B2 (en) 2017-09-27 2020-07-07 Nichia Corporation Semiconductor device, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3784345B2 (ja) 2006-06-07

Similar Documents

Publication Publication Date Title
JP2000040774A (ja) 半導体装置
JP3784345B2 (ja) 配線基板
JP2004288660A (ja) 配線基板
JP3838940B2 (ja) 配線基板
JP2003179175A (ja) 配線基板
JP2004288661A (ja) 配線基板
JP2003338576A (ja) 配線基板
JP3850341B2 (ja) 配線基板
JP2003218489A (ja) 配線基板
JP2003243553A (ja) 配線基板
JP2003158220A (ja) 配線基板
JP3872401B2 (ja) 配線基板
JP2004119909A (ja) 配線基板
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP2004200416A (ja) 配線基板
JP2001237344A (ja) 配線基板
JP2001127187A (ja) 配線基板
JP2004288736A (ja) 配線基板
JP2003068920A (ja) 配線基板
JP2006128300A (ja) 配線基板
JP2001127418A (ja) 配線基板
JP2004179179A (ja) 配線基板
JPH09162324A (ja) 半導体素子収納用パッケージ
JP2004039811A (ja) 配線基板
JP2004259802A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060314

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees