JP3784345B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3784345B2 JP3784345B2 JP2002145216A JP2002145216A JP3784345B2 JP 3784345 B2 JP3784345 B2 JP 3784345B2 JP 2002145216 A JP2002145216 A JP 2002145216A JP 2002145216 A JP2002145216 A JP 2002145216A JP 3784345 B2 JP3784345 B2 JP 3784345B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- auxiliary pad
- melting point
- low melting
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子収納用パッケージ等に用いられる配線基板に関し、詳しくは実装した半導体素子の各電極を所定の外部電気回路に長期間にわたり安定して電気的に接続させることができる配線基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子が搭載される配線基板は、酸化アルミニウム質焼結体やガラスセラミック焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体等の電気絶縁材料から成り、その表面に半導体素子が搭載される搭載部を有する絶縁基体と、絶縁基体の半導体素子搭載部またはその周辺から下面にかけて導出される、例えばタングステンやモリブデン等の金属粉末から成る複数個の配線導体と、絶縁基体の下面に形成され、前記配線導体と電気的に接続された複数個の平面四角形状をなす接続パッドとから構成されており、絶縁基体の搭載部に半導体素子をガラス、樹脂、ロウ材等から成る接着剤を介して接着固定させるとともに半導体素子の各電極と配線導体とをボンディングワイヤ等の電気的接続手段を介して電気的に接続し、しかる後、必要に応じて前記半導体素子を蓋体や封止樹脂で気密封止させることによって半導体装置となる。
【0003】
かかる半導体装置は、外部電気回路基板上に、該外部電気回路基板の回路配線と絶縁基体下面の接続パッドとが、間に錫−鉛半田等の低融点ロウ材を挟んで対向するよう載置させ、しかる後、前記低融点ロウ材を約200℃〜300℃の温度で加熱溶融させ、外部電気回路基板の回路配線と絶縁基体下面の接続パッドとを接合させることにより外部電気回路基板に実装され、同時に配線基板に搭載されている半導体素子の各電極が配線導体および低融点ロウ材を介して外部電気回路基板に電気的に接続されることとなる。
【0004】
なお、前記配線基板の絶縁基体は、例えば酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状のセラミックスラリーとなし、次に前記セラミックスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成型技術によりシート状となして所定形状のセラミックグリーンシート(セラミック生シート)を得、最後に前記セラミックグリーンシートを複数枚積層するとともに還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【0005】
また前記配線導体や接続パッドはタングステン、モリブデン、マンガン等の金属粉末から成り、タングステン等の金属粉末に適当な有機バインダーや溶剤を添加混合して得た金属ペーストを絶縁基体となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって形成される。この場合、タングステンやモリブデン等の金属粉末は金属ペースト中の金属粉末の充填率を高くして配線導体や接続パッド等の電気伝導性を確保するために通常、平均粒径が約1μm以下の小さいものが使用されており、平均粒径が約1μm以下の小さいタングステンやモリブデン等の金属粉末を使用して形成される配線導体や接続パッド等はその表面粗さが、算術平均粗さ(Ra)で約1μm以下と、比較的滑らかなものになっている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子が搭載される配線基板は絶縁基体が酸化アルミニウム質焼結体やガラスセラミック焼結体等のセラミックス材料で形成されており、その熱膨張係数が約3×10-6/℃〜10×10-6/℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂等の樹脂材で形成されており、その熱膨張係数が30×10-6/℃〜50×10-6/℃であり、両者、大きく相違すること、接続パッドの表面粗さが算術平均粗さ(Ra)で約1μm以下と比較的滑らかであり、接続パッドに対する低融点ロウ材の接合強度が若干弱いこと等から配線基板の接続パッドと外部電気回路基板の回路配線とを低融点ロウ材を介し接合させて外部電気回路基板上に半導体装置を実装した後、半導体素子の作動時に発する熱が配線基板の絶縁基体と外部電気回路基板に繰り返し作用した場合、配線基板の絶縁基体と外部電気回路基板との間に大きな熱応力が繰り返し発生し、これが配線基板の接続パッドと低融点ロウ材との接合界面に作用して低融点ロウ材が接続パッドより剥離してしまい、その結果、半導体素子と外部電気回路との電気的接続が短期間で破れてしまうという問題があった。
【0007】
そこで、上記欠点を解消するために絶縁基体のコーナー部に前記接続パッドと同じ材料、同じ方法によって補助パッドを設けておき、この補助パッドを外部電気回路基板に設けたダミーのパッド等に低融点ロウ材を介し接合することによって接続パッドと低融点ロウ材との間に熱応力が作用するのを防止し、接続パッドと低融点ロウ材との接合を強固として半導体素子と外部電気回路との電気的接続の信頼性を向上させるという手段が考えられる。
【0008】
しかしながら、配線基板の絶縁基体のコーナー部に補助パッドを設けた場合、外部電気回路基板上に配線基板を実装した直後は、補助パッドと外部電気回路基板に設けたダミーのパッド等との接合が接続パッドと低融点ロウ材との間に作用する熱応力を除去し、接続パッドと低融点ロウ材との接合界面に剥離が生じるのを有効に防止することができるものの続けて使用し、配線基板の絶縁基体と外部電気回路基板との間に発生する熱応力が補助パッドと低融点ロウ材に繰り返し作用した場合、補助パッドと低融点ロウ材との接合界面に剥離が発生して接続パッドと低融点ロウ材との間に熱応力が作用するのを有効に防止することができなくなり、その結果、配線基板の絶縁基体と外部電気回路基板との間に発生する熱応力によって接続パッドと低融点ロウ材との接合界面に剥離が発生し、半導体素子と外部電気回路との電気的接続の信頼性を長期間にわたり維持することができないという欠点を有する。
【0009】
特に、近時、配線基板の小型化が著しく、また、半導体素子等の電極数の増加に対応して接続パッドの数も多くなり、絶縁基体の下面に高密度で形成されるようになりつつあるため、補助パッドの面積をあまり大きくすることができず、配線基板と外部電気回路基板との接続信頼性の向上は、さらに難しくなってきている。
【0010】
【課題を解決するための手段】
本発明の配線基板は、電気絶縁材料から成り、表面に半導体素子搭載部を有する四角形状の絶縁基体と、該絶縁基体の下面に形成された多数の接続パッドと、前記絶縁基体の前記搭載部から前記接続パッドにかけて導出される複数個の配線導体とから成る配線基板であって、前記絶縁基体下面のコーナー部に補助パッドを形成するとともに、該補助パッドの外縁部の高さを中央部の高さよりも低くし、かつ前記補助パッド外縁部の表面粗さを、算術平均粗さ(Ra)で1.5μm以上としたことを特徴とするものである。
【0011】
本発明の配線基板によれば、絶縁基体下面のコーナー部に補助パッドを形成したことから補助パッドを外部電気回路基板に設けたダミーのパッド等に低融点ロウ材を介し接合することによって接続パッドと低融点ロウ材との間に熱応力が作用するのを有効に防止し、接続パッドと低融点ロウ材との接合を強固として半導体素子と外部電気回路との電気的接続の信頼性を向上させることができる。
【0012】
また補助パッドの外縁部の高さを中央部の高さよりも低くしたことから補助パッドと外部電気回路基板に設けたダミーのパッド等とを低融点ロウ材を介して接合した場合、補助パッドの外縁部に低融点ロウ材の適度な溜りができて補助パッドに対する低融点ロウ材の接合強度が強いものとなり、その結果、配線基板の絶縁基体と外部電気回路基板との間に発生する熱応力が補助パッドと低融点ロウ材に繰り返し作用したとしても補助パッドと低融点ロウ材との接合界面に剥離が容易に発生することはなく、これによって接続パッドと低融点ロウ材との間に熱応力が作用するのを長期間にわたり有効に防止することが可能となって半導体素子と外部電気回路との電気的接続の信頼性を長期間にわたり維持することができる。
【0013】
同時に補助パッドの外縁部の表面粗さを、算術平均粗さ(Ra)で1.5μm以上に粗くしたことから、補助パッドと外部電気回路基板に設けたダミーのパッド等とを低融点ロウ材を介して接合した場合、補助パッドの外縁部と低融点ロウ材との間の接合面積が増大するとともに補助パッドと低融点ロウ材との間に効果的なアンカー効果が発揮されて接合強度が強くなり、その結果、配線基板の絶縁基体と外部電気回路基板との間に発生する熱応力が補助パッドと低融点ロウ材に繰り返し作用したとしても補助パッドと低融点ロウ材との接合界面に剥離が発生することはほとんどなく、これによって接続パッドと低融点ロウ材との間に熱応力が作用するのを長期間にわたり有効に防止することが可能となって半導体素子と外部電気回路との電気的接続の信頼性をより一層、長期間にわたり維持することができる。
【0014】
【発明の実施の形態】
次に本発明を添付の図面を基にして詳細に説明する。
図1は、本発明の配線基板を使用した半導体素子収納用パッケージの一実施例を示す断面図、図2はその底面図であり、1は絶縁基体、2は配線導体である。この絶縁基体1と配線導体2とで半導体素子3を搭載する配線基板4が構成される。
【0015】
前記絶縁基体1は、酸化アルミニウム質焼結体、ガラスセラミック焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体等の電気絶縁材料から成り、その上面に半導体素子3が搭載収容される凹部1aを有し、該凹部1a底面には半導体素子3がガラスや樹脂、ロウ材等の接着材を介して接着固定される。
【0016】
前記絶縁基体1は、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状のセラミックスラリーとなすとともに該セラミックスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成型技術を採用してシート状のセラミックグリーンシート(セラミック生シート)を得、しかる後、前記セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後に前記積層されたセラミックグリーンシートを還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【0017】
また前記絶縁基体1は、その凹部1a周辺から側面を介し下面にかけて多数の配線導体2が被着形成されており、該配線導体2の凹部1a周辺部位には半導体素子3の各電極がボンディングワイヤ5を介して電気的に接続され、また絶縁基体1下面に導出された部位には配線導体2と電気的に接続する複数の平面四角形状をなす接続パッド6が形成されている。
【0018】
前記配線導体2および接続パッド6は、半導体素子3の電極を外部電気回路に接続する作用をなし、例えば、タングステン、モリブデン、マンガン等の高融点金属からなり、平均粒径が約1μm以下の小さいタングステン等の高融点金属粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体1の凹部1a周辺から下面にかけて被着形成される。
【0019】
また前記接続パッド6は、配線基板4を外部電気回路基板に実装する外部端子として作用し、低融点ロウ材7を介して外部電気回路基板8の回路配線8aに接合され、これにより半導体素子3の電極が外部電気回路基板8の回路配線8aと電気的に接続される。
【0020】
更に前記絶縁基体1は、図2及び図3に示すように、下面の各コーナー部に平面四角形状をなす補助パッド9が形成されており、該補助パッド9は、外部電気回路基板8に設けたダミーのパッド等に低融点ロウ材7を介して接合され、絶縁基体1と外部電気回路基板8との間に生じる熱応力が接続パッド6と低融点ロウ材7との界面に作用するのを有効に防止する。
【0021】
本発明においては、図3(a)および(b)に示すように、補助パッド9の外縁部の高さを中央部の高さよりも低くしておくことが重要である。
【0022】
前記補助パッド9の外縁部の高さを中央部の高さよりも例えば、10μm以上低くしておくと補助パッド9と外部電気回路基板8に設けたダミーのパッド等とを低融点ロウ材7を介して接合した場合、補助パッド9の外縁部に低融点ロウ材7の適度な溜りができて補助パッド9に対する低融点ロウ材7の接合強度が強いものとなり、その結果、配線基板4の絶縁基体1と外部電気回路基板8との間に発生する熱応力が補助パッド9と低融点ロウ材7に繰り返し作用したとしても補助パッド9と低融点ロウ材7との接合界面に剥離が容易に発生することはなく、これによって接続パッド6と低融点ロウ材7との間に熱応力が作用するのを長期間にわたり有効に防止することが可能となって半導体素子3と外部電気回路との電気的接続の信頼性を長期間にわたり維持することができる。
【0023】
なお、前記補助パッド9の外縁部は、中央部分に対して10μm以上低くなるようにしておくと、この外縁部で十分な量の低融点ロウ材7の溜りが形成されて補助パッド9を外部電気回路基板8のダミーパッド等に対してより一層確実に強固に接合させることができ、これによって接続パッド6と外部電気回路基板8の回路配線8aとの電気的接続の信頼性をより一層優れたものとなすことができる。従って、前記補助パッド9の外縁部は、補助パッド9の中央部分に対して10μm以上低くなるようにしておくことが好ましい。
【0024】
また、前記補助パッド9は、外周の各縁辺から100μm以上の幅で、その高さが中央部の高さよりも低くなるようにしておくと、補助パッド9の全周にわたって十分な低融点ロウ材7の溜まりをより確実に形成させることができ、接続パッド6と外部電気回路基板8の回路配線8aとの電気的接続の信頼性をより一層確実に極めて優れたものとなすことができる。従って、前記補助パッド9は、外周の各縁辺から100μm以上の幅で、その高さが中央部の高さよりも低くなるようにしておくことが好ましい。
【0025】
更に、前記補助パッド9の中央部の高さは、接続パッド6の高さ(通常、約15μm〜30μm)と同程度の高さとしておくと配線基板4を外部電気回路基板に対して水平に安定して搭載させることが容易にできる。従って、前記補助パッド9はその中央部の高さを接続パッド6の高さ(通常、約15μm〜30μm)と同程度にしておくことが好ましい。
【0026】
また更に、本発明においては、図3(a)および(b)に示すように、補助パッド9の外縁部の表面粗さを算術平均粗さ(Ra)で1.5μm以上と粗くしておくことが重要である。
【0027】
前記補助パッド9の外縁部の表面粗さを、算術平均粗さ(Ra)で1.5μm以上に粗くすると、補助パッド9と外部電気回路基板8に設けたダミーのパッド等とを低融点ロウ材7を介して接合した場合、補助パッド9の外縁部と低融点ロウ材7との間の接合面積が増大するとともに補助パッド9と低融点ロウ材7との間に効果的なアンカー効果が発揮されて接合強度が強くなり、その結果、配線基板4の絶縁基体1と外部電気回路基板8との間に発生する熱応力が補助パッド9と低融点ロウ材7に繰り返し作用したとしても補助パッド9と低融点ロウ材7との接合界面に剥離が発生することはほとんどなく、これによって接続パッド6と低融点ロウ材7との間に熱応力が作用するのを長期間にわたり有効に防止することが可能となって半導体素子3と外部電気回路との電気的接続の信頼性をより一層、長期間にわたり維持することができる。
【0028】
なお、前記補助パッド9の外縁部の表面粗さは、算術平均粗さ(Ra)で1.5μm未満となると補助パッド9の外縁部と低融点ロウ材7との間でアンカー効果が十分に発揮されなくなり、補助パッド9と低融点ロウ材7と接合強度を強くすることができず、接続パッド6と外部電気回路基板8の回路配線8aとの電気的接続の信頼性を大きく向上させることが困難となってしまう。従って、前記補助パッド9の外縁部の表面粗さは、算術平均粗さ(Ra)で1.5μm以上のものに特定される。
【0029】
更に、前記補助パッド9の外縁部の表面粗さは、算術平均粗さ(Ra)で3μmを超えると、表面の凹凸が大きくなりすぎて低融点ロウ材7の濡れ性が低下し、逆に補助パッド9と低融点ロウ材7の接合強度が低下してしまう危険性がある。従って、前記補助パッド9の外縁部の表面粗さは、算術平均粗さ(Ra)で1.5μm〜3μmの範囲としておくことが好ましい。
【0030】
前記外縁部の高さが低く、外縁部における表面粗さが算術平均粗さ(Ra)で1.5μm以上の補助パッド9は、例えば、まず平均粒径が約1.5μm以上と粗い高融点金属粉末を用いて作製した金属ペーストを補助パッド9のパターン形状に印刷した後、この印刷した補助パッド9のパターンの中央部分に、平均粒径が約1μm以下の高融点金属粉末を用いて作製した金属ペーストを印刷すること等により形成される。
【0031】
かくして本発明の配線基板によれば、絶縁基体1の凹部1a底面に半導体素子3をガラスや樹脂、ロウ材等の接着材を介して接着固定するとともにこの半導体素子3の各電極を配線導体2にボンディングワイヤ5を介して電気的に接続し、しかる後、絶縁基体1の上面に金属やセラミックスから成る蓋体10をガラスや樹脂、ロウ材等の封止材を介して接合させ、絶縁基体1と蓋体10とから成る容器内部に半導体素子3を気密に封止することによって製品としての半導体装置が完成する。
【0032】
なお、本発明の配線基板は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、前記配線導体2、接続パッド6および補助パッド9の露出する領域にニッケルまたは銅を1μm〜10μm、金を0.05μm〜5μmの厚さで順次、被着させておくと、配線導体2、接続パッド6および補助パッド9の酸化腐食を効果的に防ぐことができるとともに、接続パッド6および補助パッド9に対し低融点ロウ材7を、配線導体2に対しボンディングワイヤ5を強固に接合、接続させることができる。
【0033】
また上述の実施例において、前記補助パッド9を、図4に示すように、各角部、特に、熱応力が大きくなる絶縁基体1の対角線方向に沿った角部を円弧状等に面取りしておくと、角部に熱応力が集中して角部から低融点ロウ材に破断が生じることを防止することができ、接続パッド6と外部電気回路基板の回路配線8aとの電気的接続の信頼性をより一層優れたものとすることができる。従って、前記補助パッド9は、図4に示すように、各角部、特に、熱応力が大きくなる絶縁基体1の対角線方向に沿った角部を円弧状等に面取りしておくことが好ましい。
【0034】
【発明の効果】
本発明の配線基板によれば、絶縁基体下面のコーナー部に補助パッドを形成したことから補助パッドを外部電気回路基板に設けたダミーのパッド等に低融点ロウ材を介し接合することによって接続パッドと低融点ロウ材との間に熱応力が作用するのを有効に防止し、接続パッドと低融点ロウ材との接合を強固として半導体素子と外部電気回路との電気的接続の信頼性を向上させることができる。
【0035】
また補助パッドの外縁部の高さを中央部の高さよりも低くしたことから補助パッドと外部電気回路基板に設けたダミーのパッド等とを低融点ロウ材を介して接合した場合、補助パッドの外縁部に低融点ロウ材の適度な溜りができて補助パッドに対する低融点ロウ材の接合強度が強いものとなり、その結果、配線基板の絶縁基体と外部電気回路基板との間に発生する熱応力が補助パッドと低融点ロウ材に繰り返し作用したとしても補助パッドと低融点ロウ材との接合界面に剥離が容易に発生することはなく、これによって接続パッドと低融点ロウ材との間に熱応力が作用するのを長期間にわたり有効に防止することが可能となって半導体素子と外部電気回路との電気的接続の信頼性を長期間にわたり維持することができる。
【0036】
同時に補助パッドの外縁部の表面粗さを、算術平均粗さ(Ra)で1.5μm以上に粗くしたことから、補助パッドと外部電気回路基板に設けたダミーのパッド等とを低融点ロウ材を介して接合した場合、補助パッドの外縁部と低融点ロウ材との間の接合面積が増大するとともに補助パッドと低融点ロウ材との間に効果的なアンカー効果が発揮されて接合強度が強くなり、その結果、配線基板の絶縁基体と外部電気回路基板との間に発生する熱応力が補助パッドと低融点ロウ材に繰り返し作用したとしても補助パッドと低融点ロウ材との接合界面に剥離が発生することはほとんどなく、これによって接続パッドと低融点ロウ材との間に熱応力が作用するのを長期間にわたり有効に防止することが可能となって半導体素子と外部電気回路との電気的接続の信頼性をより一層、長期間にわたり維持することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施例を示す断面図である。
【図2】図1に示す配線基板の下面図である。
【図3】(a)(b)は図1に示す配線基板の要部拡大下面図および要部拡大断面図である。
【図4】本発明の配線基板の他の実施例を示す要部拡大底面面図である。
【符号の説明】
1・・・・絶縁基体
1a・・・凹部
2・・・・配線導体
3・・・・半導体素子
4・・・・配線基板
5・・・・ボンディングワイヤ
6・・・・接続パッド
7・・・・低融点ロウ材
8・・・・外部電気回路基板
8a・・・回路配線
9・・・・補助パッド
10・・・蓋体
Claims (1)
- 電気絶縁材料から成り、表面に半導体素子搭載部を有する四角形状の絶縁基体と、該絶縁基体の下面に形成された多数の接続パッドと、前記絶縁基体の前記搭載部から前記接続パッドにかけて導出される複数個の配線導体とから成る配線基板であって、
前記絶縁基体下面のコーナー部に補助パッドを形成するとともに該補助パッドの外縁部の高さを中央部の高さよりも低くし、かつ前記補助パッドの外縁部の表面粗さを、算術平均粗さ(Ra)で1.5μm以上としたことを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002145216A JP3784345B2 (ja) | 2002-05-20 | 2002-05-20 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002145216A JP3784345B2 (ja) | 2002-05-20 | 2002-05-20 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003338573A JP2003338573A (ja) | 2003-11-28 |
JP3784345B2 true JP3784345B2 (ja) | 2006-06-07 |
Family
ID=29704636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002145216A Expired - Fee Related JP3784345B2 (ja) | 2002-05-20 | 2002-05-20 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3784345B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5446863B2 (ja) * | 2007-08-23 | 2014-03-19 | 株式会社大真空 | 電子部品用パッケージ及び電子部品用パッケージのベース |
JP7057488B2 (ja) | 2017-09-27 | 2022-04-20 | 日亜化学工業株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-05-20 JP JP2002145216A patent/JP3784345B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003338573A (ja) | 2003-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3784345B2 (ja) | 配線基板 | |
JP3404277B2 (ja) | 半導体素子収納用パッケージ | |
JP3838940B2 (ja) | 配線基板 | |
JP3850341B2 (ja) | 配線基板 | |
JP2003179175A (ja) | 配線基板 | |
JP3872401B2 (ja) | 配線基板 | |
JP4355097B2 (ja) | 配線基板の製造方法 | |
JP3532049B2 (ja) | 半導体装置と回路基板との接続構造 | |
JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
JP2004288661A (ja) | 配線基板 | |
JP2003243553A (ja) | 配線基板 | |
JP2003218489A (ja) | 配線基板 | |
JP3872399B2 (ja) | 配線基板 | |
JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
JP2003158220A (ja) | 配線基板 | |
JP4105968B2 (ja) | 電子部品搭載用基板およびそれを用いた電子装置 | |
JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
JP3808358B2 (ja) | 配線基板 | |
JP2001237344A (ja) | 配線基板 | |
JP2004200416A (ja) | 配線基板 | |
JP3441170B2 (ja) | 配線基板 | |
JP3780503B2 (ja) | 配線基板 | |
JP2003338576A (ja) | 配線基板 | |
JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
JP2001127187A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |