JP3814429B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3814429B2 JP3814429B2 JP31143798A JP31143798A JP3814429B2 JP 3814429 B2 JP3814429 B2 JP 3814429B2 JP 31143798 A JP31143798 A JP 31143798A JP 31143798 A JP31143798 A JP 31143798A JP 3814429 B2 JP3814429 B2 JP 3814429B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- insulating substrate
- lid
- external circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収容するための、半導体素子収納用パッケージに関するものであり、特に球状半田からなる接続端子を具備するパッケージの改良に関するものである。
【０００２】
【従来技術】
従来より、ＬＳＩ等の半導体集積回路素子（以下、単に半導体素子という。）を収容するための半導体素子収納用パッケージａは、図４の半導体素子収納用パッケージを外部回路基板に実装した時の概略断面図（ａ）、並びに要部拡大断面図（ｂ）に示すように、一般にアルミナセラミックス等からなる絶縁基板２１の表面に、半導体素子２２周辺から基板２１下面にかけてタングステン、モリブデン等の高融点金属から成る複数個のメタライズ配線層２３が形成され、前記絶縁基板２１の下面の接続パッド２４には、接続端子２５が形成されている。図４のパッケージにおいては、接続端子２５として、球状半田が接続パッド２４にロウ付け取着されている。また、絶縁基板２１の表面に搭載された半導体素子２２は、絶縁基板２１にガラス、樹脂などにの封止材によって接合された蓋体２６によって気密に封止されている。
【０００３】
なお、半導体素子２２は、絶縁基板の上面にガラス、樹脂、ロウ材等から成る接着剤を介して接着固定され、半導体素子の各電極とメタライズ配線層とをボンディングワイヤ等を介して電気的に接続されている。
【０００４】
また、半導体素子２２が収納された半導体素子収納用パッケージａは、前記球状半田からなる接続端子２５を外部電気回路基板ｂの配線導体２７上に載置当接させ、しかる後、前記球状の接続端子２５を約１５０〜２５０℃の温度で加熱溶融し、球状半田を配線導体２７に接合させることによって外部回路基板ｂ上に実装される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の半導体素子収納用パッケージａにおいては、一般にアルミナなどのセラミックス等からなる絶縁基板２１の熱膨張係数が６〜１０×１０-6／℃であるのに対して、一般に半導体素子（シリコン）２２の熱膨張係数は３〜５×１０-6／℃であり、外部回路基板ｂとしてはプリント配線板（熱膨張係数１３〜１５×１０-6／℃）が用いられる。
【０００６】
このため、上記パッケージａを外部回路基板ｂに実装した場合、半導体素子２２の作動時に発する熱が、絶縁基板２１と外部回路基板ｂの両方に繰り返し印加されると、半導体素子２２と絶縁基板２１および外部回路基板ｂには熱膨張係数の相違に起因した反り変形が生じる。このとき、熱膨張係数の関係は、半導体素子＜絶縁基板≦外部回路基板の関係にあるため各構成部材は同じ方向へ反る。
【０００７】
しかしながら、前記半導体素子収納用パッケージａの半導体素子２２搭載側の周縁付近には、蓋体２６が固着されている。そのために、絶縁基板２１の蓋体２６と接合している周縁付近では、絶縁基板２１の反り変形が抑制されることになる。その結果、絶縁基板２１と蓋体２６との周縁付近の接合部の直下に位置する接続端子の高さ方向の自由熱膨張が抑制される。
【０００８】
絶縁基板２１と外部回路基板ｂを接続している球状の接続端子２５には、絶縁基板２１と外部回路基板ｂの熱膨張差によるせん断歪みが生じる。せん断歪みは（変位／接続端子の高さ）で決まるため、接続端子２５の高さが等しい場合には、絶縁基板２１と外部回路基板ｂの熱膨張差が大きい外側の接続端子２５ほど高くなる。さらに蓋体２６による熱膨張の抑制が加わると、一層せん断歪みが大きくなり、熱疲労破壊しやすくなり、その結果、パッケージａと外部回路基板ｂとを接続する接続端子２５において、クラックが発生し、接続性が変化するという問題があった。
【０００９】
従って、本発明は、球状半田からなる接続端子を具備する半導体素子収納用パッケージにおいて、半導体素子の作動／停止に伴う熱サイクルが繰り返し印加された場合においても、球状半田からなる接続端子の熱疲労を抑制し、外部回路基板との接続性に優れた半導体素子収納用パッケージを提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明によれば、一方の表面に半導体素子が実装搭載されるセラミック絶縁基板と、該絶縁基板の他方の表面に設けられた複数の球状半田からなる接続端子と、前記半導体素子と前記前記接続端子とを電気的に接続するためのメタライズ配線層と、前記絶縁基板表面に実装される半導体素子を気密に封止するためのセラミック製蓋体とを具備してなる半導体素子収納用パッケージにおいて、前記蓋体に曲げ剛性を低減するための凹部を形成することにより、蓋体の曲げ剛性を低減することができる結果、蓋体は絶縁基板および外部回路基板と同じ方向に反ることができるようになるため、接続端子が受ける高さ方向の熱膨張の抑制は小さくなり、負荷されるせん断歪みを低減することができる。
【００１１】
【発明の実施の形態】
図１は、本発明にかかる半導体素子収納用パッケージの一実施例を示す断面図である。図１によれば、本発明の半導体素子収納用パッケージＡにおいては、絶縁基板１の表面に、半導体素子２周辺から基板１下面にかけてメタライズ配線層３が形成され、前記絶縁基板１の下面の接続パッド４には、接続端子５として、Ｓｎ−Ｐｂ、Ｓｎ−Ｐｂ−Ｂｉ、Ｓｎ−Ａｇ等の球状半田がロウ付け取着されている。また、絶縁基板１の表面に搭載された半導体素子２は、絶縁基板１にガラス、樹脂などにの封止材によって接合されたセラミック製蓋体６によって気密に封止されている。
【００１２】
なお、半導体素子２は、絶縁基板１の上面にガラス、樹脂、ロウ材等から成る接着剤を介して接着固定され、半導体素子２の各電極とメタライズ配線層３とをボンディングワイヤ等を介して電気的に接続されている。
【００１３】
前記絶縁基板１は、アルミナ、ムライト、ＳｉＣ，ＡｌＮ、Ｓｉ3 Ｎ4 のうちの１種を主成分とするセラミックス、あるいは低温焼成のガラスセラミックスなどの電気絶縁材料から成り、例えばアルミナセラミックスから成る場合はアルミナに対して、ＳｉＯ2 、ＭｇＯ、ＣａＯなどの助剤を含有し、例えば、アルミナおよび助剤からなる混合粉末に適当な有機バインダー、溶剤等を添加混合してスラリーを作るとともに、スラリーをドクターブレード法やカレンダーロール法をによってグリーンシート（生シート）と作製し、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、１５００〜１７００℃の温度で焼成することによって作製される。
【００１４】
前記メタライズ配線層３及び接続パツド４は、タングステン、モリブデン、マンガン等の高融点金属粉末から成り、タングステン等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを絶縁基板１となるグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって絶縁基板１の所定位置に所定パターンに被着形成されるものである。
【００１５】
尚、前記球状半田からなる接続端子５は、例えば、絶縁基板１の接続パッド４に半田を過剰に供給し、しかる後、これを約１５０〜２５０℃で加熱溶融させることによって溶融した半田の表面張力によって球状となる。また、場合によっては、高融点半田からなる球状半田を低融点半田によってロウ付けすることも可能である。
【００１６】
前記セラミック製蓋体６は、絶縁基板１と同様に、アルミナ、ムライト、ＳｉＣ，ＡｌＮ、Ｓｉ3 Ｎ4 のうちの１種を主成分とするセラミックス、あるいは低温焼成のガラスセラミックスなどの電気絶縁材料によって形成され、乾式プレスによって所定の形状に成形した後に焼成することによって作製される。
【００１７】
また、半導体素子２が収納された上記半導体素子収納用パッケージＡは、前記球状半田からなる接続端子５を外部回路基板Ｂ表面に形成された配線導体７上に載置当接させ、しかる後、前記球状の接続端子５を約１５０〜２５０℃の温度で加熱溶融し、球状半田を配線導体７に接合させることによって外部回路基板Ｂ上に実装される。
【００１８】
なお、外部回路基板Ｂは、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体等のセラミックス材料以外に、プリント配線板等の有機材料基板を用いる。
【００１９】
本発明によれば、上記半導体素子収納用パッケージＡのセラミック製蓋体６による熱膨張の抑制を防ぐために、蓋体６の曲げ剛性を低減する必要がある。最も簡単な方法は、蓋体６全体の肉厚を薄くして剛性を低下させる方法である。しかしながら、乾式プレスで作製するセラミックス製蓋体６の薄型化はせいぜい０．３ｍｍ程度が限界であり、また、蓋体全体を０．３ｍｍまで薄くすると、焼成時の反りの問題や、蓋体自体の機械的強度の問題、また、半導体素子２の気密封止性などの問題が生じる。従って、セラミック製蓋体６の全体厚さＴは０．３ｍｍ以上、特に０．５ｍｍ以上であることが望ましい。
【００２０】
焼成時の反りは、セラミックスの肉厚が薄いほど顕著であり、反りが大きいと半導体素子２の気密性を損なう。また、肉厚が薄いと乾式プレスにより均一に成形することが難しく、壊れやすいため成形体の取り扱いも困難である。また、曲げ強度も肉厚の３乗に比例するため、肉厚が薄くなると破壊強度も低下する。このような理由から蓋体全体の厚さＴを薄くすることにより曲げ剛性を低下させることは他の要素への悪影響が大きい。
【００２１】
そこで本発明によれば、図１に示すように、セラミック製蓋体６の全体の肉厚を薄くせず、蓋体６に所定深さの凹部８を形成することにより、蓋体６の曲げ剛性を効果的に低下させることができる。例えば、蓋体６の肉厚が０．６ｍｍであっても、凹部の肉厚ｔを０．３ｍｍにすることにより、蓋体６全体の曲げ剛性を低減することができるのである。なお、凹部８の厚さｔは０．１〜０．４ｍｍが望ましい。
【００２２】
蓋体６に設ける凹部８は、蓋体６の外側（外気と接する側）あるいは内側（半導体素子封止側）に設けても良い。また、形成する凹部８の形状も蓋体の曲げ剛性が低減できるものであれば特に限定するものではなく、図２（ａ）〜（ｄ）に示すように、四角形、円、スリット形状など様々なものが考えられる。また、図３（ａ）〜（ｃ）のように、蓋体６の中心に設けても良い。
【００２３】
このような凹部８を蓋体６に設ける場合、蓋体６全体の曲げ剛性は凹部８の肉厚によって支配されるため蓋体６の全体曲げ剛性が低下する。したがって、絶縁基板１および外部回路基板Ｂに反り変形が生じても、その反り変形を蓋体６が抑制することがなく、蓋体６も同じ方向へと反ることができる。そのため、絶縁基板１と蓋体６の接合部直下の接続端子５の高さ方向の自然熱膨張を抑制することがなく、接続端子５へのせん断歪みを低減することができる。
【００２４】
その結果、半導体素子の作動／停止に伴う熱サイクルが繰り返し印加された場合においても、球状半田からなる接続端子の熱疲労を抑制し、外部回路基板との接続性に優れた半導体素子収納用パッケージを提供できる。
【００２５】
【実施例】
以下、本発明を具体的な実施例に基づき説明する。
この実施例では、セラミック絶縁基板１およびセラミック製蓋体６をいずれもＳｉＯ2 、ＭｇＯおよびＣａＯを５重量％の割合で含有するアルミナセラミックス（熱膨張係数６×１０-6／℃）によって形成した。なお、メタライズ配線層２、接続パッド４は、いずれもタングステンからなり、絶縁基板１と１６００℃の同時焼成によって形成した。
【００２６】
半導体素子２としては、シリコン製（熱膨張係数３×１０-6／℃）を用い、球状の接続端子５としては、Ｓｎ６３重量％−Ｐｂ３７重量％の直径が０．７ｍｍの半田ボールを形成した。そして、ガラスエポキシ樹脂（熱膨張係数１５×１０-6／℃）からなる外部回路基板の表面の銅からなる配線導体に対して、パッケージを搭載し、２３０℃で処理してパッケージを外部回路基板に実装した。
【００２７】
なお、パッケージのサイズは、絶縁基板１が縦１７ｍｍ×横１７ｍｍ×厚さ０．７５ｍｍ、半導体素子が縦９ｍｍ×横９ｍｍ×厚さ０．４ｍｍ、蓋体はプレス成形後、１６００℃で焼成して外形寸法が１５ｍｍ×１５ｍｍであり、厚さ０．６ｍｍの凹状の蓋体を用いた。さらに、外部回路基板は縦６７ｍｍ×横６７ｍｍ×厚さ１．２５ｍｍのものを使用した。また、パッケージにおける接続パッド径は０．６ｍｍ、接続パッドのピッチは１ｍｍであり、接続端子を２２５個設けた。
【００２８】
上記の半導体素子収納用パッケージの蓋体の上部に、深さ０．３ｍｍ、幅１．５ｍｍの凹部を図２（ａ）に示すように四角形状、あるいは図２（ｂ）に示すように円形形状に設け、半導体素子の中心から溝の内径までの距離Ｌの大きさを変えた数種のパッケージを用意した。また、図３（ｂ）に示すように、深さ０．３５ｍｍの円形の凹部を半導体素子の中心から溝の内径までの距離Ｌの大きさを変えた数種のパッケージを用意した。作製したパッケージに対して−４０℃〜１００℃の温度サイクル試験を行った。１００サイクル毎に、パッケージと外部回路基板の配線導体間の電気抵抗を測定し、電気抵抗が変化した時のサイクル数を熱疲労寿命として評価した。結果は、表１に示した。
【００２９】
【表１】
【００３０】
表１から明らかなように、従来の蓋体に凹部を設けない従来の半導体素子収納用パッケージでは、端子の高さ方向の熱膨張が抑制され、せん断歪みが大きくなるために早い時期に熱疲労破壊を生じている。
【００３１】
これに対して、本発明のように蓋体に曲げ剛性を低減する溝を設けることにより、端子が絶縁基板と蓋体の接合部の影響を受けなくなり、熱疲労寿命が長くなっていることがわかる。
【００３２】
【発明の効果】
以上詳述した通り、本発明の半導体素子収納用パッケージによれば、蓋体に曲げ剛性を低減するための凹部を設けることにより、半導体素子、絶縁基板、外部回路基板の熱膨張差に伴う自然的な反り変形を蓋体が抑制することがないために、半導体素子の作動／停止に伴う熱サイクルが印加された場合においても、球状半田からなる接続端子にせん断応力が発生することを防止でき、半導体素子収納用パッケージの内部に収納された半導体素子と外部回路基板とを長期間にわたり電気的接続させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージを外部回路基板に実装した時の概略断面図（ａ）、並びに要部拡大断面図（ｂ）である。
【図２】本発明のパッケージにおける蓋体の構造を説明するための平面図である。
【図３】本発明のパッケージにおける蓋体の他の構造を説明するための平面図である。
【図４】従来の半導体素子収納用パッケージを外部回路基板に実装した時の概略断面図（ａ）、並びに要部拡大断面図（ｂ）である。
【符号の説明】
１ 絶縁基板
２ 半導体素子
３ メタライズ配線層
４ 接続パッド
５ 接続端子
６ セラミック製蓋体
７ 配線導体
８ 凹部
Ａ 半導体素子収納用パッケージ
Ｂ 外部回路基板
【発明の属する技術分野】
本発明は、半導体素子を収容するための、半導体素子収納用パッケージに関するものであり、特に球状半田からなる接続端子を具備するパッケージの改良に関するものである。
【０００２】
【従来技術】
従来より、ＬＳＩ等の半導体集積回路素子（以下、単に半導体素子という。）を収容するための半導体素子収納用パッケージａは、図４の半導体素子収納用パッケージを外部回路基板に実装した時の概略断面図（ａ）、並びに要部拡大断面図（ｂ）に示すように、一般にアルミナセラミックス等からなる絶縁基板２１の表面に、半導体素子２２周辺から基板２１下面にかけてタングステン、モリブデン等の高融点金属から成る複数個のメタライズ配線層２３が形成され、前記絶縁基板２１の下面の接続パッド２４には、接続端子２５が形成されている。図４のパッケージにおいては、接続端子２５として、球状半田が接続パッド２４にロウ付け取着されている。また、絶縁基板２１の表面に搭載された半導体素子２２は、絶縁基板２１にガラス、樹脂などにの封止材によって接合された蓋体２６によって気密に封止されている。
【０００３】
なお、半導体素子２２は、絶縁基板の上面にガラス、樹脂、ロウ材等から成る接着剤を介して接着固定され、半導体素子の各電極とメタライズ配線層とをボンディングワイヤ等を介して電気的に接続されている。
【０００４】
また、半導体素子２２が収納された半導体素子収納用パッケージａは、前記球状半田からなる接続端子２５を外部電気回路基板ｂの配線導体２７上に載置当接させ、しかる後、前記球状の接続端子２５を約１５０〜２５０℃の温度で加熱溶融し、球状半田を配線導体２７に接合させることによって外部回路基板ｂ上に実装される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の半導体素子収納用パッケージａにおいては、一般にアルミナなどのセラミックス等からなる絶縁基板２１の熱膨張係数が６〜１０×１０-6／℃であるのに対して、一般に半導体素子（シリコン）２２の熱膨張係数は３〜５×１０-6／℃であり、外部回路基板ｂとしてはプリント配線板（熱膨張係数１３〜１５×１０-6／℃）が用いられる。
【０００６】
このため、上記パッケージａを外部回路基板ｂに実装した場合、半導体素子２２の作動時に発する熱が、絶縁基板２１と外部回路基板ｂの両方に繰り返し印加されると、半導体素子２２と絶縁基板２１および外部回路基板ｂには熱膨張係数の相違に起因した反り変形が生じる。このとき、熱膨張係数の関係は、半導体素子＜絶縁基板≦外部回路基板の関係にあるため各構成部材は同じ方向へ反る。
【０００７】
しかしながら、前記半導体素子収納用パッケージａの半導体素子２２搭載側の周縁付近には、蓋体２６が固着されている。そのために、絶縁基板２１の蓋体２６と接合している周縁付近では、絶縁基板２１の反り変形が抑制されることになる。その結果、絶縁基板２１と蓋体２６との周縁付近の接合部の直下に位置する接続端子の高さ方向の自由熱膨張が抑制される。
【０００８】
絶縁基板２１と外部回路基板ｂを接続している球状の接続端子２５には、絶縁基板２１と外部回路基板ｂの熱膨張差によるせん断歪みが生じる。せん断歪みは（変位／接続端子の高さ）で決まるため、接続端子２５の高さが等しい場合には、絶縁基板２１と外部回路基板ｂの熱膨張差が大きい外側の接続端子２５ほど高くなる。さらに蓋体２６による熱膨張の抑制が加わると、一層せん断歪みが大きくなり、熱疲労破壊しやすくなり、その結果、パッケージａと外部回路基板ｂとを接続する接続端子２５において、クラックが発生し、接続性が変化するという問題があった。
【０００９】
従って、本発明は、球状半田からなる接続端子を具備する半導体素子収納用パッケージにおいて、半導体素子の作動／停止に伴う熱サイクルが繰り返し印加された場合においても、球状半田からなる接続端子の熱疲労を抑制し、外部回路基板との接続性に優れた半導体素子収納用パッケージを提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明によれば、一方の表面に半導体素子が実装搭載されるセラミック絶縁基板と、該絶縁基板の他方の表面に設けられた複数の球状半田からなる接続端子と、前記半導体素子と前記前記接続端子とを電気的に接続するためのメタライズ配線層と、前記絶縁基板表面に実装される半導体素子を気密に封止するためのセラミック製蓋体とを具備してなる半導体素子収納用パッケージにおいて、前記蓋体に曲げ剛性を低減するための凹部を形成することにより、蓋体の曲げ剛性を低減することができる結果、蓋体は絶縁基板および外部回路基板と同じ方向に反ることができるようになるため、接続端子が受ける高さ方向の熱膨張の抑制は小さくなり、負荷されるせん断歪みを低減することができる。
【００１１】
【発明の実施の形態】
図１は、本発明にかかる半導体素子収納用パッケージの一実施例を示す断面図である。図１によれば、本発明の半導体素子収納用パッケージＡにおいては、絶縁基板１の表面に、半導体素子２周辺から基板１下面にかけてメタライズ配線層３が形成され、前記絶縁基板１の下面の接続パッド４には、接続端子５として、Ｓｎ−Ｐｂ、Ｓｎ−Ｐｂ−Ｂｉ、Ｓｎ−Ａｇ等の球状半田がロウ付け取着されている。また、絶縁基板１の表面に搭載された半導体素子２は、絶縁基板１にガラス、樹脂などにの封止材によって接合されたセラミック製蓋体６によって気密に封止されている。
【００１２】
なお、半導体素子２は、絶縁基板１の上面にガラス、樹脂、ロウ材等から成る接着剤を介して接着固定され、半導体素子２の各電極とメタライズ配線層３とをボンディングワイヤ等を介して電気的に接続されている。
【００１３】
前記絶縁基板１は、アルミナ、ムライト、ＳｉＣ，ＡｌＮ、Ｓｉ3 Ｎ4 のうちの１種を主成分とするセラミックス、あるいは低温焼成のガラスセラミックスなどの電気絶縁材料から成り、例えばアルミナセラミックスから成る場合はアルミナに対して、ＳｉＯ2 、ＭｇＯ、ＣａＯなどの助剤を含有し、例えば、アルミナおよび助剤からなる混合粉末に適当な有機バインダー、溶剤等を添加混合してスラリーを作るとともに、スラリーをドクターブレード法やカレンダーロール法をによってグリーンシート（生シート）と作製し、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、１５００〜１７００℃の温度で焼成することによって作製される。
【００１４】
前記メタライズ配線層３及び接続パツド４は、タングステン、モリブデン、マンガン等の高融点金属粉末から成り、タングステン等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを絶縁基板１となるグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって絶縁基板１の所定位置に所定パターンに被着形成されるものである。
【００１５】
尚、前記球状半田からなる接続端子５は、例えば、絶縁基板１の接続パッド４に半田を過剰に供給し、しかる後、これを約１５０〜２５０℃で加熱溶融させることによって溶融した半田の表面張力によって球状となる。また、場合によっては、高融点半田からなる球状半田を低融点半田によってロウ付けすることも可能である。
【００１６】
前記セラミック製蓋体６は、絶縁基板１と同様に、アルミナ、ムライト、ＳｉＣ，ＡｌＮ、Ｓｉ3 Ｎ4 のうちの１種を主成分とするセラミックス、あるいは低温焼成のガラスセラミックスなどの電気絶縁材料によって形成され、乾式プレスによって所定の形状に成形した後に焼成することによって作製される。
【００１７】
また、半導体素子２が収納された上記半導体素子収納用パッケージＡは、前記球状半田からなる接続端子５を外部回路基板Ｂ表面に形成された配線導体７上に載置当接させ、しかる後、前記球状の接続端子５を約１５０〜２５０℃の温度で加熱溶融し、球状半田を配線導体７に接合させることによって外部回路基板Ｂ上に実装される。
【００１８】
なお、外部回路基板Ｂは、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体等のセラミックス材料以外に、プリント配線板等の有機材料基板を用いる。
【００１９】
本発明によれば、上記半導体素子収納用パッケージＡのセラミック製蓋体６による熱膨張の抑制を防ぐために、蓋体６の曲げ剛性を低減する必要がある。最も簡単な方法は、蓋体６全体の肉厚を薄くして剛性を低下させる方法である。しかしながら、乾式プレスで作製するセラミックス製蓋体６の薄型化はせいぜい０．３ｍｍ程度が限界であり、また、蓋体全体を０．３ｍｍまで薄くすると、焼成時の反りの問題や、蓋体自体の機械的強度の問題、また、半導体素子２の気密封止性などの問題が生じる。従って、セラミック製蓋体６の全体厚さＴは０．３ｍｍ以上、特に０．５ｍｍ以上であることが望ましい。
【００２０】
焼成時の反りは、セラミックスの肉厚が薄いほど顕著であり、反りが大きいと半導体素子２の気密性を損なう。また、肉厚が薄いと乾式プレスにより均一に成形することが難しく、壊れやすいため成形体の取り扱いも困難である。また、曲げ強度も肉厚の３乗に比例するため、肉厚が薄くなると破壊強度も低下する。このような理由から蓋体全体の厚さＴを薄くすることにより曲げ剛性を低下させることは他の要素への悪影響が大きい。
【００２１】
そこで本発明によれば、図１に示すように、セラミック製蓋体６の全体の肉厚を薄くせず、蓋体６に所定深さの凹部８を形成することにより、蓋体６の曲げ剛性を効果的に低下させることができる。例えば、蓋体６の肉厚が０．６ｍｍであっても、凹部の肉厚ｔを０．３ｍｍにすることにより、蓋体６全体の曲げ剛性を低減することができるのである。なお、凹部８の厚さｔは０．１〜０．４ｍｍが望ましい。
【００２２】
蓋体６に設ける凹部８は、蓋体６の外側（外気と接する側）あるいは内側（半導体素子封止側）に設けても良い。また、形成する凹部８の形状も蓋体の曲げ剛性が低減できるものであれば特に限定するものではなく、図２（ａ）〜（ｄ）に示すように、四角形、円、スリット形状など様々なものが考えられる。また、図３（ａ）〜（ｃ）のように、蓋体６の中心に設けても良い。
【００２３】
このような凹部８を蓋体６に設ける場合、蓋体６全体の曲げ剛性は凹部８の肉厚によって支配されるため蓋体６の全体曲げ剛性が低下する。したがって、絶縁基板１および外部回路基板Ｂに反り変形が生じても、その反り変形を蓋体６が抑制することがなく、蓋体６も同じ方向へと反ることができる。そのため、絶縁基板１と蓋体６の接合部直下の接続端子５の高さ方向の自然熱膨張を抑制することがなく、接続端子５へのせん断歪みを低減することができる。
【００２４】
その結果、半導体素子の作動／停止に伴う熱サイクルが繰り返し印加された場合においても、球状半田からなる接続端子の熱疲労を抑制し、外部回路基板との接続性に優れた半導体素子収納用パッケージを提供できる。
【００２５】
【実施例】
以下、本発明を具体的な実施例に基づき説明する。
この実施例では、セラミック絶縁基板１およびセラミック製蓋体６をいずれもＳｉＯ2 、ＭｇＯおよびＣａＯを５重量％の割合で含有するアルミナセラミックス（熱膨張係数６×１０-6／℃）によって形成した。なお、メタライズ配線層２、接続パッド４は、いずれもタングステンからなり、絶縁基板１と１６００℃の同時焼成によって形成した。
【００２６】
半導体素子２としては、シリコン製（熱膨張係数３×１０-6／℃）を用い、球状の接続端子５としては、Ｓｎ６３重量％−Ｐｂ３７重量％の直径が０．７ｍｍの半田ボールを形成した。そして、ガラスエポキシ樹脂（熱膨張係数１５×１０-6／℃）からなる外部回路基板の表面の銅からなる配線導体に対して、パッケージを搭載し、２３０℃で処理してパッケージを外部回路基板に実装した。
【００２７】
なお、パッケージのサイズは、絶縁基板１が縦１７ｍｍ×横１７ｍｍ×厚さ０．７５ｍｍ、半導体素子が縦９ｍｍ×横９ｍｍ×厚さ０．４ｍｍ、蓋体はプレス成形後、１６００℃で焼成して外形寸法が１５ｍｍ×１５ｍｍであり、厚さ０．６ｍｍの凹状の蓋体を用いた。さらに、外部回路基板は縦６７ｍｍ×横６７ｍｍ×厚さ１．２５ｍｍのものを使用した。また、パッケージにおける接続パッド径は０．６ｍｍ、接続パッドのピッチは１ｍｍであり、接続端子を２２５個設けた。
【００２８】
上記の半導体素子収納用パッケージの蓋体の上部に、深さ０．３ｍｍ、幅１．５ｍｍの凹部を図２（ａ）に示すように四角形状、あるいは図２（ｂ）に示すように円形形状に設け、半導体素子の中心から溝の内径までの距離Ｌの大きさを変えた数種のパッケージを用意した。また、図３（ｂ）に示すように、深さ０．３５ｍｍの円形の凹部を半導体素子の中心から溝の内径までの距離Ｌの大きさを変えた数種のパッケージを用意した。作製したパッケージに対して−４０℃〜１００℃の温度サイクル試験を行った。１００サイクル毎に、パッケージと外部回路基板の配線導体間の電気抵抗を測定し、電気抵抗が変化した時のサイクル数を熱疲労寿命として評価した。結果は、表１に示した。
【００２９】
【表１】
表１から明らかなように、従来の蓋体に凹部を設けない従来の半導体素子収納用パッケージでは、端子の高さ方向の熱膨張が抑制され、せん断歪みが大きくなるために早い時期に熱疲労破壊を生じている。
【００３１】
これに対して、本発明のように蓋体に曲げ剛性を低減する溝を設けることにより、端子が絶縁基板と蓋体の接合部の影響を受けなくなり、熱疲労寿命が長くなっていることがわかる。
【００３２】
【発明の効果】
以上詳述した通り、本発明の半導体素子収納用パッケージによれば、蓋体に曲げ剛性を低減するための凹部を設けることにより、半導体素子、絶縁基板、外部回路基板の熱膨張差に伴う自然的な反り変形を蓋体が抑制することがないために、半導体素子の作動／停止に伴う熱サイクルが印加された場合においても、球状半田からなる接続端子にせん断応力が発生することを防止でき、半導体素子収納用パッケージの内部に収納された半導体素子と外部回路基板とを長期間にわたり電気的接続させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージを外部回路基板に実装した時の概略断面図（ａ）、並びに要部拡大断面図（ｂ）である。
【図２】本発明のパッケージにおける蓋体の構造を説明するための平面図である。
【図３】本発明のパッケージにおける蓋体の他の構造を説明するための平面図である。
【図４】従来の半導体素子収納用パッケージを外部回路基板に実装した時の概略断面図（ａ）、並びに要部拡大断面図（ｂ）である。
【符号の説明】
１ 絶縁基板
２ 半導体素子
３ メタライズ配線層
４ 接続パッド
５ 接続端子
６ セラミック製蓋体
７ 配線導体
８ 凹部
Ａ 半導体素子収納用パッケージ
Ｂ 外部回路基板
Claims (1)
- 一方の表面に半導体素子が実装搭載されるセラミック製絶縁基板と、該絶縁基板の他方の表面に設けられた複数の球状半田からなる接続端子と、前記半導体素子と前記前記接続端子とを電気的に接続するためのメタライズ配線層と、前記絶縁基板表面に実装される半導体素子を気密に封止するためのセラミック製蓋体とを具備してなる半導体素子収納用パッケージにおいて、前記セラミック製蓋体に曲げ剛性を低減するための凹部を形成してなることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31143798A JP3814429B2 (ja) | 1998-10-30 | 1998-10-30 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31143798A JP3814429B2 (ja) | 1998-10-30 | 1998-10-30 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138306A JP2000138306A (ja) | 2000-05-16 |
| JP3814429B2 true JP3814429B2 (ja) | 2006-08-30 |
Family
ID=18017213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31143798A Expired - Fee Related JP3814429B2 (ja) | 1998-10-30 | 1998-10-30 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3814429B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030052125A (ko) * | 2001-12-20 | 2003-06-26 | 동부전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2018182574A (ja) * | 2017-04-14 | 2018-11-15 | 株式会社村田製作所 | 圧電振動子及び電子部品 |
-
1998
- 1998-10-30 JP JP31143798A patent/JP3814429B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138306A (ja) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
| JP3404277B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001338999A (ja) | 半導体素子収納用パッケージ | |
| JP3842478B2 (ja) | 半導体素子実装配線基板の実装構造 | |
| JPH09102560A (ja) | 低温焼成セラミック基板の外部リードピン接合構造 | |
| JP2001102475A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP3372769B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ | |
| JP3784345B2 (ja) | 配線基板 | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000164757A (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2003179175A (ja) | 配線基板 | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004288661A (ja) | 配線基板 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP2001127200A (ja) | 半導体素子収納用パッケージの実装構造 | |
| JP3872401B2 (ja) | 配線基板 | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003158220A (ja) | 配線基板 | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040506 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |