JPH11340347A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH11340347A
JPH11340347A JP14938398A JP14938398A JPH11340347A JP H11340347 A JPH11340347 A JP H11340347A JP 14938398 A JP14938398 A JP 14938398A JP 14938398 A JP14938398 A JP 14938398A JP H11340347 A JPH11340347 A JP H11340347A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor element
package
wiring layer
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14938398A
Other languages
English (en)
Inventor
Kazutaka Maeda
和孝 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14938398A priority Critical patent/JPH11340347A/ja
Publication of JPH11340347A publication Critical patent/JPH11340347A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】蓋体によって半導体素子を気密に封止したBG
A型パッケージにおいて蓋体接合部直下の接続端子の剪
断歪みによる熱疲労破壊の発生を抑制し、熱疲労寿命の
長い長期信頼性に優れた半導体素子収納用パッケージを
提供する。 【解決手段】セラミック絶縁基板1と、絶縁基板1の一
方の表面に形成された半導体素子3搭載部と、半導体素
子3を気密に封止するために絶縁基板1表面に接合され
た蓋体2と、絶縁基板1の表面および内部に形成された
メタライズ配線層4と、絶縁基板1の裏面に被着形成さ
れ、半導体素子3と配線層4を介して電気的に接続され
た複数の接続パッド5と、接続パッド5に取り付けられ
た半田からなる複数の接続端子7と具備するパッケージ
Aにおいて、蓋体2を、平面的にみて絶縁基板1裏面に
おける接続パッド5の最外部の接続パッド5a形成位置
よりも0.1mm以上離間した外側の絶縁基板1表面領
域に接合してなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を気密
に収納するためのパッケージに関するものであって、特
に、接続端子が球状の半田からなる、いわゆるBGA型
パッケージの改良に関するものである。
【0002】
【従来技術】従来、半導体素子、特にLSI等の半導体
素子を収容するための半導体素子収納用パッケージは、
図3に示すように、一般にアルミナセラミックス等のセ
ラミックスからなる絶縁基板11の表面に、半導体素子
12搭載部周辺から下面にかけてタングステン、モリブ
デン等の高融点金属粉末から成る複数個のメタライズ配
線層13が設けられ、そのメタライズ配線層13は絶縁
基板11の底面に形成された複数個の接続パッド14と
電気的に接続されている。そして、接続パッド14に
は、接続端子15が取り付けられている。
【0003】そして、絶縁基板11の表面にガラス、樹
脂、ロウ材等から成る接着剤を介して搭載された半導体
素子12は、半導体素子12の各電極とメタライズ配線
層13とをボンディングワイヤ等によって接続され、絶
縁基板11表面に接合された蓋体16によって、蓋体1
6のキャビティ17内にて気密に封止されて半導体装置
となる。
【0004】最近では、半導体素子の高集積化、小型化
に伴い、電極数が増大し、これに伴い、パッケージにお
ける配線や接続パッド、接続端子の高密度配線化が求め
られている。
【0005】そのような要求に対して、最近では、接続
端子15として、半田ボールを用い、この半田ボールを
接続パッドにロウ付け取着された、いわゆるボールグリ
ッドアレイ(以下、単にBGA)型のパッケージが用い
られている。
【0006】このようなBGA型パッケージによる半導
体装置をマザーボード等の外部回路基板18に実装する
には、絶縁基板11下面の接続パッドにロウ付けされた
半田ボールからなる接続端子15を、マザーボードなど
の外部回路基板18の配線層19上に載置当接させ、し
かる後、球状の接続端子15を約150〜250℃の温
度で加熱溶融させて、接続端子15を配線層に接合させ
ることによって実装され、同時にパッケージの半導体素
子12は、メタライズ配線層13、接続パッド14およ
び半田ボールからなる接続端子15を介して外部回路基
板18の電気回路と電気的に接続されることとなる。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
BGA型のパッケージにおいては、セラミックスからな
る絶縁基板11の0〜500℃の熱膨張係数が6.5p
pm/℃以上であるのに対して、半導体素子(シリコ
ン)の熱膨張係数は3〜5ppm/℃であり、両者は大
きく異なる。
【0008】このため、このBGA型パッケージをマザ
ーボード等の外部回路基板に実装した場合、半導体素子
12の作動時に発する熱が、絶縁基板11と外部回路基
板18の両方に印加されると、半導体素子12と絶縁基
板11のとの間に両者の熱膨張係数の相違に起因する応
力が発生する。この応力によって、パッケージは、図4
の一点破線に示すように、半導体素子12搭載側が凹と
なるように反るように変形する。また、パッケージの変
形に伴い、また、外部回路基板18も通常、絶縁基板1
1よりも熱膨張係数が大きいことから、外部回路基板1
8も同様な方向に変形する。これに伴い、パッケージB
と外部回路基板18を接続しているボール状の接続端子
15には、絶縁基板11と外部回路基板18の熱膨張差
によるせん断変形が生じている。
【0009】ところが、半導体素子収納用パッケージの
半導体素子搭載側表面には蓋体16が強固に接合されて
いるため、絶縁基板11と蓋体16との接合部分では、
図4の一点破線に示すように、反り変形が抑制される。
【0010】図3、4に示した従来の半導体素子収納用
パッケージでは、パッケージ自体を小型化するために、
絶縁基板11の面積を極力小さくしているために、絶縁
基板11と蓋体16との接合部と、絶縁基板裏面に形成
される複数の接続端子15のうち、最も外側に位置する
接続端子15aの形成箇所とは、平面的にほぼ重なる位
置になるように形成されている。
【0011】このとき、最外部の接続端子15a形成部
においては、蓋体16によって絶縁基板11の反りが抑
制されているため、最外部の接続端子15aの高さ方向
の熱膨張は抑制される。接続端子15の高さが低いとせ
ん断ひずみは大きくなるため、絶縁基板11と蓋体16
との接合部直下の付近の熱膨張が抑制される接続端子1
5には、他の端子に比較して大きな剪断歪みが発生し、
この接続端子15aから熱疲労破壊が生じ、パッケージ
の外部回路基板への実装の信頼性が大きく損なわれてし
まうとう問題があった。
【0012】従って、本発明によれば、蓋体によって半
導体素子を気密に封止したBGA型パッケージにおい
て、半導体素子と絶縁基板との熱膨張差に起因する応力
によって蓋体接合部直下の接続端子への剪断応力を抑制
し、実装の長期信頼性に優れた半導体素子収納用パッケ
ージを提供することを目的とする。
【0013】蓋体によって半導体素子を気密に封止する
BGA型パッケージにおいて、半導体素子と絶縁基板と
の熱膨張差に起因する応力によって、蓋体接合部直下の
接続端子の剪断歪みによる熱疲労破壊の発生を抑制し、
実装の長期信頼性に優れた半導体素子収納用パッケージ
を提供することを目的とする。
【0014】
【課題を解決するための手段】本発明者は、上記の実装
構造において、接続パッドと接続端子間への応力の集中
を抑制できる構造について種々検討を行った結果、絶縁
基板と蓋体の接合部の位置を、絶縁基板の底面に形成さ
れた接続パッドのうち、最も外側の接続パッドよりも外
側にすることにより、蓋体が絶縁基板の反り変形を抑制
することによって接続端子が受ける高さ方向の熱膨張の
抑制を減らし、耐熱疲労性を向上させることができるこ
とを見いだし、本発明に至った。
【0015】即ち、本発明の半導体素子収納用パッケー
ジは、セラミック絶縁基板と、該絶縁基板の一方の表面
に形成された半導体素子搭載部と、搭載される半導体素
子を気密に封止するために前記絶縁基板表面に接合され
た蓋体と、前記絶縁基板の表面および内部に形成された
メタライズ配線層と、前記絶縁基板の他方の表面に形成
され、前記半導体素子と前記配線層を通じて電気的に接
続された複数の接続パッドと、該接続パッドに取り付け
られた球状半田からなる複数の接続端子と具備する半導
体収納用パッケージにおいて、前記蓋体を、前記絶縁基
板裏面における最外部の接続パッド形成位置よりも平面
的にみて0.1mm以上離間した外側領域に接合してな
ることを特徴とするものである。
【0016】
【発明の実施の形態】以下、本発明の半導体素子収納用
パッケージの一実施態様を示す図1および図2をもとに
説明する。図1は、一実施態様の概略断面図である。図
1の半導体素子収納用パッケージAによれば、セラミッ
クスからなる絶縁基板1の表面には、略凹形状の蓋体2
が接合され、この絶縁基板1と蓋体2によって形成され
るキャビティ内に半導体素子3が収納される。半導体素
子3は、絶縁基板1の上面中央部にガラス、樹脂等の接
着剤を介して取着されている。
【0017】また、絶縁基板1には、半導体素子3が載
置収容される上面から下面にかけてビアホール導体4a
等を含むメタライズ配線層4が被着形成されており、更
に絶縁基板1の下面には複数の接続パッド5が被着形成
されており、メタライズ配線層4と電気的に接続されて
いる。
【0018】半導体素子3は、絶縁基板1表面に形成さ
れたメタライズ配線層4と、ワイヤ6によるボンディン
グの他、リボン、フリップチップ等の手法によって、半
導体素子3の電極と電気的に接続されている。
【0019】セラミックス絶縁基板1は、例えば、酸化
アルミニウム質焼結体、ムライト質焼結体、炭化珪素質
焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結
体、ガラスセラミック焼結体等の周知の電気絶縁性セラ
ミック材料から成る。
【0020】例えば、酸化アルミニウム質焼結体は、酸
化アルミニウムに、酸化珪素、酸化マグネシウム、酸化
カルシウム等の焼結助剤を添加し、さらに適当な有機バ
インダー、溶剤等を添加混合して泥漿物を作るとともに
泥漿物をドクターブレード法やカレンダーロール法を採
用することによってグリーンシート(生シート)と成
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約1600℃の
温度で焼成することによって製作される。
【0021】メタライズ配線層4及び接続パッド5は、
タングステン、モリブデン、マンガン等の高融点金属
や、銅、銀、アルミニウム等の低抵抗金属等によって形
成されて、絶縁基板1との同時焼成を図る場合、用いる
セラミックス材料に応じて焼成温度がマッチングする金
属材料が適宜選択され、選択された金属粉末に適当な有
機バインダー、可塑剤、溶剤を添加混合して得た金属ペ
ーストを絶縁基板1となるグリーンシートの焼成前に、
グリーンシートにスルーホールを形成してホール内にペ
ーストを充填したり、グリーンシートにスクリーン印刷
法等により所定パターンに印刷塗布し、絶縁基板1と同
時焼成することにより、絶縁基板1の所定位置に被着形
成される。
【0022】また、接続パッド5には、Sn−Pb、S
n−Pb−Bi、Sn−Ag等の半田ボールからなる接
続端子7がロウ付けされている。この接続パッド5は、
絶縁基板1に接続端子7を強固に取着するための下地金
属層として作用し、接続端子7は、パッケージAを外部
回路基板8の配線層9と接続させる際、接続を容易、且
つ確実となす作用をなす。
【0023】なお、この接続端子7は、接続パッド5に
半田を塗布し、しかる後、これを約150〜250℃の
温度で加熱溶融させることによって、半田が表面張力に
よって球状化させるか、または接続パッド5に低融点半
田によって、高融点半田からなる半田ボールを取り付け
ることもできる。
【0024】絶縁基板1の半導体素子3を封止するため
の蓋体2は、絶縁基板1の半導体素子搭載部を囲むよう
な箇所にガラス、樹脂等の封止材によって接合される。
蓋体2の材質としては、酸化アルミニウム質焼結体、ム
ライト質焼結体、窒化アルミニウム質焼結体、炭化珪素
質焼結体、窒化珪素質焼結体、ガラスセラミックス焼結
体等のセラミックス材料や、コバール、42アロイ合金
などの金属材料が挙げられるが、絶縁基板1と蓋体2の
接合部に生じる熱応力を減らすためには、絶縁基板1と
同じ材質か、同じ熱膨張係数の材質のものが好ましい。
【0025】本発明の半導体素子収納用パッケージによ
れば、図2の要部拡大図に示すように、蓋体2を、平面
的にみて絶縁基板1裏面における最外部の接続パッド5
a形成位置よりも外側の絶縁基板表面領域に接合する。
【0026】このように、蓋体2の接合位置を絶縁基板
1裏面における最外部の接続パッド5a形成位置よりも
外側とすることにより、最外部の接続端子7aの蓋体に
よる高さ方向の熱膨張の抑制力が小さくなり、接続端子
7aに負荷されるせん断ひずみを低減することができ
る。
【0027】特に、平面的にみた接続パッド5aと絶縁
基板1表面側の蓋体2との離間距離xを0.1mm以
上、特に0.3mm以上とすることが重要であって、こ
の離間距離が0.1mmよりも狭いと、接続端子7aの
熱膨張が蓋体2の接合部による影響を十分に低減でき
ず、熱疲労特性の改善効果が小さい。特に、離間距離が
0.5mm以上となると、蓋体による最外部の接続端子
への影響はほとんどなくなり、耐熱疲労性に更に改善す
ることができる。
【0028】なお、本発明の半導体素子収納用パッケー
ジAを外部回路基板8に実装するには、接続端子7を回
路基板8の配線層9と接触するように載置して、半田か
らなる接続端子7を溶融させて接続端子7と配線層9を
接続することにより、パッケージAを外部回路基板8に
実装することができる。
【0029】なお、本発明において、この外部回路基板
8は、パッケージAにおける絶縁基板1よりも熱膨張係
数が大きいものであって、例えば、酸化アルミニウム質
焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化ア
ルミニウム質焼結体、窒化珪素質焼結体、ガラスセラミ
ック焼結体等の周知の電気絶縁性セラミック材料や、エ
ポキシ樹脂などの有機樹脂や、有機樹脂とガラス繊維な
どの無機質フィラーとの複合材料からなり、配線層9
は、タングステン、モリブデン、マンガン等の高融点金
属や、銅、銀、アルミニウム等の低抵抗金属等によって
形成される。
【0030】
【実施例】図1に示した半導体素子収納用パッケージに
おいて、絶縁基板および蓋体を共に酸化アルミニウム質
セラミックス(室温〜400℃の熱膨張係数6.5pp
m/℃)を用い、メタライズ配線層および接続パッドを
タングステンを導体として同時焼成して作製した。
【0031】そして、パッケージの半導体素子搭載位置
にAgペーストによってSi製半導体素子を取付けた
後、メタライズ配線層とワイヤボンディングして接続し
た。また、接続パッドには接続端子7は、Sn:Pbが
63:37(重量比)の半田ボールを取り付けた。外部
回路基板としては、Al2 3 セラミックス(室温〜4
00℃の熱膨張係数7.1ppm/℃)にタングステン
からなる配線層を被着形成したものを用いた。
【0032】サイズはそれぞれパッケージの絶縁基板が
縦17×横17×厚さ0.75(mm)、半導体素子が
縦9×横9×厚さ0.4(mm)、外部回路基板が縦6
7×横67×厚さ1.25(mm)である。また、接続
パッド径は0.6mm、端子間のピッチは1mmであ
る。
【0033】これらの構成要素から成る半導体素子収納
用パッケージにおいて、厚さ0.6mmの蓋体の縦横の
サイズを変えることにより、最外部の接続パッドと絶縁
基板と蓋体の接合部との離間距離xの大きさを変えた数
種の試料を用意し、−40℃にて30分間保持後、10
0℃にて30分保持を1サイクルとする温度サイクル試
験を行った。そして、最外部の接続端子における100
サイクル毎のパッケージと外部回路基板の配線層間の電
気的変化を測定し、抵抗が初期抵抗より25%低下した
時のサイクル数にて熱疲労寿命を評価し、結果は表1に
示した。
【0034】
【表1】
【0035】表1の結果から明らかなように、本発明の
請求範囲外である従来の半導体素子収納用パッケージ構
造、すなわち最も外側の端子と、絶縁基板と蓋体の接合
部との間隔が非常に近い構造(試料No.1、2)では、
接続端子の高さ方向の熱膨張が抑制され、せん断ひずみ
が大きくなるために早い時期に熱疲労破壊を生じてい
る。
【0036】これに対して、本発明のように絶縁基板と
蓋体の接合部との間隔を0.1mm以上とすることによ
り、最外部の接続端子が蓋体の接合部の影響を受けなく
なる結果、最外部の接続端子における剪断応力が低減さ
れ、熱疲労寿命を向上させることができた。
【0037】
【発明の効果】以上詳述した通り、本発明の半導体素子
収納用パッケージによれば、蓋体と絶縁基板との接合位
置を最外部の接続パッドよりも外側に設けることによ
り、半導体素子の作動に伴う発熱による最外部の接続パ
ッドへの剪断応力の発生を抑制することができる結果、
半導体素子収納用パッケージをプリント基板などの外部
電回路基板に対して正確に且つ長期信頼性をもって接続
させることができる。
【図面の簡単な説明】
【図1】本発明の一実施態様による半導体素子収納用パ
ッケージの外部回路基板への実装構造の概略断面図であ
る。
【図2】図1の半導体素子収納用パッケージの要部拡大
断面図である。
【図3】従来の半導体素子収納用パッケージの外部回路
基板への実装構造の概略断面図である。
【図4】図3の半導体素子収納用パッケージの要部拡大
断面図である。
【符号の説明】
A 半導体素子収納用パッケージ 1 絶縁基板 2 蓋体 3 半導体素子 4 メタライズ配線層 4a ビアホール導体 5 接続パッド 6 ワイヤ 7 接続端子 8 外部回路基板 9 配線層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】セラミック絶縁基板と、該絶縁基板の一方
    の表面に形成された半導体素子搭載部と、半導体素子を
    気密に封止するために前記絶縁基板表面に接合された蓋
    体と、前記絶縁基板の表面および内部に形成されたメタ
    ライズ配線層と、前記絶縁基板の他方の表面に被着形成
    され、前記半導体素子と前記配線層を介して電気的に接
    続された複数の接続パッドと、該接続パッドに取り付け
    られた半田からなる複数の接続端子と具備する半導体収
    納用パッケージにおいて、 前記蓋体を、前記絶縁基板裏面における最外部の接続パ
    ッド形成位置よりも平面的にみて0.1mm以上離間し
    た外側領域に接合してなることを特徴とする半導体素子
    収納用パッケージ。
JP14938398A 1998-05-29 1998-05-29 半導体素子収納用パッケージ Pending JPH11340347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14938398A JPH11340347A (ja) 1998-05-29 1998-05-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14938398A JPH11340347A (ja) 1998-05-29 1998-05-29 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH11340347A true JPH11340347A (ja) 1999-12-10

Family

ID=15473936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14938398A Pending JPH11340347A (ja) 1998-05-29 1998-05-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH11340347A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294831B1 (en) 1998-11-05 2001-09-25 International Business Machines Corporation Electronic package with bonded structure and method of making
KR20030052125A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 패키지 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294831B1 (en) 1998-11-05 2001-09-25 International Business Machines Corporation Electronic package with bonded structure and method of making
US6562662B2 (en) 1998-11-05 2003-05-13 International Business Machines Corporation Electronic package with bonded structure and method of making
KR20030052125A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP2001338999A (ja) 半導体素子収納用パッケージ
JPH11340347A (ja) 半導体素子収納用パッケージ
JP2000252392A (ja) 半導体素子搭載配線基板およびその実装構造
JP3814429B2 (ja) 半導体素子収納用パッケージ
JP3187292B2 (ja) 半導体素子収納用パッケージの製造方法
JP3347583B2 (ja) 配線基板の実装構造
JP3181015B2 (ja) 半導体素子収納用パッケージ
JP3872236B2 (ja) 配線基板およびその実装構造
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP2001102492A (ja) 配線基板およびその実装構造
JP2003179175A (ja) 配線基板
JPH06334077A (ja) 半導体素子収納用パッケージ
JP3692215B2 (ja) 配線基板の実装構造
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP3301868B2 (ja) 半導体素子収納用パッケージ
JP3377866B2 (ja) 半導体素子収納用パッケージ
JP2000164757A (ja) 半導体素子収納用パッケージおよびその実装構造
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP2001127219A (ja) 半導体素子収納用パッケージ
JP3872401B2 (ja) 配線基板
JPH0864713A (ja) 半導体素子収納用パッケージ
JP2001127200A (ja) 半導体素子収納用パッケージの実装構造
JP2746841B2 (ja) 配線基板
JP2001044327A (ja) 配線基板およびその実装構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427