JP3872236B2 - 配線基板およびその実装構造 - Google Patents
配線基板およびその実装構造 Download PDFInfo
- Publication number
- JP3872236B2 JP3872236B2 JP27505699A JP27505699A JP3872236B2 JP 3872236 B2 JP3872236 B2 JP 3872236B2 JP 27505699 A JP27505699 A JP 27505699A JP 27505699 A JP27505699 A JP 27505699A JP 3872236 B2 JP3872236 B2 JP 3872236B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- resin
- conductive
- connection
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばセラミックやガラスセラミックあるいは合成（有機）樹脂等により構成される絶縁基板と配線回路層および接続用端子を具備する半導体素子収納用パッケージなどの配線基板と、それをマザーボードなどの外部回路基板に実装した実装構造の改良に関するものである。
【０００２】
【従来技術】
従来より、配線基板は、絶縁基板の表面および／または内部にメタライズ配線層が配設された構造からなり、代表例として、半導体素子、特にＬＳＩ等の半導体素子を収容するための半導体素子収納用パッケージが挙げられる。
【０００３】
半導体素子収納用パッケージは、絶縁層としてアルミナに代表されるセラミックやガラスセラミック、さらには有機樹脂等が用いられている。特にアルミナを用いた半導体素子収納用パッケージでは、その表面および内部にＷやＭｏ等のメタライズ配線層が設けられ、さらに底面には、外部電気回路基板との接続用電極が配設される。さらに、その絶縁基板の上面中央部には、半導体素子との接続用電極が形成され、半導体素子を載置した後、樹脂等を用いて封止される。あるいは、その絶縁基板の上面中央部には、半導体素子を載置し収容するためのキャビティが形成され、このキャビティは半導体素子を載置した後、蓋体によって気密封止される。
【０００４】
一般に半導体素子の集積度が高まるほど、それに形成される電極数も増大するが、これに伴い、これを収納する半導体収納用パッケージにおけるガラス−エポキシ基板に代表される外部電気回路基板（以後プリント基板と表記）との接続用端子数も増大する。ところが、電極数を増大させるとパッケージの大型化を招くため、パッケージの小型化への要求と相まって、パッケージの接続用端子の形成密度を高くする必要がある。
【０００５】
かかる市場要求において、パッケージの下面にコバールなどの金属ピンを接続したピングリッドアレイ（ＰＧＡ）が製品化されているが、最近、パッケージの４つの側面に導出されたメタライズ配線層にガルウイング状（Ｌ字状）の金属ピンが接続されたタイプのクワッドフラットパッケージ（ＱＦＰ）、パッケージの４つの側面に電極パッドを備え、リードピンがないリードレスチップキャリア（ＬＣＣ）、Ｓｉチップをフリップチップ実装したチップサイズパッケージ（ＣＳＰ）、さらに絶縁基板の下面に半田からなる球状端子を多数配置したボールグリッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高密度化が可能である。
【０００６】
図４は、従来のＢＧＡ型のパッケージをプリント基板に実装する際の工程とその実装構造の断面図、図５は従来のＢＧＡ型のパッケージをプリント基板に実装した際の接続部の要部断面図である。
【０００７】
図４（ａ）のＢＧＡ型パッケージＡ’は、絶縁基板３１とメタライズ配線層３２と接続用電極３３により構成され、絶縁基板３１の上面中央部には半導体素子３４がガラス、樹脂等の接着剤を介して絶縁基板３１に接着固定され半導体素子３４はメタライズ配線層３２とワイヤボンディング３５により電気的に接続され、さらにその上から半導体素子３４を合成樹脂等３６により覆うことにより封止する。
【０００８】
そして、図４（ｂ）に示すように、接続用電極３３上に、スクリーン印刷法等により、例えばＰｂ３７−Ｓｎ６３重量％の共晶半田にて半田３７を形成し、その上に同じく共晶半田製の半田ボール３８を載置しリフローすることにより、図４（ｃ）に示すように半田ボール３８を接続用電極３３上に被着固定させる。
【０００９】
一方、図４（ｃ）に示すように、プリント基板Ｂ’上の接続用電極３９上にも、前記同様の方法にて共晶半田にて半田４０を形成し、その後、前記半田ボール３８を接続用電極３９上の半田４０上に位置合わせして当接するように載置した後、リフローすることにより、図４（ｄ）に示すように、パッケージＡ’をプリント基板Ｂ’に実装し、これにより半導体素子３４とプリント基板Ｂ’が半田ボール３８を介して電気的に接続される。
【００１０】
また、絶縁基板として、セラミックスあるいはガラスセラミックスを用いた配線基板は、有用性の高い強度や気密封止性を有し、またメタライズ配線層などの多層化が容易にできることから、有機樹脂を絶縁基板として用いる場合に比べ高い信頼性が得られている。
【００１１】
【発明が解決しようとする課題】
このように、半導体素子を収納したパッケージなどの配線基板を上記のようにプリント基板などの外部回路基板表面に実装した場合、半導体素子の作動時に発する熱が配線基板と外部回路基板の両方に繰り返し印加されるが、セラミックあるいはガラスセラミック絶縁基板の熱膨張係数は一般に約４〜７ｐｐｍ／℃であるのに対して、パッケージに実装される外部回路基板として多用されているプリント基板（ガラス−エポキシ絶縁層にＣｕ配線層が形成されたもの）の熱膨張係数は１１〜１８ｐｐｍ／℃と非常に大きいため、双方間の大きな熱膨張差によって、大きな熱応力が発生し、配線基板やパッケージをプリント基板に長期にわたり安定に電機的接続させることができないという問題があった。
【００１２】
特に、端子数が３００を超えるパッケージや、大型のパッケージでは、その熱応力の影響が大きくなり、そのため、半導体素子の作動および停止の繰り返しによって、配線基板下面の接続用電極の外周部および接続用電極と接続端子との接合界面に熱応力が作用し、その結果、接続用電極が絶縁基板から剥離したり、接続端子が接続用電極から剥離するなど、配線基板やパッケージをプリント基板に長期にわたり安定に電気的接続させることができないという問題があった。
【００１３】
このように、従来のＢＧＡ型のパッケージの実装構造においては、半田ボール３８と、この半田ボール３８を絶縁基板３１上の接続用電極３３に被着、形成する際に使用する半田３７と、さらには、パッケージＡ’をプリント基板Ｂ’に実装する際に接続用電極３９上に使用する半田４０とは一般に同じ材質、例えば、Ｐｂ３７−Ｓｎ６３重量％の共晶半田を用いて形成されるため、半田ボール３８は、リフロー時に半田３７、４０と相互に溶融、拡散し、自重により偏平につぶれるため元の形状を保つことができず、図５（ａ）に示すような擬楕円形状を有した端子電極４１が形成される。
【００１４】
一方、上記熱応力は、主に端子電極４１と接続用電極３３との界面に集中し、図５（ａ）中の矢印Ｗの方向に働く。なお、図５（ａ）では右側がパッケージの外縁側である。さらに、この熱応力は、せん断方向成分Ｘと、引張り方向成分Ｙとの２成分に分けることができる。
【００１５】
一般的には、この熱応力のせん断方向成分Ｘが大きいため、端子電極４１と接続用電極３３との界面に沿って外側から内側に向けてクラックが進行するモードの破壊が最も多く、あるいは端子電極４１本体にクラックが進行する場合もある。他には、この熱応力の引張り方向成分Ｙにより、絶縁基板３１と接続用電極３３との界面が剥離したり、あるいは絶縁基板３１本体が破壊したりする場合もある。
【００１６】
また、端子電極４１のように、端子電極の形状が擬楕円形状となると、パッケージＡ’とプリント基板Ｂ’との接続部の高さｈが低くなり、熱応力のせん断方向成分Ｘが増加し、端子電極４１と接続用電極３３との界面でのクラックの進行が促進されてしまう。
【００１７】
このように、従来のＢＧＡ型のパッケージの実装構造では、接続部の長期信頼性に関して大きな問題が存在する。
【００１８】
このような問題を改善する為に、例えば、図５（ｂ）に示すように、融点の高い高温半田を用いて半田ボール４２を作製し、融点の低い共晶半田４３、４４によって実装固定した実装構造も知られている。この構造では、リフロー時に半田ボール４２が溶融しない温度で実装する為、パッケージＡ’とプリント基板Ｂ’との接続部の間隔ｈを高く保つことができる結果、応力集中をある程度緩和することができる。しかし、上記構造においても高さｈが十分でなく、長期信頼性に関して更なる改善が要求される。
【００１９】
また、さらに配線密度が向上した場合に、接続部界面の長期信頼性を確保する為に接続部の高さｈを高くしようとすると、隣接する接続用電極３３同士の間隔が、球状の高温半田ボール４２の直径に制限されるため、接続用電極３３間隔以上の高さを確保することができず、高密度実装化への大きな障害となっていた。
【００２０】
以上のような問題を鑑み、例えば、特開平６−１８８３５５号に示されるように、棒状の半田カラムを用いて実装する方法がある。この方法だと、接続部の高さｈを高く保つことが可能であるため、接続部の長期信頼性を保つことができる。しかしながら、実装時にカラムを支持するための特殊治具が必要となるため、生産コストが上昇し、特に現在市場から求められている多品種少量生産に関して問題がある。また、上記特殊治具により実装密度が決まるため高密度実装化に関しても制限があった。
【００２１】
したがって、本発明は、絶縁基板の裏面に複数個の接続用電極と接続端子が配設された配線基板を外部回路基板に実装する場合において、発生する応力を緩和し、強固に且つ長期にわたり安定した接続状態を維持できる高い接続部の長期信頼性を有しつつ、高密度実装に対応でき、かつ、特に多品種少量生産に適して安価に製造できる配線基板およびその実装構造を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明者らは、半導体素子収納用パッケージ等の絶縁基板裏面に複数個の接続用電極が配設され、その接続用電極のそれぞれにロウ材によって接続端子が取着された配線基板を外部回路基板上に実装するにあたり、実装時、あるいは使用時において生じる熱応力を緩和し、かつ、高密度実装化に対応し、さらに、安価に製造するために種々検討を重ねた結果、前記接続端子のそれぞれを複数の導電性柱状体をロウ材によって積層一体化した積層体によって形成することにより、接続部の高さを十分に確保でき、且つその積層体によって、応力を緩和させ接続部の長期信頼性を向上することができると同時に、高密度実装化に対応可能であり、さらに安価に製造できることを見いだした。
【００２３】
なお、かかる構成において、前記積層体が、円板状柱状体の積層体からなり、その直径Ｒと積層体の高さＨの比Ｈ／Ｒが５以下であることが望ましい。
【００２４】
また、前記柱状体の材質としては、金属または導電性樹脂を含有する導体材料からなり、特に、前記金属がロウ材の融点よりも高い融点を有すること、あるいは柱状体中に樹脂を含む場合、その熱分解温度が前記ロウ材の融点よりも高いことが望ましい。
【００２５】
さらに、柱状体の特性としては、ヤング率が６０ＧＰａ以下であること、前記積層体は、３つ以上の導電性柱状体をロウ材によって積層一体化したものであることが望ましい。
【００２６】
【発明の実施の形態】
図１は、本発明の配線基板の一例として、ＢＧＡ型半導体収納用パッケージＡの（ａ）概略断面図と（ｂ）その要部断面図、図２はパッケージＡの裏面の平面図、図３は図１のパッケージＡを外部回路基板としてプリント基板Ｂへの実装構造を説明するための（ａ）概略断面図と（ｂ）その要部断面図である。
【００２７】
図１（ａ）によれば、半導体素子収納用パッケージＡは、絶縁基板１の表面および内部にメタライズ配線層２が形成され、絶縁基板１の裏面には、図２に示すように、複数の接続用電極３が略四角形状に配列されて被着形成されている。
【００２８】
絶縁基板１の上面中央部には電子部品搭載部が形成され、半導体素子４がガラス、樹脂等の接着剤を介して絶縁基板１に接着固定され、半導体素子４はメタライズ配線層２とワイヤボンディング５により電気的に接続され、さらにその上から封止樹脂６により覆うことにより封止されている。そして、半導体素子４と、絶縁基板１の下面に形成された複数の接続用電極３とは、メタライズ配線層２を経由して電気的に接続するように配設されている。
【００２９】
なお、半導体素子の実装方法および封止方法としては、配線基板上面中央部に半田バンプ等を用いて直接載置するフリップチップ実装や、配線基板上面にキャビティを形成し、キャビティ内に載置しその上から蓋体をロウ付けすることにより気密封止する方法などがある。
【００３０】
また、図１（ｂ）によれば、半導体素子収納用パッケージＡによれば、接続用電極３の表面には、複数の導電性の柱状体７ａをロウ材７ｂによって積層一体化した積層体からなる接続端子７（以下、単に積層端子という。）が、半田などのロウ材８により取着されている。
【００３１】
本発明によれば、上記のＢＧＡ型パッケージＡにおいて、絶縁基板１の裏面に複数形成された接続用電極３上に、上記積層端子７が取着されていることが大きな特徴である。
【００３２】
また、上記積層端子７を構成する柱状体７ａは、その上下面が平坦且つ平行であることが望ましく、また、ロウ材による積層体における最上面および最下面も平行であることが望ましい。これは、柱状体７ａの上下面が平坦且つ平行でない場合、リフロー等による実装時に不安定となり、わずかな振動等により転倒する恐れがあるためである。
【００３３】
上記各柱状体７ａは、円柱体、多角柱体のいずれでもよいが、その場合、その最大径（円柱体の場合には、その直径）Ｒと積層体の全体高さＨとの比Ｈ／Ｒが５以下であることが重要である。これは、Ｈ／Ｒが５よりも大きいと積層端子７をロウ付けする際に積層端子７が不安定となり、些細な振動等でも簡単に転倒してしまうおそれがあるためである。転倒防止の観点からは、Ｈ／Ｒの値は小さい方が良く、望ましくは４以下、さらには３以下であることが最も望ましい。
【００３４】
一方、パッケージＡと積層端子７との接続部での応力の発生を抑制する上では、接続部の高さｈを十分に大きくすることが望まれるが、本発明によれば、上記の積層端子７において、柱状体７ａの積層数を増加させることにより、高さｈが増加すると同時にこの積層端子７によって応力が分散される結果、前述したような積層端子７と接続用電極３との界面や絶縁基板１と接続用電極３との界面への応力の集中を抑制することができる。かかる観点から、積層端子７における柱状体７ａの積層数は２以上であれば良いが、望ましくは３以上、特に４以上であることが望ましい。
【００３５】
本発明によれば、このような積層端子７を接続用電極３上に、半田などのロウ材８にて取着させることにより、後述する外部回路基板の実装時において種種の要因によって発生する応力を緩和することができる。
【００３６】
また、積層端子７を構成する柱状体７ａは、金属および導電性樹脂のうち少なくとも一方を含有する導体材料からなることが望ましい。金属を主成分とする場合、その金属は、ロウ材８、７ｂの融点よりも高い融点を有する単一金属あるいは２種以上の金属の合金からなることが望ましい。また、この金属を主成分とする導体材料中には、結合材として有機樹脂を複合化することも可能である。なお、柱状体７ａが上記のような樹脂分を含有する場合、この樹脂の分解温度がロウ材８、７ｂの融点よりも高いことが望ましい。
【００３７】
これは、上記積層端子７を金属あるいは合金で形成した場合に、上記金属あるいは合金の融点がロウ材８、７ｂの融点よりも低いと、積層端子７を接続用電極３に取着する際に積層端子７も溶融してしまい、接続部の高さｈを十分に保つことができなくなるためである。また、柱状体７ａ中に樹脂を含有する場合に、上記樹脂の熱分解温度がロウ材８、７ｂの融点よりも低いと、積層端子７を接続用電極３に取着する際に樹脂分が分解して揮散してしまうためである。
【００３８】
このような積層端子７とロウ材８、７ｂとの組み合わせの例として、積層端子７をＰｂ９０−Ｓｎ１０重量％組成の高温半田、あるいはＡｇ−エポキシ系の導電性材料で形成した場合、ロウ材８、７ｂはＰｂ３７−Ｓｎ６３重量％の共晶半田を使用するなどの例などが挙げられる。なお、各々の積層端子７は必ずしも同じ材質で形成される必要はなく、異なる材料を使用しても差し支えない。
【００３９】
なお、ここでいう「高温」とは、リフロー時に溶融させロウ付けするために使用する半田に代表されるロウ材に対して、積層端子７を構成する材質の融点、あるいは熱分解温度がロウ材の融点に対して相対的に高温であるということであり、具体的に融点が規定されるものではない。
【００４０】
また、本発明において、積層端子７の材質として樹脂を含有する導電性物質を用いる場合、この樹脂を含有する導電性物質は、少なくとも樹脂成分を含有するものであればよく、特に体積固有抵抗が１００μΩ・ｃｍ以下であることが望ましい。具体的には、１）導電性成分として導電性樹脂を含有するもの、２）金属粉末と上記導電性樹脂または絶縁性樹脂との混合物からなるもの、等が挙げられる。
【００４１】
導電性樹脂としては、周知の樹脂が用いられ、例えば、ポリアセチレン系樹脂、ポリフェニレン系樹脂、イオン性樹脂等が挙げられる。
【００４２】
なお、柱状体７ａを構成する金属成分としては、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｆｅ、Ｐｄ、Ｐｔ、Ｗ、Ｍｏ、Ｍｎ、Ｐｂ、Ｓｎ、Ｂｉ、Ｓｂ、ＩｎおよびＣから選ばれる少なくとも一種以上、好適には、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、ＰｄおよびＰｔから選ばれる少なくとも一種以上、最適にはＡｕ、ＡｇおよびＣｕから選ばれる少なくとも一種以上の金属粉末あるいは２種以上の合金粉末が好適に用いられる。
【００４３】
導体成分として上記の金属粉末を含有する場合、樹脂分としては、保形性および使用環境下での安定性の点で少なくとも熱硬化性樹脂あるいは紫外線硬化型樹脂が望ましく、このような樹脂成分としては、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、ポリイミド系樹脂、ポリエステル系樹脂、フェノール系樹脂の群から選ばれる少なくとも1 種が挙げられる。
【００４４】
また、上記樹脂を含有する導電性物質が上記金属粉末と上記樹脂成分とからなる場合、金属粉末の含有量は８０重量％以上であることが望ましい。
【００４５】
また、柱状体７ａは、ヤング率が前記接続用電極を構成する金属のヤング率よりも低いことが、応力の緩和に効果的であり、ヤング率が６０ＧＰａ以下、特に３０ＧＰａ以下、さらに最適には１５ＧＰａ以下であることが望ましく、特に樹脂を含有する導電性物質を用いると、混合する樹脂成分の性質により金属粉末の選択及びその配合比や硬化条件等を適宜変えることにより容易に制御できる。
【００４６】
なお、積層端子７は、接続用電極３の表面にロウ材８を形成し、ロウ材の上に柱状体７ａを位置合わせして載置し、ロウ材８が溶融し積層端子７は溶融あるいは分解しない温度にてリフロー炉や赤外線炉あるいはＶＰＳなどにより加熱してロウ材８を溶融させることにより、接続用電極３の表面に柱状体７ａを取着する。さらに、同様にしてロウ材７ｂを柱状体７ａ上に形成し、その上に他の柱状体７ａを位置合わせして載置し、同様に加熱することにより、接続用電極３上に積層端子７を取着することができる。
【００４７】
また、２つの柱状体７ａをロウ材７ｂによって加熱してロウ材７ｂを溶融して接合して積層端子７を作製した後、これをロウ材８を形成した接続用電極３の上に載置しロウ材８を加熱溶融して接続用電極３上に積層端子７を取着することができる。
【００４８】
次に、上記の構造からなるパッケージＡを外部回路基板Ｂに実装した場合の構造について説明する。図３（ａ）のパッケージＡを外部回路基板Ｂ（以下、プリント基板と称する。）への実装構造およびその要部拡大断面図３（ｂ）によれば、プリント基板Ｂは、絶縁体１２表面にパッケージＡにおける絶縁基板１の裏面に取着形成された複数の積層端子を含む接続端子７と対応するように、複数の接続用電極１１が被着形成されており、パッケージＡの絶縁基板１の裏面に形成された接続用電極３上の積層端子７とプリント基板Ｂ表面の接続用電極１１とがロウ材１０により接続されている。
【００４９】
かかる実装構造において、本発明では、パッケージＡの接続用電極３とプリント基板Ｂの接続用電極１１との接続部に対して、複数個のその上下面が平坦である各柱状体７ａをロウ材７ｂを介して接合した積層端子７が取着されている。
【００５０】
そして、パッケージＡをプリント基板Ｂに実装するには、パッケージＡの接続端子７がプリント基板の接続用電極１１の表面上にロウ材１０を形成し、ロウ材の上に積層端子７を位置合わせして載置し、両者をリフロー炉や赤外線炉あるいはＶＰＳなどによりロウ材１０を加熱溶融させて、接続端子７をロウ材１０を介して接続用電極１１の表面に固着することによりパッケージＡをプリント基板Ｂに実装する。
【００５１】
なお、接続端子７の取着方法については、その順序は重要ではなく、積層端子７をプリント基板Ｂ上に形成した後にパッケージＡを実装したり、予め１つの柱状体７ａをパッケージＡに、他方の柱状体７ａをプリント基板Ｂ上に被着、形成した後、柱状体７ａ、７ａをロウ材７ｂによって接続することにより、パッケージＡをプリント基板Ｂ上に実装しても構わない。
【００５２】
かくして、上記構成の本発明の実装構造によれば、半導体素子の電源ＯＮ、ＯＦＦ時等に発生する温度の上昇、下降に伴って、パッケージＡとプリント基板Ｂとの間の熱膨張差により発生する熱応力が生じた場合、積層端子７がロウ付け時の熱処理に耐えうる金属あるいは合金、もしくは、導電性樹脂からなるため、初期形状を保つことができ、接続部の高さｈを十分に保つことができ、熱応力のせん断方向成分Ｘを減少させる結果、クラック等の発生を抑制することができる。また、積層端子７における柱状体７ａとして樹脂を含む導体材料を用いた場合には、半田８と接続用電極３との間に集中する応力が樹脂によりさらに緩和される結果、クラック等の発生が抑制され、接続部の長期信頼性をさらに向上させることができる。なお、この樹脂による応力緩和効果は、熱応力のみならず各種の応力に対して有効に働き、さらに、少なくとも四隅の接続用電極３ａ上に導電性樹脂層を形成することにより、更なる応力緩和効果が得られる。
【００５３】
さらに、積層端子７が初期形状を保つことができるため、接続部の高さｈを十分に保つことができ、熱応力のせん断方向成分Ｘを減少させる結果、クラック等の発生を抑制することができる。
【００５４】
また、従来の高温半田ボールを用いた場合には十分な接続部の高さｈと高密度実装が両立できないが、本発明の実装構造においては、接続用電極３の間隔に左右されることなく、柱状体の積層数を増やすことにより、必要な接続部の高さｈを確保することができ、高密度配線化、高密度実装化に適した構造である。
【００５５】
しかも、積層数を増やすことにより、実装時または熱サイクル印加時にパッケージＡと外部回路基板Ｂ間で発生する熱応力をこの積層端子７が分散化することができるために、応力の集中を抑制することができる。
【００５６】
さらに、実装時になんら特殊な治具を使用することなく、接続部の高さｈを自由に設定できるため、実装構造の長期信頼性を得るために接続部の高さｈを高くしたいときにも、コストの上昇を最小限に抑えることができ、多品種少量生産に適した実装構造といえる。
【００５７】
以上のように本発明の実装構造に従い、上記積層端子７を介して、パッケージＡをプリント基板Ｂ上に実装すると、パッケージＡとプリント基板Ｂとの接続部の高さを高くすることができ、また、半田８と接続用電極３との界面における応力集中や機械的強度の劣化を防止することができる結果、界面部におけるクラック等の発生、進行を抑制し、配線基板やパッケージをプリント基板に長期にわたり安定に電気的接続をさせることができ、高い長期信頼性を得ることができると同時に、高密度実装化に対応でき、かつ多品種少量生産に適した配線基板の実装構造を得ることができる。
【００５８】
さらに、本発明においては、ロウ材である半田８、７ｂ、１０に、半田に代表される金属あるいは合金ではなく、導電性樹脂を用いて積層端子７をパッケージＡおよびプリント基板Ｂとの接続に用いてもよい。この場合、有害物質であるＰｂを含む半田を用いることがないために、製品による環境負荷を低減することができることに加え、導電性樹脂による応力緩和効果により、さらに接続部の長期信頼性を向上させることができる。
【００５９】
【実施例】
図１に示すようなパッケージを以下の方法で作製した。
まず、アルミナを主成分とするセラミックグリーンシートに対して、穴加工を行い、タングステンを主成分とするペーストを充填した後、その下面にスルーホールに接続する接続用電極３、ビアホールを含むメタライズ配線層２をスクリーン印刷により形成し、さらに焼成後の基板厚みが２ｍｍとなるようにグリーンシートを加圧積層し積層体を得た。この積層体をメタライズ配線層２、接続用電極３とともに還元雰囲気中で１６００℃で同時焼成して３５ｍｍ角のパッケージ基体を作製し、さらに表層の配線導体および接続用電極の表面にＮｉ−Ａｕめっきを施した。なお、接続用電極３は、７２９個とし、そのピッチは１．２７ｍｍとした。
【００６０】
また、積層端子として、Ｐｂ９０−Ｓｎ１０重量％の高温半田、または熱硬化性エポキシ樹脂＋Ａｇ粉末からなり、Ａｇ含有量を変えたヤング率が異なる種々の樹脂含有導体により、直径が０．８ｍｍ、厚さ０．８ｍｍの柱状体を作製した。なお、樹脂を含有する導電性物質を用いた場合には、硬化処理を施した。
【００６１】
そして、上記配線基板の接続用電極３上に、ロウ材としてＰｂ３７−Ｓｎ６３重量％の共晶半田ペーストを印刷し、全面の接続用電極３の表面に、上記柱状体を位置合わせして載置し、２３０℃に加熱することにより接続用電極３上に取着した。同様にして、上記柱状体の上に、さらに柱状体を表１に示す積層数で上記ロウ材を用いて積層して、パッケージ基体の接続用電極３上に積層端子７を配線基板Ａの取着し、パッケージＡを作製した。なお、積層端子７の全体の高さＨと直径Ｒとの比Ｒ／Ｈを表１に示した。
【００６２】
また、プリント基板Ｂ上の接続用電極１１上にも同様にして、半田ペーストを印刷した。その後、パッケージＡをプリント基板Ｂ上に位置合わせして載置した後、リフロー炉にて２３０℃で処理して積層端子７を接着させて実装した。上記の方法で２００個のパッケージを実装し積層端子の取着の歩留りを表１に示した。
【００６３】
さらに、比較例として、接続端子を全て共晶半田ボールを用いたものを作製し、同様に評価を行った。
【００６４】
なお、本実施例で用いたアルミナ製配線基板の熱膨張係数は７ｐｐｍ／℃、プリント基板の熱膨張係数は１４ｐｐｍ／℃であった。
【００６５】
次にこれら実装構造をそれぞれ大気雰囲気にて−４０℃と１２５℃の各温度に制御した恒温槽に交互に配置し、双方ともに１５分間づつ保持した場合を１サイクルとした温度サイクル試験を最高１０００サイクルまで行った。そして、５０サイクル毎にプリント基板Ｂの配線導体と配線基板の電極間の電気抵抗を測定し、電気抵抗に変化が生じるまでのサイクル数を表１に示した。
【００６６】
【表１】
【００６７】
表１から明らかなとおり、接続端子に共晶半田ボールを用いた試料Ｎo.１では１００サイクルで抵抗変化が生じた。また、積層端子を用いた場合でも、Ｒ／Ｈ比が５より大きい試料Ｎo.６ではリフロー中に積層体が倒れ、歩留りが８５％より低いものであった。
【００６８】
これに対して、本発明に従い、接続端子を積層端子によって形成することにより、耐久性の向上が見られた。特に、積層端子を高温半田もしくは、ヤング率が６０ＧＰａ以下の樹脂含有導体によって形成し、且つ積層数を３以上とすることにより、温度サイクル試験を５００サイクルまで行っても抵抗変化が見られなかった。
【００６９】
かかる結果から、本発明の構成によって、配線基板の外部回路基板に長期間にわたり正確かつ強固に電気的接続させることが可能となり、配線基板の半導体回路素子の大型化による多端子化に十分対応できる信頼性の高い配線基板の実装構造を実現できた。
【００７０】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等は何ら差し支えない。たとえば上記実施例においては、外部回路基板をプリント基板（ガラス−エポキシ絶縁層にＣｕ配線層などが形成されたものである）で、配線基板をセラミックで構成した場合であるが、これに代えて、双方の間で材料を交換するなど、構成する材料の種類を変えることで同様な作用効果が得られる。
【００７１】
また、本発明の使用範囲に関しても、本発明の要旨を逸脱しない範囲内の用途であれば種々の変更や改良等は何ら差し支えない。例えば、ＢＧＡ型のパッケージのみならず、ＣＳＰ（チップスケールパッケージ）やＭＣＭ（マルチチップモジュール）、さらには、端子電極を用いて実装を行う各種モジュール基板等に使用することでも同様の効果が得られる。
【００７２】
【発明の効果】
以上詳述したように、本発明によれば、配線基板の裏面に配設された接続用電極のそれぞれに柱状体を積層した積層端子を取着することにより絶縁基板の表面あるいは内部にメタライズ配線層を具備する配線基板や、半導体素子が収納された半導体素子収納用パッケージをガラス−エポキシ樹脂等を絶縁体とする外部回路基板に対して、強固に且つ長期にわたり安定した接続状態を維持でき、かつ、高密度実装化に対応できる高信頼性の実装が可能となる。
【図面の簡単な説明】
【図１】本発明の配線基板の一例として、ＢＧＡ型の半導体素子収納用パッケージの（ａ）概略断面図と、（ｂ）接続端子の要部拡大断面図である。
【図２】本発明の配線基板における接続用電極の配置を説明するための図である。
【図３】図１のパッケージを外部回路基板に実装した時の（ａ）概略断面図と、（ｂ）接続部の要部拡大断面図である。
【図４】従来のＢＧＡ型の半導体素子収納用パッケージを外部回路基板に実装する際のプロセスを説明するための図である。
【図５】従来のＢＧＡ型の半導体素子収納用パッケージの実装構造における接続部の要部拡大断面図である。
【符号の説明】
Ａ 半導体素子収納用パッケージ
Ｂ 外部回路基板（プリント基板）
１ 絶縁基板
２ メタライズ配線層
３，１１ 接続用電極
４ 半導体素子
５ ワイヤ
６ 封止材
７ 積層端子
【発明の属する技術分野】
本発明は、例えばセラミックやガラスセラミックあるいは合成（有機）樹脂等により構成される絶縁基板と配線回路層および接続用端子を具備する半導体素子収納用パッケージなどの配線基板と、それをマザーボードなどの外部回路基板に実装した実装構造の改良に関するものである。
【０００２】
【従来技術】
従来より、配線基板は、絶縁基板の表面および／または内部にメタライズ配線層が配設された構造からなり、代表例として、半導体素子、特にＬＳＩ等の半導体素子を収容するための半導体素子収納用パッケージが挙げられる。
【０００３】
半導体素子収納用パッケージは、絶縁層としてアルミナに代表されるセラミックやガラスセラミック、さらには有機樹脂等が用いられている。特にアルミナを用いた半導体素子収納用パッケージでは、その表面および内部にＷやＭｏ等のメタライズ配線層が設けられ、さらに底面には、外部電気回路基板との接続用電極が配設される。さらに、その絶縁基板の上面中央部には、半導体素子との接続用電極が形成され、半導体素子を載置した後、樹脂等を用いて封止される。あるいは、その絶縁基板の上面中央部には、半導体素子を載置し収容するためのキャビティが形成され、このキャビティは半導体素子を載置した後、蓋体によって気密封止される。
【０００４】
一般に半導体素子の集積度が高まるほど、それに形成される電極数も増大するが、これに伴い、これを収納する半導体収納用パッケージにおけるガラス−エポキシ基板に代表される外部電気回路基板（以後プリント基板と表記）との接続用端子数も増大する。ところが、電極数を増大させるとパッケージの大型化を招くため、パッケージの小型化への要求と相まって、パッケージの接続用端子の形成密度を高くする必要がある。
【０００５】
かかる市場要求において、パッケージの下面にコバールなどの金属ピンを接続したピングリッドアレイ（ＰＧＡ）が製品化されているが、最近、パッケージの４つの側面に導出されたメタライズ配線層にガルウイング状（Ｌ字状）の金属ピンが接続されたタイプのクワッドフラットパッケージ（ＱＦＰ）、パッケージの４つの側面に電極パッドを備え、リードピンがないリードレスチップキャリア（ＬＣＣ）、Ｓｉチップをフリップチップ実装したチップサイズパッケージ（ＣＳＰ）、さらに絶縁基板の下面に半田からなる球状端子を多数配置したボールグリッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高密度化が可能である。
【０００６】
図４は、従来のＢＧＡ型のパッケージをプリント基板に実装する際の工程とその実装構造の断面図、図５は従来のＢＧＡ型のパッケージをプリント基板に実装した際の接続部の要部断面図である。
【０００７】
図４（ａ）のＢＧＡ型パッケージＡ’は、絶縁基板３１とメタライズ配線層３２と接続用電極３３により構成され、絶縁基板３１の上面中央部には半導体素子３４がガラス、樹脂等の接着剤を介して絶縁基板３１に接着固定され半導体素子３４はメタライズ配線層３２とワイヤボンディング３５により電気的に接続され、さらにその上から半導体素子３４を合成樹脂等３６により覆うことにより封止する。
【０００８】
そして、図４（ｂ）に示すように、接続用電極３３上に、スクリーン印刷法等により、例えばＰｂ３７−Ｓｎ６３重量％の共晶半田にて半田３７を形成し、その上に同じく共晶半田製の半田ボール３８を載置しリフローすることにより、図４（ｃ）に示すように半田ボール３８を接続用電極３３上に被着固定させる。
【０００９】
一方、図４（ｃ）に示すように、プリント基板Ｂ’上の接続用電極３９上にも、前記同様の方法にて共晶半田にて半田４０を形成し、その後、前記半田ボール３８を接続用電極３９上の半田４０上に位置合わせして当接するように載置した後、リフローすることにより、図４（ｄ）に示すように、パッケージＡ’をプリント基板Ｂ’に実装し、これにより半導体素子３４とプリント基板Ｂ’が半田ボール３８を介して電気的に接続される。
【００１０】
また、絶縁基板として、セラミックスあるいはガラスセラミックスを用いた配線基板は、有用性の高い強度や気密封止性を有し、またメタライズ配線層などの多層化が容易にできることから、有機樹脂を絶縁基板として用いる場合に比べ高い信頼性が得られている。
【００１１】
【発明が解決しようとする課題】
このように、半導体素子を収納したパッケージなどの配線基板を上記のようにプリント基板などの外部回路基板表面に実装した場合、半導体素子の作動時に発する熱が配線基板と外部回路基板の両方に繰り返し印加されるが、セラミックあるいはガラスセラミック絶縁基板の熱膨張係数は一般に約４〜７ｐｐｍ／℃であるのに対して、パッケージに実装される外部回路基板として多用されているプリント基板（ガラス−エポキシ絶縁層にＣｕ配線層が形成されたもの）の熱膨張係数は１１〜１８ｐｐｍ／℃と非常に大きいため、双方間の大きな熱膨張差によって、大きな熱応力が発生し、配線基板やパッケージをプリント基板に長期にわたり安定に電機的接続させることができないという問題があった。
【００１２】
特に、端子数が３００を超えるパッケージや、大型のパッケージでは、その熱応力の影響が大きくなり、そのため、半導体素子の作動および停止の繰り返しによって、配線基板下面の接続用電極の外周部および接続用電極と接続端子との接合界面に熱応力が作用し、その結果、接続用電極が絶縁基板から剥離したり、接続端子が接続用電極から剥離するなど、配線基板やパッケージをプリント基板に長期にわたり安定に電気的接続させることができないという問題があった。
【００１３】
このように、従来のＢＧＡ型のパッケージの実装構造においては、半田ボール３８と、この半田ボール３８を絶縁基板３１上の接続用電極３３に被着、形成する際に使用する半田３７と、さらには、パッケージＡ’をプリント基板Ｂ’に実装する際に接続用電極３９上に使用する半田４０とは一般に同じ材質、例えば、Ｐｂ３７−Ｓｎ６３重量％の共晶半田を用いて形成されるため、半田ボール３８は、リフロー時に半田３７、４０と相互に溶融、拡散し、自重により偏平につぶれるため元の形状を保つことができず、図５（ａ）に示すような擬楕円形状を有した端子電極４１が形成される。
【００１４】
一方、上記熱応力は、主に端子電極４１と接続用電極３３との界面に集中し、図５（ａ）中の矢印Ｗの方向に働く。なお、図５（ａ）では右側がパッケージの外縁側である。さらに、この熱応力は、せん断方向成分Ｘと、引張り方向成分Ｙとの２成分に分けることができる。
【００１５】
一般的には、この熱応力のせん断方向成分Ｘが大きいため、端子電極４１と接続用電極３３との界面に沿って外側から内側に向けてクラックが進行するモードの破壊が最も多く、あるいは端子電極４１本体にクラックが進行する場合もある。他には、この熱応力の引張り方向成分Ｙにより、絶縁基板３１と接続用電極３３との界面が剥離したり、あるいは絶縁基板３１本体が破壊したりする場合もある。
【００１６】
また、端子電極４１のように、端子電極の形状が擬楕円形状となると、パッケージＡ’とプリント基板Ｂ’との接続部の高さｈが低くなり、熱応力のせん断方向成分Ｘが増加し、端子電極４１と接続用電極３３との界面でのクラックの進行が促進されてしまう。
【００１７】
このように、従来のＢＧＡ型のパッケージの実装構造では、接続部の長期信頼性に関して大きな問題が存在する。
【００１８】
このような問題を改善する為に、例えば、図５（ｂ）に示すように、融点の高い高温半田を用いて半田ボール４２を作製し、融点の低い共晶半田４３、４４によって実装固定した実装構造も知られている。この構造では、リフロー時に半田ボール４２が溶融しない温度で実装する為、パッケージＡ’とプリント基板Ｂ’との接続部の間隔ｈを高く保つことができる結果、応力集中をある程度緩和することができる。しかし、上記構造においても高さｈが十分でなく、長期信頼性に関して更なる改善が要求される。
【００１９】
また、さらに配線密度が向上した場合に、接続部界面の長期信頼性を確保する為に接続部の高さｈを高くしようとすると、隣接する接続用電極３３同士の間隔が、球状の高温半田ボール４２の直径に制限されるため、接続用電極３３間隔以上の高さを確保することができず、高密度実装化への大きな障害となっていた。
【００２０】
以上のような問題を鑑み、例えば、特開平６−１８８３５５号に示されるように、棒状の半田カラムを用いて実装する方法がある。この方法だと、接続部の高さｈを高く保つことが可能であるため、接続部の長期信頼性を保つことができる。しかしながら、実装時にカラムを支持するための特殊治具が必要となるため、生産コストが上昇し、特に現在市場から求められている多品種少量生産に関して問題がある。また、上記特殊治具により実装密度が決まるため高密度実装化に関しても制限があった。
【００２１】
したがって、本発明は、絶縁基板の裏面に複数個の接続用電極と接続端子が配設された配線基板を外部回路基板に実装する場合において、発生する応力を緩和し、強固に且つ長期にわたり安定した接続状態を維持できる高い接続部の長期信頼性を有しつつ、高密度実装に対応でき、かつ、特に多品種少量生産に適して安価に製造できる配線基板およびその実装構造を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明者らは、半導体素子収納用パッケージ等の絶縁基板裏面に複数個の接続用電極が配設され、その接続用電極のそれぞれにロウ材によって接続端子が取着された配線基板を外部回路基板上に実装するにあたり、実装時、あるいは使用時において生じる熱応力を緩和し、かつ、高密度実装化に対応し、さらに、安価に製造するために種々検討を重ねた結果、前記接続端子のそれぞれを複数の導電性柱状体をロウ材によって積層一体化した積層体によって形成することにより、接続部の高さを十分に確保でき、且つその積層体によって、応力を緩和させ接続部の長期信頼性を向上することができると同時に、高密度実装化に対応可能であり、さらに安価に製造できることを見いだした。
【００２３】
なお、かかる構成において、前記積層体が、円板状柱状体の積層体からなり、その直径Ｒと積層体の高さＨの比Ｈ／Ｒが５以下であることが望ましい。
【００２４】
また、前記柱状体の材質としては、金属または導電性樹脂を含有する導体材料からなり、特に、前記金属がロウ材の融点よりも高い融点を有すること、あるいは柱状体中に樹脂を含む場合、その熱分解温度が前記ロウ材の融点よりも高いことが望ましい。
【００２５】
さらに、柱状体の特性としては、ヤング率が６０ＧＰａ以下であること、前記積層体は、３つ以上の導電性柱状体をロウ材によって積層一体化したものであることが望ましい。
【００２６】
【発明の実施の形態】
図１は、本発明の配線基板の一例として、ＢＧＡ型半導体収納用パッケージＡの（ａ）概略断面図と（ｂ）その要部断面図、図２はパッケージＡの裏面の平面図、図３は図１のパッケージＡを外部回路基板としてプリント基板Ｂへの実装構造を説明するための（ａ）概略断面図と（ｂ）その要部断面図である。
【００２７】
図１（ａ）によれば、半導体素子収納用パッケージＡは、絶縁基板１の表面および内部にメタライズ配線層２が形成され、絶縁基板１の裏面には、図２に示すように、複数の接続用電極３が略四角形状に配列されて被着形成されている。
【００２８】
絶縁基板１の上面中央部には電子部品搭載部が形成され、半導体素子４がガラス、樹脂等の接着剤を介して絶縁基板１に接着固定され、半導体素子４はメタライズ配線層２とワイヤボンディング５により電気的に接続され、さらにその上から封止樹脂６により覆うことにより封止されている。そして、半導体素子４と、絶縁基板１の下面に形成された複数の接続用電極３とは、メタライズ配線層２を経由して電気的に接続するように配設されている。
【００２９】
なお、半導体素子の実装方法および封止方法としては、配線基板上面中央部に半田バンプ等を用いて直接載置するフリップチップ実装や、配線基板上面にキャビティを形成し、キャビティ内に載置しその上から蓋体をロウ付けすることにより気密封止する方法などがある。
【００３０】
また、図１（ｂ）によれば、半導体素子収納用パッケージＡによれば、接続用電極３の表面には、複数の導電性の柱状体７ａをロウ材７ｂによって積層一体化した積層体からなる接続端子７（以下、単に積層端子という。）が、半田などのロウ材８により取着されている。
【００３１】
本発明によれば、上記のＢＧＡ型パッケージＡにおいて、絶縁基板１の裏面に複数形成された接続用電極３上に、上記積層端子７が取着されていることが大きな特徴である。
【００３２】
また、上記積層端子７を構成する柱状体７ａは、その上下面が平坦且つ平行であることが望ましく、また、ロウ材による積層体における最上面および最下面も平行であることが望ましい。これは、柱状体７ａの上下面が平坦且つ平行でない場合、リフロー等による実装時に不安定となり、わずかな振動等により転倒する恐れがあるためである。
【００３３】
上記各柱状体７ａは、円柱体、多角柱体のいずれでもよいが、その場合、その最大径（円柱体の場合には、その直径）Ｒと積層体の全体高さＨとの比Ｈ／Ｒが５以下であることが重要である。これは、Ｈ／Ｒが５よりも大きいと積層端子７をロウ付けする際に積層端子７が不安定となり、些細な振動等でも簡単に転倒してしまうおそれがあるためである。転倒防止の観点からは、Ｈ／Ｒの値は小さい方が良く、望ましくは４以下、さらには３以下であることが最も望ましい。
【００３４】
一方、パッケージＡと積層端子７との接続部での応力の発生を抑制する上では、接続部の高さｈを十分に大きくすることが望まれるが、本発明によれば、上記の積層端子７において、柱状体７ａの積層数を増加させることにより、高さｈが増加すると同時にこの積層端子７によって応力が分散される結果、前述したような積層端子７と接続用電極３との界面や絶縁基板１と接続用電極３との界面への応力の集中を抑制することができる。かかる観点から、積層端子７における柱状体７ａの積層数は２以上であれば良いが、望ましくは３以上、特に４以上であることが望ましい。
【００３５】
本発明によれば、このような積層端子７を接続用電極３上に、半田などのロウ材８にて取着させることにより、後述する外部回路基板の実装時において種種の要因によって発生する応力を緩和することができる。
【００３６】
また、積層端子７を構成する柱状体７ａは、金属および導電性樹脂のうち少なくとも一方を含有する導体材料からなることが望ましい。金属を主成分とする場合、その金属は、ロウ材８、７ｂの融点よりも高い融点を有する単一金属あるいは２種以上の金属の合金からなることが望ましい。また、この金属を主成分とする導体材料中には、結合材として有機樹脂を複合化することも可能である。なお、柱状体７ａが上記のような樹脂分を含有する場合、この樹脂の分解温度がロウ材８、７ｂの融点よりも高いことが望ましい。
【００３７】
これは、上記積層端子７を金属あるいは合金で形成した場合に、上記金属あるいは合金の融点がロウ材８、７ｂの融点よりも低いと、積層端子７を接続用電極３に取着する際に積層端子７も溶融してしまい、接続部の高さｈを十分に保つことができなくなるためである。また、柱状体７ａ中に樹脂を含有する場合に、上記樹脂の熱分解温度がロウ材８、７ｂの融点よりも低いと、積層端子７を接続用電極３に取着する際に樹脂分が分解して揮散してしまうためである。
【００３８】
このような積層端子７とロウ材８、７ｂとの組み合わせの例として、積層端子７をＰｂ９０−Ｓｎ１０重量％組成の高温半田、あるいはＡｇ−エポキシ系の導電性材料で形成した場合、ロウ材８、７ｂはＰｂ３７−Ｓｎ６３重量％の共晶半田を使用するなどの例などが挙げられる。なお、各々の積層端子７は必ずしも同じ材質で形成される必要はなく、異なる材料を使用しても差し支えない。
【００３９】
なお、ここでいう「高温」とは、リフロー時に溶融させロウ付けするために使用する半田に代表されるロウ材に対して、積層端子７を構成する材質の融点、あるいは熱分解温度がロウ材の融点に対して相対的に高温であるということであり、具体的に融点が規定されるものではない。
【００４０】
また、本発明において、積層端子７の材質として樹脂を含有する導電性物質を用いる場合、この樹脂を含有する導電性物質は、少なくとも樹脂成分を含有するものであればよく、特に体積固有抵抗が１００μΩ・ｃｍ以下であることが望ましい。具体的には、１）導電性成分として導電性樹脂を含有するもの、２）金属粉末と上記導電性樹脂または絶縁性樹脂との混合物からなるもの、等が挙げられる。
【００４１】
導電性樹脂としては、周知の樹脂が用いられ、例えば、ポリアセチレン系樹脂、ポリフェニレン系樹脂、イオン性樹脂等が挙げられる。
【００４２】
なお、柱状体７ａを構成する金属成分としては、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｆｅ、Ｐｄ、Ｐｔ、Ｗ、Ｍｏ、Ｍｎ、Ｐｂ、Ｓｎ、Ｂｉ、Ｓｂ、ＩｎおよびＣから選ばれる少なくとも一種以上、好適には、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、ＰｄおよびＰｔから選ばれる少なくとも一種以上、最適にはＡｕ、ＡｇおよびＣｕから選ばれる少なくとも一種以上の金属粉末あるいは２種以上の合金粉末が好適に用いられる。
【００４３】
導体成分として上記の金属粉末を含有する場合、樹脂分としては、保形性および使用環境下での安定性の点で少なくとも熱硬化性樹脂あるいは紫外線硬化型樹脂が望ましく、このような樹脂成分としては、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、ポリイミド系樹脂、ポリエステル系樹脂、フェノール系樹脂の群から選ばれる少なくとも1 種が挙げられる。
【００４４】
また、上記樹脂を含有する導電性物質が上記金属粉末と上記樹脂成分とからなる場合、金属粉末の含有量は８０重量％以上であることが望ましい。
【００４５】
また、柱状体７ａは、ヤング率が前記接続用電極を構成する金属のヤング率よりも低いことが、応力の緩和に効果的であり、ヤング率が６０ＧＰａ以下、特に３０ＧＰａ以下、さらに最適には１５ＧＰａ以下であることが望ましく、特に樹脂を含有する導電性物質を用いると、混合する樹脂成分の性質により金属粉末の選択及びその配合比や硬化条件等を適宜変えることにより容易に制御できる。
【００４６】
なお、積層端子７は、接続用電極３の表面にロウ材８を形成し、ロウ材の上に柱状体７ａを位置合わせして載置し、ロウ材８が溶融し積層端子７は溶融あるいは分解しない温度にてリフロー炉や赤外線炉あるいはＶＰＳなどにより加熱してロウ材８を溶融させることにより、接続用電極３の表面に柱状体７ａを取着する。さらに、同様にしてロウ材７ｂを柱状体７ａ上に形成し、その上に他の柱状体７ａを位置合わせして載置し、同様に加熱することにより、接続用電極３上に積層端子７を取着することができる。
【００４７】
また、２つの柱状体７ａをロウ材７ｂによって加熱してロウ材７ｂを溶融して接合して積層端子７を作製した後、これをロウ材８を形成した接続用電極３の上に載置しロウ材８を加熱溶融して接続用電極３上に積層端子７を取着することができる。
【００４８】
次に、上記の構造からなるパッケージＡを外部回路基板Ｂに実装した場合の構造について説明する。図３（ａ）のパッケージＡを外部回路基板Ｂ（以下、プリント基板と称する。）への実装構造およびその要部拡大断面図３（ｂ）によれば、プリント基板Ｂは、絶縁体１２表面にパッケージＡにおける絶縁基板１の裏面に取着形成された複数の積層端子を含む接続端子７と対応するように、複数の接続用電極１１が被着形成されており、パッケージＡの絶縁基板１の裏面に形成された接続用電極３上の積層端子７とプリント基板Ｂ表面の接続用電極１１とがロウ材１０により接続されている。
【００４９】
かかる実装構造において、本発明では、パッケージＡの接続用電極３とプリント基板Ｂの接続用電極１１との接続部に対して、複数個のその上下面が平坦である各柱状体７ａをロウ材７ｂを介して接合した積層端子７が取着されている。
【００５０】
そして、パッケージＡをプリント基板Ｂに実装するには、パッケージＡの接続端子７がプリント基板の接続用電極１１の表面上にロウ材１０を形成し、ロウ材の上に積層端子７を位置合わせして載置し、両者をリフロー炉や赤外線炉あるいはＶＰＳなどによりロウ材１０を加熱溶融させて、接続端子７をロウ材１０を介して接続用電極１１の表面に固着することによりパッケージＡをプリント基板Ｂに実装する。
【００５１】
なお、接続端子７の取着方法については、その順序は重要ではなく、積層端子７をプリント基板Ｂ上に形成した後にパッケージＡを実装したり、予め１つの柱状体７ａをパッケージＡに、他方の柱状体７ａをプリント基板Ｂ上に被着、形成した後、柱状体７ａ、７ａをロウ材７ｂによって接続することにより、パッケージＡをプリント基板Ｂ上に実装しても構わない。
【００５２】
かくして、上記構成の本発明の実装構造によれば、半導体素子の電源ＯＮ、ＯＦＦ時等に発生する温度の上昇、下降に伴って、パッケージＡとプリント基板Ｂとの間の熱膨張差により発生する熱応力が生じた場合、積層端子７がロウ付け時の熱処理に耐えうる金属あるいは合金、もしくは、導電性樹脂からなるため、初期形状を保つことができ、接続部の高さｈを十分に保つことができ、熱応力のせん断方向成分Ｘを減少させる結果、クラック等の発生を抑制することができる。また、積層端子７における柱状体７ａとして樹脂を含む導体材料を用いた場合には、半田８と接続用電極３との間に集中する応力が樹脂によりさらに緩和される結果、クラック等の発生が抑制され、接続部の長期信頼性をさらに向上させることができる。なお、この樹脂による応力緩和効果は、熱応力のみならず各種の応力に対して有効に働き、さらに、少なくとも四隅の接続用電極３ａ上に導電性樹脂層を形成することにより、更なる応力緩和効果が得られる。
【００５３】
さらに、積層端子７が初期形状を保つことができるため、接続部の高さｈを十分に保つことができ、熱応力のせん断方向成分Ｘを減少させる結果、クラック等の発生を抑制することができる。
【００５４】
また、従来の高温半田ボールを用いた場合には十分な接続部の高さｈと高密度実装が両立できないが、本発明の実装構造においては、接続用電極３の間隔に左右されることなく、柱状体の積層数を増やすことにより、必要な接続部の高さｈを確保することができ、高密度配線化、高密度実装化に適した構造である。
【００５５】
しかも、積層数を増やすことにより、実装時または熱サイクル印加時にパッケージＡと外部回路基板Ｂ間で発生する熱応力をこの積層端子７が分散化することができるために、応力の集中を抑制することができる。
【００５６】
さらに、実装時になんら特殊な治具を使用することなく、接続部の高さｈを自由に設定できるため、実装構造の長期信頼性を得るために接続部の高さｈを高くしたいときにも、コストの上昇を最小限に抑えることができ、多品種少量生産に適した実装構造といえる。
【００５７】
以上のように本発明の実装構造に従い、上記積層端子７を介して、パッケージＡをプリント基板Ｂ上に実装すると、パッケージＡとプリント基板Ｂとの接続部の高さを高くすることができ、また、半田８と接続用電極３との界面における応力集中や機械的強度の劣化を防止することができる結果、界面部におけるクラック等の発生、進行を抑制し、配線基板やパッケージをプリント基板に長期にわたり安定に電気的接続をさせることができ、高い長期信頼性を得ることができると同時に、高密度実装化に対応でき、かつ多品種少量生産に適した配線基板の実装構造を得ることができる。
【００５８】
さらに、本発明においては、ロウ材である半田８、７ｂ、１０に、半田に代表される金属あるいは合金ではなく、導電性樹脂を用いて積層端子７をパッケージＡおよびプリント基板Ｂとの接続に用いてもよい。この場合、有害物質であるＰｂを含む半田を用いることがないために、製品による環境負荷を低減することができることに加え、導電性樹脂による応力緩和効果により、さらに接続部の長期信頼性を向上させることができる。
【００５９】
【実施例】
図１に示すようなパッケージを以下の方法で作製した。
まず、アルミナを主成分とするセラミックグリーンシートに対して、穴加工を行い、タングステンを主成分とするペーストを充填した後、その下面にスルーホールに接続する接続用電極３、ビアホールを含むメタライズ配線層２をスクリーン印刷により形成し、さらに焼成後の基板厚みが２ｍｍとなるようにグリーンシートを加圧積層し積層体を得た。この積層体をメタライズ配線層２、接続用電極３とともに還元雰囲気中で１６００℃で同時焼成して３５ｍｍ角のパッケージ基体を作製し、さらに表層の配線導体および接続用電極の表面にＮｉ−Ａｕめっきを施した。なお、接続用電極３は、７２９個とし、そのピッチは１．２７ｍｍとした。
【００６０】
また、積層端子として、Ｐｂ９０−Ｓｎ１０重量％の高温半田、または熱硬化性エポキシ樹脂＋Ａｇ粉末からなり、Ａｇ含有量を変えたヤング率が異なる種々の樹脂含有導体により、直径が０．８ｍｍ、厚さ０．８ｍｍの柱状体を作製した。なお、樹脂を含有する導電性物質を用いた場合には、硬化処理を施した。
【００６１】
そして、上記配線基板の接続用電極３上に、ロウ材としてＰｂ３７−Ｓｎ６３重量％の共晶半田ペーストを印刷し、全面の接続用電極３の表面に、上記柱状体を位置合わせして載置し、２３０℃に加熱することにより接続用電極３上に取着した。同様にして、上記柱状体の上に、さらに柱状体を表１に示す積層数で上記ロウ材を用いて積層して、パッケージ基体の接続用電極３上に積層端子７を配線基板Ａの取着し、パッケージＡを作製した。なお、積層端子７の全体の高さＨと直径Ｒとの比Ｒ／Ｈを表１に示した。
【００６２】
また、プリント基板Ｂ上の接続用電極１１上にも同様にして、半田ペーストを印刷した。その後、パッケージＡをプリント基板Ｂ上に位置合わせして載置した後、リフロー炉にて２３０℃で処理して積層端子７を接着させて実装した。上記の方法で２００個のパッケージを実装し積層端子の取着の歩留りを表１に示した。
【００６３】
さらに、比較例として、接続端子を全て共晶半田ボールを用いたものを作製し、同様に評価を行った。
【００６４】
なお、本実施例で用いたアルミナ製配線基板の熱膨張係数は７ｐｐｍ／℃、プリント基板の熱膨張係数は１４ｐｐｍ／℃であった。
【００６５】
次にこれら実装構造をそれぞれ大気雰囲気にて−４０℃と１２５℃の各温度に制御した恒温槽に交互に配置し、双方ともに１５分間づつ保持した場合を１サイクルとした温度サイクル試験を最高１０００サイクルまで行った。そして、５０サイクル毎にプリント基板Ｂの配線導体と配線基板の電極間の電気抵抗を測定し、電気抵抗に変化が生じるまでのサイクル数を表１に示した。
【００６６】
【表１】
表１から明らかなとおり、接続端子に共晶半田ボールを用いた試料Ｎo.１では１００サイクルで抵抗変化が生じた。また、積層端子を用いた場合でも、Ｒ／Ｈ比が５より大きい試料Ｎo.６ではリフロー中に積層体が倒れ、歩留りが８５％より低いものであった。
【００６８】
これに対して、本発明に従い、接続端子を積層端子によって形成することにより、耐久性の向上が見られた。特に、積層端子を高温半田もしくは、ヤング率が６０ＧＰａ以下の樹脂含有導体によって形成し、且つ積層数を３以上とすることにより、温度サイクル試験を５００サイクルまで行っても抵抗変化が見られなかった。
【００６９】
かかる結果から、本発明の構成によって、配線基板の外部回路基板に長期間にわたり正確かつ強固に電気的接続させることが可能となり、配線基板の半導体回路素子の大型化による多端子化に十分対応できる信頼性の高い配線基板の実装構造を実現できた。
【００７０】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等は何ら差し支えない。たとえば上記実施例においては、外部回路基板をプリント基板（ガラス−エポキシ絶縁層にＣｕ配線層などが形成されたものである）で、配線基板をセラミックで構成した場合であるが、これに代えて、双方の間で材料を交換するなど、構成する材料の種類を変えることで同様な作用効果が得られる。
【００７１】
また、本発明の使用範囲に関しても、本発明の要旨を逸脱しない範囲内の用途であれば種々の変更や改良等は何ら差し支えない。例えば、ＢＧＡ型のパッケージのみならず、ＣＳＰ（チップスケールパッケージ）やＭＣＭ（マルチチップモジュール）、さらには、端子電極を用いて実装を行う各種モジュール基板等に使用することでも同様の効果が得られる。
【００７２】
【発明の効果】
以上詳述したように、本発明によれば、配線基板の裏面に配設された接続用電極のそれぞれに柱状体を積層した積層端子を取着することにより絶縁基板の表面あるいは内部にメタライズ配線層を具備する配線基板や、半導体素子が収納された半導体素子収納用パッケージをガラス−エポキシ樹脂等を絶縁体とする外部回路基板に対して、強固に且つ長期にわたり安定した接続状態を維持でき、かつ、高密度実装化に対応できる高信頼性の実装が可能となる。
【図面の簡単な説明】
【図１】本発明の配線基板の一例として、ＢＧＡ型の半導体素子収納用パッケージの（ａ）概略断面図と、（ｂ）接続端子の要部拡大断面図である。
【図２】本発明の配線基板における接続用電極の配置を説明するための図である。
【図３】図１のパッケージを外部回路基板に実装した時の（ａ）概略断面図と、（ｂ）接続部の要部拡大断面図である。
【図４】従来のＢＧＡ型の半導体素子収納用パッケージを外部回路基板に実装する際のプロセスを説明するための図である。
【図５】従来のＢＧＡ型の半導体素子収納用パッケージの実装構造における接続部の要部拡大断面図である。
【符号の説明】
Ａ 半導体素子収納用パッケージ
Ｂ 外部回路基板（プリント基板）
１ 絶縁基板
２ メタライズ配線層
３，１１ 接続用電極
４ 半導体素子
５ ワイヤ
６ 封止材
７ 積層端子
Claims (14)
- 絶縁基板と、該絶縁基板の表面および／または内部に配設されたメタライズ配線層と、前記絶縁基板の裏面に配設された複数個の接続用電極と、該接続用電極のそれぞれに導電性接着剤によって取着された接続端子とを具備する配線基板において、前記接続端子のそれぞれが、複数の導電性柱状体を導電性接着剤によって積層一体化した積層体からなることを特徴とする配線基板。
- 前記導電性柱状体が、金属もしくは２種以上の金属の合金、あるいは樹脂を含有する導電材料からなることを特徴とする請求項１記載の配線基板。
- 前記導電性接着剤がロウ材からなり、前記金属もしくは２種以上の合金の融点が、前記ロウ材の融点よりも高い融点を有する請求項２記載の配線基板。
- 前記樹脂を含有する導体材料が、導電性樹脂、または金属粉末と樹脂との混合物からなる請求項２記載の配線基板。
- 前記導電性接着剤がロウ材からなり、前記樹脂を含有する導体材料中の樹脂成分の熱分解温度が前記ロウ材の融点よりも高い請求項２記載の配線基板。
- 前記導電性柱状体のヤング率が６０ＧＰａ以下であることを特徴とする請求項１乃至請求項５のいずれか記載の配線基板。
- 前記積層体が、３つ以上の前記導電性柱状体を積層一体化したものである請求項１乃至請求項５のいずれか記載の配線基板。
- 絶縁基板と、該絶縁基板の表面および／または内部に配設されたメタライズ配線層と、前記絶縁基板の裏面に配設された複数個の第１の接続用電極と、該第１の接続用電極のそれぞれにロウ材によって取着された導電性を有する接続端子を具備する配線基板と、絶縁体と、該絶縁体表面に配設された複数個の第２の接続用電極とを具備する外部回路基板とを具備し、前記外部回路基板の表面に前記配線基板を載置し、前記第２の接続用電極が前記接続端子にロウ材によって取着され、前記第１の接続用電極と、前記第２の接続用電極とを前記接続端子を介してそれぞれ電気的に接続してなる配線基板の実装構造において、前記接続端子のそれぞれが、複数の導電性柱状体をロウ材によって積層一体化した積層体からなることを特徴とする配線基板の実装構造。
- 前記導電性柱状体が、金属もしくは２種以上の金属の合金、あるいは樹脂を含有する導電材料からなることを特徴とする請求項８記載の配線基板の実装構造。
- 前記金属もしくは２種以上の合金の融点が、前記ロウ材の融点よりも高い融点を有する請求項９記載の配線基板の実装構造。
- 前記樹脂を含有する導体材料が、導電性樹脂、または金属粉末と樹脂との混合物からなる請求項９記載の配線基板の実装構造。
- 前記樹脂を含有する導体材料中の樹脂成分の熱分解温度が前記ロウ材の融点よりも高い請求項９記載の配線基板の実装構造。
- 前記導電性柱状体のヤング率が６０ＧＰａ以下であることを特徴とする請求項８乃至請求項１２のいずれか記載の配線基板の実装構造。
- 前記積層体が、３つ以上の導電性柱状体をロウ材によって積層一体化したものである請求項８乃至請求項１３のいずれか記載の配線基板の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27505699A JP3872236B2 (ja) | 1999-09-28 | 1999-09-28 | 配線基板およびその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27505699A JP3872236B2 (ja) | 1999-09-28 | 1999-09-28 | 配線基板およびその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102481A JP2001102481A (ja) | 2001-04-13 |
| JP3872236B2 true JP3872236B2 (ja) | 2007-01-24 |
Family
ID=17550242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27505699A Expired - Fee Related JP3872236B2 (ja) | 1999-09-28 | 1999-09-28 | 配線基板およびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3872236B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7894203B2 (en) | 2003-02-26 | 2011-02-22 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP4493923B2 (ja) * | 2003-02-26 | 2010-06-30 | イビデン株式会社 | プリント配線板 |
| US8296940B2 (en) * | 2010-04-19 | 2012-10-30 | General Electric Company | Method of forming a micro pin hybrid interconnect array |
-
1999
- 1999-09-28 JP JP27505699A patent/JP3872236B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102481A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
| JP3872236B2 (ja) | 配線基板およびその実装構造 | |
| JP2001338999A (ja) | 半導体素子収納用パッケージ | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| KR100744930B1 (ko) | Ｌｔｃｃ 모듈의 제조 방법 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JPH10189815A (ja) | 半導体素子搭載基板の実装構造 | |
| JP2002184942A (ja) | 実装基板 | |
| JP2002076193A (ja) | 半導体素子収納用パッケージおよびパッケージ実装基板 | |
| JP2001044319A (ja) | 配線基板およびその実装構造 | |
| WO1998050950A1 (fr) | Dispositif semi-conducteur et production de ce dispositif | |
| JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
| JP2005191075A (ja) | 中継基板及びその製造方法、中継基板付き基板 | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JP3218281B2 (ja) | 基板間の接続構造 | |
| JP2001044327A (ja) | 配線基板およびその実装構造 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3610239B2 (ja) | 半導体素子搭載用配線基板およびその実装構造 | |
| JP2001177038A (ja) | リードピン付き配線基板およびリードピン付き電子部品 | |
| JP2004172260A (ja) | 配線基板 | |
| JP2000340705A (ja) | 配線基板およびその実装構造 | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JPH07130909A (ja) | 窒化アルミニウム多層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |