JP3377866B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3377866B2 JP3377866B2 JP18812794A JP18812794A JP3377866B2 JP 3377866 B2 JP3377866 B2 JP 3377866B2 JP 18812794 A JP18812794 A JP 18812794A JP 18812794 A JP18812794 A JP 18812794A JP 3377866 B2 JP3377866 B2 JP 3377866B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- package
- terminal
- diameter
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子を収
容するための半導体素子収納用パッケージに関するもの
である。 【０００２】 【従来の技術】従来、半導体素子、特にLSI(大規模集積
回路素子) 等の半導体集積回路素子を収容するための半
導体素子収納用パッケージは、一般にアルミナセラミッ
クス等の電気絶縁材料から成り、その上面略中央部に半
導体集積回路素子を収容するための凹所を有する絶縁基
体と、前記絶縁基体の凹所周辺から下面にかけて導出さ
れるタングステン、モリブデン等の高融点金属粉末から
成る複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドにロウ付け取着さ
れる半田から成るボール状端子と、蓋体とから構成され
ており、絶縁基体の凹所底面に半導体集積回路素子をガ
ラス、樹脂等から成る接着剤を介して接着固定させ、半
導体集積回路素子の各電極とメタライズ配線層とをボン
ディングワイヤを介して電気的に接続させるとともに絶
縁基体上面に蓋体をガラス、樹脂等の封止材を介して接
合させ、絶縁基体と蓋体とから成る容器内部に半導体集
積回路素子を気密に封止することによって製品としての
半導体装置となる。 【０００３】かかる半導体装置は絶縁基体下面の接続パ
ッドにロウ付けされている半田から成るボール状端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記ボール状端子を約150 ℃〜250 ℃の温度で加熱
溶融し、ボール状端子を配線導体に接合させることによ
って外部電気回路基板上に実装され、同時に半導体素子
収納用パッケージの内部に収容されている半導体集積回
路素子はその各電極がメタライズ配線層及びボール状端
子を介して外部電気回路に電気的に接続されることとな
る。 【０００４】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等から成る絶縁基体の熱膨張係数が6.5 ×
10-6/ ℃以上であるのに対し、外部電気回路基板は一般
にガラスエポキシから成り、その熱膨張係数が2×10-5/
℃〜4 ×10-5/ ℃で両者大きく相違することから半導
体素子収納用パッケージの内部に半導体集積回路素子を
収容し、しかる後、外部電気回路基板に実装した場合、
半導体集積回路素子の作動時に発する熱が絶縁基体と外
部電気回路基板の両方に繰り返し印加されると前記半導
体素子収納用パッケージの絶縁基体と外部電気回路基板
との間に両者の熱膨張係数の相違に起因する大きな熱応
力が発生するとともにこれが絶縁基体下面の接続パッド
の外周部に作用して接続パッドを絶縁基体より剥離させ
てしまい、その結果、半導体素子収納用パッケージの内
部に収容する半導体集積回路素子の各電極を長期間にわ
たり所定の外部電気回路に電気的に接続させることがで
きないという欠点を有していた。 【０００５】 【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。 【０００６】 【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、前記載置部の周辺から前記凹部の底面にか
けて導出される複数個のメタライズ配線層と、前記凹部
の底面にそれぞれ該底面と同じ面積で形成され、前記メ
タライズ配線層が電気的に接続される複数個の接続パッ
ドと、該接続パッドにロウ付けされ、前記凹部の内部を
充填するとともに前記絶縁基体の下面に球状の突出部を
有する端子とから成る半導体素子収納用パッケージであ
って、前記突出部の直径をＤ1、前記凹部の開口径の直
径をＤ2、前記凹部の深さをｄとしたとき、下記条件式
を満足することを特徴とするものである。 【０００７】 Ｄ1＜Ｄ2 ０．３（ｍｍ）≦Ｄ2≦１．０（ｍｍ） ｄ≧０．０５（ｍｍ） ０．０８≦ｄ／Ｄ2≦０．８５ 【０００８】 【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体の下面の凹部の底面にそれぞれこの底面と
同じ面積で接続パッドを設けるとともに、該接続パッド
に凹部の内部を充填するとともに絶縁基体の下面に球状
の突出部を有する端子をロウ付けし、且つ前記端子の球
状突出部の直径をＤ1、凹部の開口径の直径をＤ2、凹部
の深さをｄとしたとき、Ｄ2＜Ｄ1、０．３（ｍｍ）≦Ｄ
2≦１．０（ｍｍ）、ｄ≧０．０５（ｍｍ）、０．０８
≦ｄ／Ｄ2≦０．８５なる条件式を満足するように成し
たことから、半導体素子収納用パッケージの内部に半導
体集積回路素子を収容するとともに外部電気回路基板に
実装した場合、半導体集積回路素子の作動時に発する熱
が絶縁基体と外部電気回路基板の両方に繰り返し印加さ
れ、半導体素子収納用パッケージの絶縁基体と外部電気
回路基板との間に両者の熱膨張係数の相違に起因する大
きな熱応力が発生したとしても、その熱応力は接続パッ
ドの外周部と絶縁基体の凹部開口領域に位置する端子に
分散され、その結果、接続パッドが絶縁基体より剥離す
ることはなく、半導体素子収納用パッケージの内部に収
容する半導体集積回路素子の各電極を長期間にわたり所
定の外部電気回路に正確に電気的接続させることが可能
となる。 【０００９】 【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体集積回路素子
3 を収容する容器4 が構成される。 【００１０】前記絶縁基体1 はその上面中央部に半導体
集積回路素子3 が載置収容される凹所1aが設けてあり、
該凹所1a底面には半導体集積回路素子3 がガラス、樹脂
等の接着剤を介して取着される。 【００１１】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、可塑剤、溶剤を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
を採用することによってグリーンシート( 生シート) と
成し、しかる後、前記グリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約1600℃の温
度で焼成することによって製作される。 【００１２】また前記絶縁基体1 は半導体集積回路素子
3 が載置収容される凹所1aの周辺から下面にかけて複数
個のメタライズ配線層5 が被着形成されている。 【００１３】更に絶縁基体1の下面には図２に示すよう
に凹部1bが設けられており、該凹部1bの底面には前記メ
タライズ配線層5が電気的に接続される接続パッド5aが
それぞれ凹部1bの底面と同じ面積で被着形成されてい
る。 【００１４】前記メタライズ配線層5 及び接続パッド5a
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、タングステン等の高融点金属粉末に適当
な有機バインダー、可塑剤、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の所定位置に所定パ
ターンに被着形成される。 【００１５】前記メタライズ配線層5 は半導体集積回路
素子3 の各電極を後述する接続パッド5aにロウ付けされ
る端子7 に電気的に接続させる作用を為し、絶縁基体1
の凹所1a周辺に位置する領域には半導体集積回路素子3
の各電極がボンディングワイヤ6 を介して電気的に接続
される。 【００１６】また前記メタライズ配線層5と電気的に接
続されている接続パッド5aは絶縁基体1に端子7を取着す
る際の下地金属層として作用し、接続パッド5aの表面に
は鉛と錫の重量比を６：４とした低融点の鉛−錫半田等
から成る端子7がロウ付けされて凹部1bの内部を充填し
ている。 【００１７】前記接続パッド5aにロウ付けされている端
子7 はまた絶縁基体1 の下面に球状の突出部7aを有して
おり、該球状突出部7aは端子7 を外部電気回路基板8 の
配線導体8aに接続させる際、その接続を容易、且つ確実
となす作用をする。 【００１８】前記球状突出部7aを有する端子7は、球状
突出部7aの直径をＤ1、凹部1bの開口径の直径をＤ2、凹
部1bの深さをｄとしたとき、Ｄ2＜Ｄ1、０．３（ｍｍ）
≦Ｄ2≦１．０（ｍｍ）、ｄ≧０．０５（ｍｍ）、０．
０８≦ｄ／Ｄ2≦０．８５となっており、これによって
端子7は接続パッド5aに強固にロウ付け取着されるとと
もに、絶縁基体1の凹所1a内に半導体集積回路素子3を収
容し、外部電気回路基板8に実装した後、半導体集積回
路素子3の作動時に発する熱が絶縁基体1と外部電気回路
基板8の両方に繰り返し印加され、絶縁基体1と外部電気
回路基板8との間に両者の熱膨張係数の相違に起因する
大きな熱応力が発生したとしても、その熱応力は接続パ
ッド5aの外周部と絶縁基体1の凹部1b開口領域に位置す
る端子7の両領域に分散されて、接続パッド5aが絶縁基
体1より剥離するのが有効に防止されるようになってい
る。 【００１９】尚、前記端子7 の球状突出部7aの直径Ｄ1
が絶縁基体1 の凹部1bの開口径の直径Ｄ2 より小さくな
ると端子7 に所定高さの球状突出部7aを形成することが
不可となり、端子7 を外部電気回路基板8 の所定配線導
体8aに正確、且つ強固に接合させることができなくな
る。従って、前記端子7 の球状突出部7aの直径Ｄ1 は絶
縁基体1 の凹部1bの開口径の直径Ｄ2 より大きいものに
特定される。 【００２０】また前記絶縁基体1の凹部1bの開口径はそ
の直径Ｄ2が０．３（ｍｍ）より小さいと接続パッド5a
と端子7とを強固にロウ付けすることができず、また
１．０（ｍｍ）より大きいと隣接する凹部1b関の間隔が
狭いものとなり、絶縁基体1の下面に球状突出部7aを有
する端子7を形成した場合に隣接する端子7の球状突出部
７ａ同士が接触短絡し易いものとなって、絶縁基体1の
下面に球状突出部7aを有する端子7を高密度に形成する
ことができなくなる。従って、前記絶縁基体1の凹部1b
の開口径はその直径Ｄ2が０．３（ｍｍ）から１．０
（ｍｍ）の範囲に特定される。 【００２１】更に前記絶縁基体1の凹部1bはその深さｄ
が０．０５（ｍｍ）未満であると半導体集積回路素子3
の作動時に発する熱が絶縁基体1と外部電気回路基板8の
両方に繰り返し印加され、絶縁基体1と外部電気回路基
板8との間に両者の熱膨張係数の相違に起因する大きな
熱応力が発生した際、その熱応力を接続パッド5aの外周
部と絶縁基体1の凹部1b開口領域に位置する端子7の両領
域に効率よく分散させることができなくなる。従って、
前記絶縁基体1の凹部1bはその深さｄが０．０５（ｍ
ｍ）以上に特定される。 【００２２】また更に前記絶縁基体1 の凹部1bの開口径
の直径Ｄ2 と凹部1bの深さd との関係において、ｄ／Ｄ
2 ≦０．０８となると半導体集積回路素子3 の作動時に
発する熱が絶縁基体1 と外部電気回路基板8 の両方に繰
り返し印加され、絶縁基体1と外部電気回路基板8 との
間に両者の熱膨張係数の相違に起因する大きな熱応力が
発生した際、その熱応力を接続パッド5aの外周部と絶縁
基体1 の凹部1b開口領域に位置する端子7 の両領域に効
率よく分散させることができなくなり、またｄ／Ｄ2 ≧
０．８５となると半田から成る端子7 の球状突出部7aに
凹部1b内のものが吸収されて端子7 と接続パッド5aとの
電気的接続が不完全なものとなってしまう。従って、前
記絶縁基体1 の凹部1bの開口径の直径Ｄ2 と凹部1bの深
さd は０．０８≦ｄ／Ｄ2 ≦０．８５の関係に特定され
る。 【００２３】前記球状の突出部7aを有する端子7 は絶縁
基体1 の凹部1aに過剰の半田を充填し、しかる後、これ
を約150 ℃〜250 ℃の温度で加熱溶融させることによっ
て絶縁基体1 の下面側に形成される。この場合、絶縁基
体1 の凹部1aからはみ出た半田は表面張力によって球状
の突出部7aを形成する。 【００２４】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹所1a底面に半導体集積回路
素子3 を接着剤を介して接着固定するとともに半導体集
積回路素子3 の各電極をメタライズ配線層5 にボンディ
ングワイヤ6 を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂等から成る封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器4
内部に半導体集積回路素子3 を気密に封止することによ
って製品としての半導体装置となる。 【００２５】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、電気絶縁材料から成り、上面に半導体素子が載
置される載置部を、下面に多数の凹部を有する絶縁基体
と、前記載置部の周辺から前記凹部の底面にかけて導出
される複数個のメタライズ配線層と、前記凹部の底面に
それぞれ該底面と同じ面積で形成され、前記メタライズ
配線層が電気的に接続される複数個の接続パッドと、該
接続パッドにロウ付けされ、前記凹部の内部を充填する
とともに前記絶縁基体の下面に球状の突出部を有する端
子とから構成されており、前記突出部の直径をＤ1、前
記凹部の開口径の直径をＤ2、前記凹部の深さをｄとし
たとき、Ｄ1＜Ｄ2、０．３（ｍｍ）≦Ｄ2≦１．０（ｍ
ｍ）、ｄ≧０．０５（ｍｍ）、０．０８≦ｄ／Ｄ2≦
０．８５となしたことから、端子を接続パッドに強固に
ロウ付け取着することが可能になり、同時に半導体素子
収納用パッケージの内部に半導体集積回路素子を収容す
るとともに外部電気回路基板に実装した場合、半導体集
積回路素子の作動時に発する熱が絶縁基体と外部電気回
路基板の両方に繰り返し印加され、半導体素子収納用パ
ッケージの絶縁基体と外部電気回路基板との間に両者の
熱膨張係数の相違に起因する大きな熱応力が発生したと
しても、その熱応力は接続パッドの外周部と絶縁基体の
凹部開口領域に位置する端子に分散され、その結果、接
続パッドが絶縁基体より剥離することはなく、半導体素
子収納用パッケージの内部に収容する半導体集積回路素
子の各電極を長期間にわたり所定の外部電気回路に正確
に電気的接続させることが可能となる。
容するための半導体素子収納用パッケージに関するもの
である。 【０００２】 【従来の技術】従来、半導体素子、特にLSI(大規模集積
回路素子) 等の半導体集積回路素子を収容するための半
導体素子収納用パッケージは、一般にアルミナセラミッ
クス等の電気絶縁材料から成り、その上面略中央部に半
導体集積回路素子を収容するための凹所を有する絶縁基
体と、前記絶縁基体の凹所周辺から下面にかけて導出さ
れるタングステン、モリブデン等の高融点金属粉末から
成る複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドにロウ付け取着さ
れる半田から成るボール状端子と、蓋体とから構成され
ており、絶縁基体の凹所底面に半導体集積回路素子をガ
ラス、樹脂等から成る接着剤を介して接着固定させ、半
導体集積回路素子の各電極とメタライズ配線層とをボン
ディングワイヤを介して電気的に接続させるとともに絶
縁基体上面に蓋体をガラス、樹脂等の封止材を介して接
合させ、絶縁基体と蓋体とから成る容器内部に半導体集
積回路素子を気密に封止することによって製品としての
半導体装置となる。 【０００３】かかる半導体装置は絶縁基体下面の接続パ
ッドにロウ付けされている半田から成るボール状端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記ボール状端子を約150 ℃〜250 ℃の温度で加熱
溶融し、ボール状端子を配線導体に接合させることによ
って外部電気回路基板上に実装され、同時に半導体素子
収納用パッケージの内部に収容されている半導体集積回
路素子はその各電極がメタライズ配線層及びボール状端
子を介して外部電気回路に電気的に接続されることとな
る。 【０００４】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等から成る絶縁基体の熱膨張係数が6.5 ×
10-6/ ℃以上であるのに対し、外部電気回路基板は一般
にガラスエポキシから成り、その熱膨張係数が2×10-5/
℃〜4 ×10-5/ ℃で両者大きく相違することから半導
体素子収納用パッケージの内部に半導体集積回路素子を
収容し、しかる後、外部電気回路基板に実装した場合、
半導体集積回路素子の作動時に発する熱が絶縁基体と外
部電気回路基板の両方に繰り返し印加されると前記半導
体素子収納用パッケージの絶縁基体と外部電気回路基板
との間に両者の熱膨張係数の相違に起因する大きな熱応
力が発生するとともにこれが絶縁基体下面の接続パッド
の外周部に作用して接続パッドを絶縁基体より剥離させ
てしまい、その結果、半導体素子収納用パッケージの内
部に収容する半導体集積回路素子の各電極を長期間にわ
たり所定の外部電気回路に電気的に接続させることがで
きないという欠点を有していた。 【０００５】 【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。 【０００６】 【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、前記載置部の周辺から前記凹部の底面にか
けて導出される複数個のメタライズ配線層と、前記凹部
の底面にそれぞれ該底面と同じ面積で形成され、前記メ
タライズ配線層が電気的に接続される複数個の接続パッ
ドと、該接続パッドにロウ付けされ、前記凹部の内部を
充填するとともに前記絶縁基体の下面に球状の突出部を
有する端子とから成る半導体素子収納用パッケージであ
って、前記突出部の直径をＤ1、前記凹部の開口径の直
径をＤ2、前記凹部の深さをｄとしたとき、下記条件式
を満足することを特徴とするものである。 【０００７】 Ｄ1＜Ｄ2 ０．３（ｍｍ）≦Ｄ2≦１．０（ｍｍ） ｄ≧０．０５（ｍｍ） ０．０８≦ｄ／Ｄ2≦０．８５ 【０００８】 【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体の下面の凹部の底面にそれぞれこの底面と
同じ面積で接続パッドを設けるとともに、該接続パッド
に凹部の内部を充填するとともに絶縁基体の下面に球状
の突出部を有する端子をロウ付けし、且つ前記端子の球
状突出部の直径をＤ1、凹部の開口径の直径をＤ2、凹部
の深さをｄとしたとき、Ｄ2＜Ｄ1、０．３（ｍｍ）≦Ｄ
2≦１．０（ｍｍ）、ｄ≧０．０５（ｍｍ）、０．０８
≦ｄ／Ｄ2≦０．８５なる条件式を満足するように成し
たことから、半導体素子収納用パッケージの内部に半導
体集積回路素子を収容するとともに外部電気回路基板に
実装した場合、半導体集積回路素子の作動時に発する熱
が絶縁基体と外部電気回路基板の両方に繰り返し印加さ
れ、半導体素子収納用パッケージの絶縁基体と外部電気
回路基板との間に両者の熱膨張係数の相違に起因する大
きな熱応力が発生したとしても、その熱応力は接続パッ
ドの外周部と絶縁基体の凹部開口領域に位置する端子に
分散され、その結果、接続パッドが絶縁基体より剥離す
ることはなく、半導体素子収納用パッケージの内部に収
容する半導体集積回路素子の各電極を長期間にわたり所
定の外部電気回路に正確に電気的接続させることが可能
となる。 【０００９】 【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体集積回路素子
3 を収容する容器4 が構成される。 【００１０】前記絶縁基体1 はその上面中央部に半導体
集積回路素子3 が載置収容される凹所1aが設けてあり、
該凹所1a底面には半導体集積回路素子3 がガラス、樹脂
等の接着剤を介して取着される。 【００１１】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、可塑剤、溶剤を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
を採用することによってグリーンシート( 生シート) と
成し、しかる後、前記グリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約1600℃の温
度で焼成することによって製作される。 【００１２】また前記絶縁基体1 は半導体集積回路素子
3 が載置収容される凹所1aの周辺から下面にかけて複数
個のメタライズ配線層5 が被着形成されている。 【００１３】更に絶縁基体1の下面には図２に示すよう
に凹部1bが設けられており、該凹部1bの底面には前記メ
タライズ配線層5が電気的に接続される接続パッド5aが
それぞれ凹部1bの底面と同じ面積で被着形成されてい
る。 【００１４】前記メタライズ配線層5 及び接続パッド5a
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、タングステン等の高融点金属粉末に適当
な有機バインダー、可塑剤、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の所定位置に所定パ
ターンに被着形成される。 【００１５】前記メタライズ配線層5 は半導体集積回路
素子3 の各電極を後述する接続パッド5aにロウ付けされ
る端子7 に電気的に接続させる作用を為し、絶縁基体1
の凹所1a周辺に位置する領域には半導体集積回路素子3
の各電極がボンディングワイヤ6 を介して電気的に接続
される。 【００１６】また前記メタライズ配線層5と電気的に接
続されている接続パッド5aは絶縁基体1に端子7を取着す
る際の下地金属層として作用し、接続パッド5aの表面に
は鉛と錫の重量比を６：４とした低融点の鉛−錫半田等
から成る端子7がロウ付けされて凹部1bの内部を充填し
ている。 【００１７】前記接続パッド5aにロウ付けされている端
子7 はまた絶縁基体1 の下面に球状の突出部7aを有して
おり、該球状突出部7aは端子7 を外部電気回路基板8 の
配線導体8aに接続させる際、その接続を容易、且つ確実
となす作用をする。 【００１８】前記球状突出部7aを有する端子7は、球状
突出部7aの直径をＤ1、凹部1bの開口径の直径をＤ2、凹
部1bの深さをｄとしたとき、Ｄ2＜Ｄ1、０．３（ｍｍ）
≦Ｄ2≦１．０（ｍｍ）、ｄ≧０．０５（ｍｍ）、０．
０８≦ｄ／Ｄ2≦０．８５となっており、これによって
端子7は接続パッド5aに強固にロウ付け取着されるとと
もに、絶縁基体1の凹所1a内に半導体集積回路素子3を収
容し、外部電気回路基板8に実装した後、半導体集積回
路素子3の作動時に発する熱が絶縁基体1と外部電気回路
基板8の両方に繰り返し印加され、絶縁基体1と外部電気
回路基板8との間に両者の熱膨張係数の相違に起因する
大きな熱応力が発生したとしても、その熱応力は接続パ
ッド5aの外周部と絶縁基体1の凹部1b開口領域に位置す
る端子7の両領域に分散されて、接続パッド5aが絶縁基
体1より剥離するのが有効に防止されるようになってい
る。 【００１９】尚、前記端子7 の球状突出部7aの直径Ｄ1
が絶縁基体1 の凹部1bの開口径の直径Ｄ2 より小さくな
ると端子7 に所定高さの球状突出部7aを形成することが
不可となり、端子7 を外部電気回路基板8 の所定配線導
体8aに正確、且つ強固に接合させることができなくな
る。従って、前記端子7 の球状突出部7aの直径Ｄ1 は絶
縁基体1 の凹部1bの開口径の直径Ｄ2 より大きいものに
特定される。 【００２０】また前記絶縁基体1の凹部1bの開口径はそ
の直径Ｄ2が０．３（ｍｍ）より小さいと接続パッド5a
と端子7とを強固にロウ付けすることができず、また
１．０（ｍｍ）より大きいと隣接する凹部1b関の間隔が
狭いものとなり、絶縁基体1の下面に球状突出部7aを有
する端子7を形成した場合に隣接する端子7の球状突出部
７ａ同士が接触短絡し易いものとなって、絶縁基体1の
下面に球状突出部7aを有する端子7を高密度に形成する
ことができなくなる。従って、前記絶縁基体1の凹部1b
の開口径はその直径Ｄ2が０．３（ｍｍ）から１．０
（ｍｍ）の範囲に特定される。 【００２１】更に前記絶縁基体1の凹部1bはその深さｄ
が０．０５（ｍｍ）未満であると半導体集積回路素子3
の作動時に発する熱が絶縁基体1と外部電気回路基板8の
両方に繰り返し印加され、絶縁基体1と外部電気回路基
板8との間に両者の熱膨張係数の相違に起因する大きな
熱応力が発生した際、その熱応力を接続パッド5aの外周
部と絶縁基体1の凹部1b開口領域に位置する端子7の両領
域に効率よく分散させることができなくなる。従って、
前記絶縁基体1の凹部1bはその深さｄが０．０５（ｍ
ｍ）以上に特定される。 【００２２】また更に前記絶縁基体1 の凹部1bの開口径
の直径Ｄ2 と凹部1bの深さd との関係において、ｄ／Ｄ
2 ≦０．０８となると半導体集積回路素子3 の作動時に
発する熱が絶縁基体1 と外部電気回路基板8 の両方に繰
り返し印加され、絶縁基体1と外部電気回路基板8 との
間に両者の熱膨張係数の相違に起因する大きな熱応力が
発生した際、その熱応力を接続パッド5aの外周部と絶縁
基体1 の凹部1b開口領域に位置する端子7 の両領域に効
率よく分散させることができなくなり、またｄ／Ｄ2 ≧
０．８５となると半田から成る端子7 の球状突出部7aに
凹部1b内のものが吸収されて端子7 と接続パッド5aとの
電気的接続が不完全なものとなってしまう。従って、前
記絶縁基体1 の凹部1bの開口径の直径Ｄ2 と凹部1bの深
さd は０．０８≦ｄ／Ｄ2 ≦０．８５の関係に特定され
る。 【００２３】前記球状の突出部7aを有する端子7 は絶縁
基体1 の凹部1aに過剰の半田を充填し、しかる後、これ
を約150 ℃〜250 ℃の温度で加熱溶融させることによっ
て絶縁基体1 の下面側に形成される。この場合、絶縁基
体1 の凹部1aからはみ出た半田は表面張力によって球状
の突出部7aを形成する。 【００２４】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹所1a底面に半導体集積回路
素子3 を接着剤を介して接着固定するとともに半導体集
積回路素子3 の各電極をメタライズ配線層5 にボンディ
ングワイヤ6 を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂等から成る封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器4
内部に半導体集積回路素子3 を気密に封止することによ
って製品としての半導体装置となる。 【００２５】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、電気絶縁材料から成り、上面に半導体素子が載
置される載置部を、下面に多数の凹部を有する絶縁基体
と、前記載置部の周辺から前記凹部の底面にかけて導出
される複数個のメタライズ配線層と、前記凹部の底面に
それぞれ該底面と同じ面積で形成され、前記メタライズ
配線層が電気的に接続される複数個の接続パッドと、該
接続パッドにロウ付けされ、前記凹部の内部を充填する
とともに前記絶縁基体の下面に球状の突出部を有する端
子とから構成されており、前記突出部の直径をＤ1、前
記凹部の開口径の直径をＤ2、前記凹部の深さをｄとし
たとき、Ｄ1＜Ｄ2、０．３（ｍｍ）≦Ｄ2≦１．０（ｍ
ｍ）、ｄ≧０．０５（ｍｍ）、０．０８≦ｄ／Ｄ2≦
０．８５となしたことから、端子を接続パッドに強固に
ロウ付け取着することが可能になり、同時に半導体素子
収納用パッケージの内部に半導体集積回路素子を収容す
るとともに外部電気回路基板に実装した場合、半導体集
積回路素子の作動時に発する熱が絶縁基体と外部電気回
路基板の両方に繰り返し印加され、半導体素子収納用パ
ッケージの絶縁基体と外部電気回路基板との間に両者の
熱膨張係数の相違に起因する大きな熱応力が発生したと
しても、その熱応力は接続パッドの外周部と絶縁基体の
凹部開口領域に位置する端子に分散され、その結果、接
続パッドが絶縁基体より剥離することはなく、半導体素
子収納用パッケージの内部に収容する半導体集積回路素
子の各電極を長期間にわたり所定の外部電気回路に正確
に電気的接続させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。 【符号の説明】 １・・・絶縁基体 １ｂ・・凹部 ２・・・蓋体 ３・・・半導体集積回路素子 ５・・・メタライズ配線層 ５ａ・・接続パッド ７・・・端子 ７ａ・・球状突出部
例を示す断面図である。 【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。 【符号の説明】 １・・・絶縁基体 １ｂ・・凹部 ２・・・蓋体 ３・・・半導体集積回路素子 ５・・・メタライズ配線層 ５ａ・・接続パッド ７・・・端子 ７ａ・・球状突出部
フロントページの続き
(56)参考文献 特開 平６−85103（ＪＰ，Ａ)
特開 平２−248066（ＪＰ，Ａ)
特開 平３−250647（ＪＰ，Ａ)
特開 平６−112354（ＪＰ，Ａ)
特開 平８−97325（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (1)
- (57)【特許請求の範囲】 【請求項１】電気絶縁材料から成り、上面に半導体素子
が載置される載置部を、下面に多数の凹部を有する絶縁
基体と、前記載置部の周辺から前記凹部の底面にかけて
導出される複数個のメタライズ配線層と、前記凹部の底
面にそれぞれ該底面と同じ面積で形成され、前記メタラ
イズ配線層が電気的に接続される複数個の接続パッド
と、該接続パッドにロウ付けされ、前記凹部の内部を充
填するとともに前記絶縁基体の下面に球状の突出部を有
する端子とから成る半導体素子収納用パッケージであっ
て、前記突出部の直径をＤ1、前記凹部の開口径の直径
をＤ2、前記凹部の深さをｄとしたとき、下記条件式を
満足することを特徴とする半導体素子収納用パッケー
ジ。 Ｄ1＜Ｄ2 ０．３（ｍｍ）≦Ｄ2≦１．０（ｍｍ） ｄ≧０．０５（ｍｍ） ０．０８≦ｄ／Ｄ2≦０．８５
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18812794A JP3377866B2 (ja) | 1994-08-10 | 1994-08-10 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18812794A JP3377866B2 (ja) | 1994-08-10 | 1994-08-10 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0855928A JPH0855928A (ja) | 1996-02-27 |
| JP3377866B2 true JP3377866B2 (ja) | 2003-02-17 |
Family
ID=16218198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18812794A Expired - Fee Related JP3377866B2 (ja) | 1994-08-10 | 1994-08-10 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3377866B2 (ja) |
-
1994
- 1994-08-10 JP JP18812794A patent/JP3377866B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0855928A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377867B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06132425A (ja) | 半導体装置 | |
| JP3377866B2 (ja) | 半導体素子収納用パッケージ | |
| US6225700B1 (en) | Package for a semiconductor element having depressions containing solder terminals | |
| JP3526508B2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ | |
| JPH0831974A (ja) | 半導体素子収納用パッケージ | |
| JP2003243553A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |